JPH03171776A

JPH03171776A - 薄膜トランジスタおよびその製造方法

Info

Publication number: JPH03171776A
Application number: JP30899989A
Authority: JP
Inventors: Shinichi Shimomaki; 伸一下牧
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1989-11-30
Filing date: 1989-11-30
Publication date: 1991-07-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、逆スタガー型の＃膜トランジスタおよびその
製造方法に関するものである。

〔従来の技術〕

逆スタガー型の薄膜トランジスタは、ガラス等からなる
絶縁性基板上に形成されたゲート電極と、このゲート電
極の上に形成されたゲート絶縁膜と、このゲート絶縁膜
の上に形成されたｉ型半導体層と、このｉ型半導体層の
上にｎ型半導体層を介して形成されたソース，ドレイン
電極とからなっている。

ところで、上記薄膜トランジスタのｉ型半導体層および
ｎ型半導体層は、一般にアモルファス・シリコン（ａ−
ＳＪ）で形成されているが、ｉ型半導体層をアモルファ
ス・シリコンで形成した薄膜トランジスタは、電子の移
動度（μｐｇ）がＩｃｄ　／　Ｖ−ｓｅｅ程度しかない
ため、最近では、ｉ型半導体層をポリ・シリコン（ｐｏ
ｌｙ−Ｓｌ）で形成して高移動度化をはかることが考え
られている。

このようにｉ型半導体層をポリ・シリコンで形成する場
合、上記ポリ・シリコンの形成方法としては、ポリ・シ
リコンをプラズマＣＶＤ法により堆積させる方法と、ア
モルファス・シリコンをプラズマＣＶＤ法により堆積さ
せ、このアモルファス・シリコンをレーザ照射により多
結晶化させてポリ・シ１Ｊフンとする方法とが考えりれ
る。

しかし、ポリ・シリコンをプラズマＣＶＤ法によって堆
積させる場合は、堆積膜を高温でアニールする必要があ
る（８００℃以上の高温でアニールしないと良好な結晶
のポリ・シリコンが得られない）ため、ガラス等からな
る基板が熱によりダメージを受ける。

これに対して、アモルファス・シリコンをレーザ照對に
より多結晶化させてポリ・シリコンとする方法は、堆積
膜のアニール温度が２５０”Ｃ程度でよいから、基板に
熱によるダメージを与えることはないし、またアモルフ
ァス・シリコンの多結晶化も、エキシマ・レーザを使用
すれば１〜２分程度のレーザ照射で完了することができ
る。

したがって、ｌＩＪ１半導体層をポリ・シリコンで形成
する場合は、上記ポリ・シリコンを、アモルファス・シ
リコンを堆積させ、このアモルファス・シリコンにレー
ザを照射してポリ・シリコンとする方法で形成するのが
望ましい。

第５図は、アモルファス・シリコンをレーザ照射により
多結晶化させたポリ・シリコンからなるｉ型半導体層を
有する従来の薄膜トランジスタを示したもので、図中１
はガラス等からなる基板であり、この基板１上にはクロ
ム等の金属からなるゲート電極２が形成されている。こ
のゲート電極２の上には、窒化シリコン（ＳＩ　Ｎ）等
からなるゲート絶縁膜３が基板１のほぼ全面にわたって
形成されており、このゲート絶縁膜３の上には、前記ゲ
ート電極２と対向させて１型半導体層４が形成されてい
る。このｌ型半導体層４は、ｉ型アモルファス・シリコ
ン（ｉ−ａ−Ｓｉ）で形成されており、このｉ！半導体
層４のチャンネル領域の上層部は、この部分のアモルフ
ァス・シリコンをレーザ照射により多結晶化させたポリ
・シリコン（ｐｏｌｙ−ＳＩ）とされている。第５図に
おいて、４ａはアモルファス・シリコン層、４ｂはボリ
●シリコン層を示している。なお、アモルファス・シリ
コン層４ａのボリ●シリコン層４ｂとの境界付近は、“
ポリ１と１アモルファス”との混品状態となっている。

また、５は上記ｉ型半導体層４の上にそのチャンネル領
域をはさんで形成されたｎＷ１アモルファス・シリコン
（ｎ“−ａ−Ｓｌ）からなるｎ型半導体層、６，および
６Ｄは上記ｎ型半導体層５の上に形成されたクロム等の
金属からなるソース電極およびドレイン電極である。な
お、上記ゲート電極２の厚さは約１０００人、ゲート絶
縁１ｌ［３の厚さは約３０００人、ｉ型半導体層４の厚
さは約ｌ５００・入、ｎ型半導体層５の厚さは約２５０
λ、ソース，ドレイン電極６ｓ．６ｏの−厚さは約１０
００入である。

第６図は上記薄膜トランジスタの製造方法を示したもの
で、この薄膜トランジスタは次のような工程で製造され
ている。

まず、第６図（ａ）に示すように、基板１上に、クロム
等の金属膜を堆積させてこの金属膜をバターニングする
方法でゲート電極２を形成し、この後上記基板１上に、
窒化シリコン等からなるゲー｝　絶６ｉｌ［３と、１型
アモルファス・シリコンからなるＩ型半導体層４と、ｎ
型アモルファス・シリコンからなるｎ型半導体層５と、
クロム等の金属からなるソース．ドレイン電極用金属！
Ｉ６を順次堆積させる。

次に、第６図（ｂ）に示すように、上記ソース，ドレイ
ン電極用金属膜６とその下のｎ型半導体層５をソース，
ドレイン電極６ｓ，６ｏの形状にパターニングするとと
もに、前記ｉ型半導体層４をトランジスタ素子形状にバ
ターニングする。

次に、第６図（ｃ）に示すように、基板１の上方からＸ
ｅＣρエキシマ●レーザＬを照射することにより、ｉ型
半導体層４のソース，ドレイン電極６ｓ，６ｏ間の露出
部分（チャンネル領域）のアモルファス・シリコンをレ
ーザ●アニールにより多結晶化させてポリ・シリコン層
４ｂとし、第５図に示した薄膜トランジスタを完威する
。

この場合、Ｘｅ　Ｃｆｌエキシマ・レーザＬの波長は３
０８ｒｖであるため、このレーザＬはアモルファス・シ
リコン層４ａの表面から５０ｍｓ程度の厚さにおいてほ
ぼ完全に吸収されるから、上記ポリ・シリコン層４ｂは
、ｉ型半導体層４のチャンネル領域の上層部だけにその
表面から５０＋＋ｖ程度の深さに形成され、アモルファ
ス・シリコン層４ａのポリ・シリコン層４ｂとの境界付
近は、“ポリ”と“アモルファス“との混品状態となる
。

〔発明が解決しようとする課題〕

しかしながら、上記従来の薄膜トランジスタは、アモル
ファス・シリコンからなるｉ型半導体層４のチャンネル
領域を上方からのレーザ照射によってポリ・シリコンＪ
ｉ４ｂとしたものであるため、電子の移動度（μｐｇ）
を十分に上げることができないという問題をもっていた
。

これは、レーザ照射によるアモルファス・シリコンの多
結晶化では、ｉ型半導体層４をその全厚にわたって多結
晶化することはできないため、上記のように１型半導体
層４のチャンネル領域を上方からのレーザ照射によって
ポリ・シリコン層４ｂとしている従来の薄膜トランジス
タでは、上記ポリ・シリコン層４ｂが、ｌ型半導体層４
のチャンネル領域の上層部（ゲート電極２側とは反対側
）にその表面から５０一程度の深さにしか形成されない
からであり、これに対して、ｉＩＪ：！半導体層４中の
電流経路Ａは第５図に破線で示すようにｉ型半導体層４
のゲート電極２側（下層部）にできるから、電流は、ア
モルファス・シリコン層４ａまたは“ポリ“と“アモル
ファス゜との混晶層（アモルファス・シリコン層４ａの
ポリ・シリコン層４ｂとの境界付近）を流れることにな
る。

したがって、上記従来の薄膜トランジスタでは、ｉ型半
導体層４にポリ・シリコン層４ｂを形成したことによる
効果を十分に生かして、高移動度化を実現することはで
きなかった。

本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、アモルファス・シリ
コンからなるｉ型半導体層にレーザ照射によるボリ●シ
リコン層を形成したものでありながら、電子の移動度を
十分に高くした薄膜トランジスタを提供するとともに、
あわせてその製造方法を堤供することにある。

〔課題をＭ決するための手段〕

本発明の薄膜トランジスタは・、基板上に形成されたゲ
ート電極と、このゲート電極の上に形成されたゲート絶
縁膜と、このゲート絶縁膜の上に形成されたｉ型半導体
層と、このｉ型半導体層の上にｎ型半導体層を介して形
成されたソース．ドレイン電極とからなる薄膜トランジ
スタにおいて、前記ｉ型半導体層．をアモルファス・シ
リコンで形成するとともに、このｉ型半導体層の下層部
を、前記アモルファス・シリコンをレーザ照射により多
結晶化させたポリ・シリコン層としたことを特徴とする
ものである。

また、本発明の薄膜トランジスタの製造方法は、透明な
基板上に透明なゲート電極を形成した後、この基板上に
、透明むゲート絶縁膜と、アモルファス・シリコンから
むるｉ！２半導体層と、ｎ’Ｊ１半導体層と、ソース．
ドレイン電極用金属膜とを順次堆積させる工程と、前記ソース，ドレイン電極用金属膜およびｎＩＪ１半導
体層をソース，ドレイン電極の形状にパターニングする
とともに、前記ｉ型半導体層をトランジスタ素子形状に
バターニングする工程と、前記基板の下面側から前記ｉ
型半導体層にレーザを照射し、このｉ型半導体層の下層
部のアモルファス・シリコンを多結晶化させてポリ・シ
リコン層とする工程と、からなることを特徴とするものである。

〔作用〕

すなわち、本発明の薄膜トランジスタは、アモルファス
・シリコンからなるｉ型半導体層の下層部、つまり電流
経路ができるゲート電極側を、アモルファス・シリコン
をレーザ照射により多結晶化させたポリ・シリコン層と
したものであり、このようにすれば、ｉ型半導体層を流
れる電流は主に上記ポリ・シリコン層を流れるから、ポ
リ・シリコン層がｉ型半導体層の下層部にしかなくても
、ｌ型半導体層にポリ・シリコン層を形威したことによ
る効果を十分に生かして、高移動度化を実現することが
できる。

また、本発明の薄膜トランジスタの製造方法によれば、
基板のド面側からｌ型半導体層にレーザを照射している
から、ｌ型半導体層の下層部のアモルファス・シリコン
を多結晶化させてポリ・シリコン層とした上記薄膜トラ
ンジスタを製造することができる。

〔実施例〕以下、本発明の一実施例を第１図〜第４図を参照して説
明する。

第１図は本実施例の薄膜トランジスタの断面を示したも
ので、図中１１はガラス等からなる透明な絶縁性基板で
あり、この基板１１上にはＩＴＯ等の透明導電膜からな
るゲート電極１２が形成されている。このゲート電極１
２の上には、窒化シリコン（ＳＩＮ）等からなる透明な
ゲート絶縁膜１３が基板１１のほぼ全面にわたって形成
されており、このゲート絶縁膜１３の上には、前記ゲー
ト電極１２と対向させてｉ型半導体層１４が形成されて
いる。このｉ型半導体層１４は、ｉ型アモルファス・シ
リコン（ｉ−ａ−Ｓｌ）、で形成されており、このｉ型
半導体層１４の下層部は、この下層部全域のアモルファ
ス・シリコンをレーザ照射により多結晶化させたポリ・
シリコン（ｐｏｌｙ−Ｓｉ）とされている。１４ａはア
モルファス・シリコン層、１４ｂはポリ・シリコン層を
示している。なお、アモルファス・シリコン層１４ａの
ポリ・シリコン層１４ｂとの境界付近は、“ポリ゛と“
アモルファス”との混品状態となっている。また、１５
は上紀ｌ型半導体層１４の上にそのチャンネル領域をは
さんで形成されたｎ型アモルファス・シリコン（ｒｌ”
　−ａ−Ｓｉ　）からなるｎ型半導体層、１６，および
１６Ｄは上記ｎ型半導体層１５の上に形成されたクロム
等の金属からなるソース電極およびドレイン電極である
。

なお、上記基板１１の厚さは１．ｌ＋＋＊、ゲート電極
１２の厚さは約１０００入、ゲート絶縁膜１３の厚さは
約３０００入、ｉ型半導体層１４の厚さは約１５００入
、ｎ型半導体層１５の厚さは約２５０入、ソース，ドレ
イン電極１６ｓ．１６ｏの厚さは約１０００λである。

第２図は上記薄膜トランジスタの製造方法を示したもの
で、この薄膜トランジスタは次のような工程で製造され
る。

まず、第２図（ａ）に示すように、ガラス等からなる透
明な絶縁性基板１１上に、ＩＴＯ等の透明導電膜をスパ
ッタリング法により堆積させてこの金属膜をフォトリソ
グラフイ法によりバターニングする方法で透明なゲート
電極１２を形成し、この後上記基板１１上に、窒化シリ
コン等からなる透明なゲ・一ト絶縁膜１３と、ｌ型アモ
ルファス・シリコンからなるｌ型半導体層１４と、ｎ型
アモルファス・シリコンからなるｎ型半導体層１５とを
順次プラズマＣＶＤ法により連続して堆積させ、さらに
その上にクロム等の金属からなるソース，ドレイン電極
用金属膜１６をスパッタリング法により堆積させる。

次に、第２図（ｂ）に示すように、フォトリソグラフィ
法により上記ソース．ドレイン電極用金属膜１６とその
下のｎ型半導体層１５をソース，ドレイン電極１６ｓ，
１６ｏの形状にバターニングするとともに、前記ｌ型半
導体層１４をトランジスタ素子形状にバターニングする
。

次に、第２図（Ｃ）に示すように、基板１１の下面側か
らＩ型半導体層１４にＸｃ　ＣＩＩエキシマ・レーザＬ
を照射することにより、このＩ型半導体層１４の下層部
全域のアモルファス・シリコンをレーザ・アニールによ
り多結晶化させてポリ・シリコン層１４ｂとし、第１図
に示した薄膜トランジスタを完成する。

なお、このように基板１１の下面側からｌ型半導体層１
４にレーザＬを照射する場合、レーザＬは、基板１１、
ゲート電極１２、ゲート絶縁膜１３を透過してｌ型半導
体層１４に達するため、ｉ型半導体層１４に入射するレ
ーザＬのパワーがある程度低下する。すなわち、第３図
および第４図はゲート電極１２のレーザ透過率および基
板１１のレーザ透過率を示したもので、第３図はゲート
電極１２がＩＴＯで、その厚さが１０００入の場合の透
過率を示し、第４図は基板１１がホウケイ酸系ガラスで
、その厚さがｌ．ｌｍｇ＋の場合のレーザ透過率を示し
ている。このようなゲート電極１２および基板１１の場
合、Ｘｅ　Ｃｊ７エキシマ・レーザＬ（波長３０８ｎｍ
）のゲート電極透過率は約３８％、基板透過率は約４０
％である。なお、窒化シリコン等からなるゲート絶縁膜
１３の透過率は図示しないが９０％以上であり、このゲ
ート絶縁膜１３におけるパワー低下は無視できる。した
がって、ｉ型半導体層１４に入射するレーザＬのパワー
は、基板１１に入射する前の約１６％（　０．４０％Ｘ
　Ｏ．３８％〉に低下する。このため、上記レーザＬと
しては、アモルファス・シリコンの多結晶化アニールに
必要なエネルギー（１５０■Ｊ　／　ｃＪ　）よりも十
分大きなパワー（ＩＪ／ｃｄ程度）のレーザが必要であ
るが、この程度のレーザ・パワーを得ることは現在の技
術で十分可能である。また、このようなパワーのレーザ
Ｌを基板１１の下面側から照射してｉ型半導体層１４の
アモルファス・シリコンを多結晶化させると、ｉ型半導
体層１４の下層部全域に、その下面から５０ｍｍ程度の
深さにポリ・シリコン層１４ｂが形成され、またアモル
ファス・シリコン層１４ａのポリ・シリコン層１４ｂと
の境界付近は、“ボリ０と“アモルファス２との混晶状
態となる。

すなわち、上記実施例の薄膜トランジスタは、アモルフ
ァス・シリコンからなるｌ型半導体層１４の下層部、つ
まり電流経路ができるゲート電極側を、アモルファス◆
シリコンをレーザ照射により多結晶化させたポリ・シリ
コン層１４ｂとしたものであり、このようにすれば、ｉ
型半導体層１４を流れる電流は、第１図にその電流経路
Ａを破線で示したように、主に上記ポリ・シリコン層１
４ｂを流れるから、ポリ・シリコン層１４ｂがｉ型半導
体層１４の下層部にしかなくても、ｉ型半導体層１４に
ポリ・シリコン層１４ｂを形威したことによる効果を十
分に生かして、高移動度化を実現することができる。

また、上記薄膜トランジスタの製造方法によれば、基板
１１の下面側から１型半導体層ｌ４にレーザＬを照射し
ているから、ｉ型半導体層１４の下層部のアモルファス
・シリコンを多結晶化させてポリ・シリコン層１４ｂと
した上記薄膜トランジスタを製造することができる。

なお、上記実施例の製造方法では、．．ソース，ドレイ
ン電極用金属膜１６とその下のｎ型半導体層１５および
ｉ型半導体層１４をパターニングした後に、ｉ型半導体
層１４の下層部をレーザ・ア二一ルにより多結晶化させ
ているが、このレーザ・アニールは、ソース，ドレイン
電極用金属膜１６とｎ型半導体層１５およびｉ型半導体
層１４のノくターニング前に行なってもよい。

〔発明の効果〕

本発明の薄膜トランジスタは、アモルファス・シリコン
からなるｉ型半導体層の下層部、つまり電流経路ができ
るゲート電極側を、アモルファス・シリコンをレーザ照
射により多結晶化させたボリ●シリコン層としたもので
あるから、ポリ・シリコン層がｉ型半導体層の下層部に
しかなくても、ｉ型半導体層にポリ・シリコン層を形或
したことによる効果を十分に生かして、高移動度化を実
現することができる。

また、本発゜明の薄膜トランジスタの製造方法によれば
、基板の下面側からｉ型半導体層にレーザを照射してい
るから、ｌ型半導体層の下層部のアモルファス・シリコ
ンを多結晶化させてポリ・シリコン層とした上記薄膜ト
ランジスタを製造することができる。

【図面の簡単な説明】

第１図〜第４図は本発明の一実施例を示したもので、第
１図および第２図は薄膜トランジスタの断面図およびそ
の製造工程図、第３図および第４図はゲート電極のレー
ザ透過率および基板のレーザ透過率を示す図である。第
５図および第６図は従来の薄膜トランジスタの断面図お
よびその製造工程図である。１１・・・基板、１２・・・ゲート電極、１３・・・ゲ
ート絶縁膜、１４・・・ｉ型半導体層、１４ａ・・・ア
モルファス・シリコン層、１４ｂ・・・ポリ・シリコン
層、１５・・・ｎ型半導体層、１６・・・ソース，・・
・ドレイン電極用金属膜、ｉ６ｓ・・・ソース電極、１
６ｏ・・・ドレイン電極、Ｌ・・・エキシマ●レーザ、
Ａ・・・電流経路。

Claims

【特許請求の範囲】

（１）基板上に形成されたゲート電極と、このゲート電
極の上に形成されたゲート絶縁膜と、このゲート絶縁膜
の上に形成されたＩ型半導体層と、このｉ型半導体層の
上にｎ型半導体層を介して形成されたソース、ドレイン
電極とからなる薄膜トランジスタにおいて、前記ｉ型半
導体層をアモルファス・シリコンで形成するとともに、
このｉ型半導体層の下層部を、前記アモルファス・シリ
コンをレーザ照射により多結晶化させたポリ・シリコン
層としたことを特徴とする薄膜トランジスタ。
（２）透明な基板上に透明なゲート電極を形成した後、
この基板上に、透明なゲート絶縁膜と、アモルファス・
シリコンからなるｉ型半導体層と、ｎ型半導体層と、ソ
ース、ドレイン電極用金属膜とを順次堆積させる工程と
、前記ソース、ドレイン電極用金属膜およびｎ型半導体層
をソース、ドレイン電極の形状にパターニングするとと
もに、前記ｉ型半導体層をトランジスタ素子形状にパタ
ーニングする工程と、前記基板の下面側から前記ｉ型半
導体層にレーザを照射し、このｉ型半導体層の下層部の
アモルファス・シリコンを多結晶化させてポリ・シリコ
ン層とする工程と、からなることを特徴とする薄膜トランジスタの製造方法
。