JPH02219240A - 薄膜トランジスタの作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野Ｊ 本発明は非単結晶半導体薄膜を用いた薄膜トランジスタ
（以下にＴＰＴともいう）及びその製造方法に関するも
のであり、特に液晶デイスプレー。

イメージセンサ−等に適用可能な高速応答性を持つ薄膜
トランジスタに関する。

「従来の技術ｊ 最近、化学的気相法等によって、作製された非単結晶半
導体薄膜を利用した薄膜トランジスタが注目されている
。

この薄膜トランジスタは、絶縁性基板上に前述の如く化
学的気相法等を用いて形成されるので、その作製雰囲気
温度が最高で４５０°Ｃ程度と低温で形成でき、安価な
ソーダガラス、ホウケイ酸ガラス等を基板として用いる
ことができる。

この薄膜トランジスタは電界効果型であり、いわゆるＭ
ＯＳＦＥＴと同様の機能を有しているが、前述の如く安
価な絶縁性基板上に低温で形成でき、さらにその作製す
る最大面積は薄膜半導体を形成する装置の寸法にのみ限
定されるもので、容易に大面積基板上にトランジスタを
作製できるという利点を持っていた。このため多量の画
素を持つマトリクス構造の液晶デイスプレーのスイッチ
ング素子や一次元又は二次元のイメージセンサ等のスイ
ッチング素子として極めて有望である。

また、この薄膜トランジスタを作製するにはすでに確立
された技術であるフォトリソグラフィーが応用可能で、
いわゆる微細加工が可能であり、ＩＣ等と同様に集積化
を図ることも可能であった。

この従来より知られたＴＰＴの代表的な構造を第２図に
概略的に示す。

ＱＯはガラスよりなる絶縁性基板であり、（２１）は非
単結晶半導体よりなる薄膜半導体、（２２）　、　（２
３）はソースドレイン領域で、（２４）　、　（２５）
はソースドレイン電極、（２６）はゲート絶縁膜で（２
７）はゲート電極であります。

このように構成された薄膜トランジスタはゲート電極（
２７）に電圧を加えることにより、ソースドレイン（２
２）　、　（２３）間に流れる電流を調整するものであ
ります。

この時、この薄膜トランジスタの応答速度は次式で与え
られる。

Ｓ＝μ・Ｖ／Ｌ２ ここでＬはチャネル長、μはキャリアの移動度。

■はゲート電圧。

この薄膜トランジスタに用いられる非単結晶半導体層は
半導体層中に多量の結晶粒界等を含んでおり、これらが
原因で単結晶の半導体に比べてキャリアの移動度が非常
に小さく、上式より判るようにトランジスタの応答速度
が非常に遅いという問題が発生していた。特にアモルフ
ァスシリコン半導体を用いた時その移動度はだいたい０
．１〜１（ｃｍ２／Ｖ−３ｅｃ　）程度で、はとんどＴ
ＰＴとして動作しない程度のものであった。

このような問題を解決するには上式より明らかなように
チャネル長を短くすることと、キャリア移動度を大きく
することが知られ、種々の改良が行われている。

特にチャネル長りを短くすると、その２乗で応答速度に
影響するので非常に有効な手段である。

しかしながらＴＰＴの特徴である大面積基板上に素子を
形成する場合、フォトリソグラフィー技術を用いて、ソ
ースドレイン間の間隔（だいたいのチャネル長に対応す
る）を１０μｍ以下にすることは、その加工精度１歩留
まり、生産コスト等の面から明らかに困難であり、ＴＰ
Ｔのチャネル長を短くする手段として、フォトリソグラ
フィー技術を使用しない手段が求められている。

その一つの答えとして、第３図に示すように縦チヤネル
構造のＴＰＴが提案されている。これは基板上にソース
（３０）活性領域（３１）ドレイン（３２）よりなる非
単結晶半導体層を積層したのち、ゲート絶縁膜（３３）
を形成しその上にゲート電極（３４）を有するものであ
る。

この構造の場合、そのチャネル長はほぼ活性領域（３１
）の厚みに対応し、活性領域の厚みを調節することによ
り容易にチャネル長を可変できるものであった。

しかしながら、この構造のＴＰＴは非単結晶半導体層を
複数層積層するので、ソースドレイン間の電流が流れる
方向に多数の界面を有していることになり、良好なＴＰ
Ｔ特性が得られない。また、電流の流れる方向の断面積
が大きいのでオフ電流が増大するという問題発生し、縦
型ＴＰＴは本質的な問題解決とはなっていない。

「発明の目的ｊ 本発明は前述の如き問題解決するものであり、従来より
知られたＴＰＴに比べて、高速で動作するＴＰＴを複雑
な工程がなく、再現性よく作製する方法を提供すること
をその目的とするものであります。

「発明の構成」 本発明はコプレナー型の薄膜トランジスタを作製するに
際し、低抵抗の非単結晶半導体層又は低抵抗の非単結晶
半導体層と金属よりなるソースト一 レイン領域を構成する部分に対し、集光されたレーザ光
を照射して、前記非単結晶半導体層又は前記非単結晶半
導体層と金属を切断することを特徴とするものでありま
す。

すなわち、この切断された部分に対応する巾がほぼこの
薄膜トランジスタのチャネル長に対応し、レーザ光の加
工中とほぼ同じ短チャネルの薄膜トランジスタを再現性
よく複雑な工程を経ることなく、作製できるものであり
ます。

以下に実施例により本発明の詳細な説明する。

「実施例１」 この実施例１に対応する薄膜トランジスタの概略的な作
製工程を第１図に示す。

まず、ガラス基板（１）としてソーダガラスを用い、こ
のソーダガラス（１）上に１型の非単結晶珪素半導体膜
（２）を公知のプラズマＣＶＤ法で約７０００人の厚さ
に形成した。その作成したその作製条件を以下に示す。

基板温度　　　　　　　　２２０　’Ｃ反応圧力　　　
　　　　　０．０５ＴｏｒｒＲｆパワー（１３，５６Ｍ
１（、）　　　　８０　Ｗ使用ガス　　　　　　　　Ｓ
　ｉ　ＩＩ　ａこの上に低抵抗非単結晶半導体層として
Ｎ型の導電型を有する非単結晶珪素膜（３）を形成する
。この時の作製条件は以下のとおりであった。

基板温度　　　　　　　２２０°Ｃ 反応圧力　　　　　　　０．０５ＴｏｒｒＲｆパワー（
１３，５６ＭＬ）　　　１２０　Ｗ使用ガス　　　　　
　　ＳｉＨ４＋　ＰＨ１膜厚　　　　　　　　　２５０
０人 このＮ型の非単結晶珪素膜（３）は、その形成時にＨ２
ガスを多量に導入しＲｆパワーを高くして、微結晶化さ
せて電気抵抗を下げたものを使用してもよい。

次に公知のフォトリソグラフィー技術を用いて、これら
の非単結晶珪素膜（２）　（３）をソースドレイン領域
及びその取り出し電極の所定の外形パターンにマスキン
グを行いＣＦ４ガスを用いてドライエツチングを行い、
第１図（ａ）の状態を得た。

次にこの非単結晶珪素膜（３）に対し、被照射面上で巾
２μｍ長さ１０ｍｍの長方形の照射断面となるように光
学系によって集光された波長２４８．７ｎｍのエキシマ
レーザ光（１１）を照射し、非単結晶珪素膜（３）をソ
ース領域（４）とドレイン領域（５）に切断し、第１図
（ｂ）の状態を得た。

この時のレーザ光の照射条件はパワー密度Ｕ／ｃｍ２．
ハルス巾ｌＯμＳｅｃである。このレーザ光を本実施例
の場合、４パルス照射して非単結晶珪素膜（３）を切断
した。この照射回数及びレーザの条件は被加工物によっ
て異なり、本実施例の場合は予備実験を行って前述の条
件を出してその条件を用いた。

本発明はコプレナー型の薄膜トランジスタの作製方法で
非単結晶珪素膜（３）の下は高抵抗の非単結晶半導体層
（２）であるので、下地の非単結晶半導体までレーザ加
工がなされないように選択的なレーザ加工を行なう必要
がある。

この選択加工の方法としては、レーザ光の照射回数にて
選択加工を行った。

すなわち、１回のレーザ光照射で加工される深さが同一
材料ではほぼ一定しているので、加工する低抵抗非単結
晶半導体層の厚さに合わせて、その照射回数を設定した
。

この後この切断部０２）を覆うようにゲート絶縁膜（６
）として、窒化珪素膜をＣＶＤ法にて、１５０人の厚さ
に形成しに所定のパターンにエツチング加工した。さら
にこのゲート絶縁膜上に公知のスパッタリング法により
全面にモリブデン膜を約３０００人形成した後、所定の
パターンにエツチング加工し、ゲート電極（７）を形成
した。

このようにして第１図（Ｃ）に示す薄膜トランジスタを
完成させた。

このように、ソースドレイン間を従来の如くエツチング
して加工しないので１０μｍ以下、本実施例の場合、約
２．６μｍのソースドレインの切断部Ｑ２）の間隔を容
易に形成することができ、短いチャネル長のＴＰＴを再
現性よく作製することができた。

またソースドレイン間のレーザ切断工程はソースドレイ
ンの外形のエツチング工程のまえに行っても、本発明の
効果をさまたげるものではない。

「実施例２Ａ 第４図に本実施例の作製方法の概略図を示す。

まず、ソーダガラス基板（１）上に■型の非単結晶珪素
半導体膜（２）を公知のプラズマＣＶＤ法で約５０００
人の厚さに形成した。その作成したその作製条件を以下
に示す。

基板温度　　　　　　　　２２０°Ｃ 反応圧力　　　　　　　　０．　０５ＴｏｒｒＲｆパワ
ー（１３，５６ＭＨ，）　　　　　８０　Ｗ使用ガス　
　　　　　　　　５ｉ）ｌａこの上に低抵抗非単結晶半
導体層としてＮ型の導電型を有する非単結晶珪素膜（３
）を形成する。この時の作製条件は以下のとおりであっ
た。

基板温度　　　　　　　２３０°Ｃ 反応圧力　　　　　　　０．０５ＴｏｒｒＲｆパワー（
１３，５６Ｍ０．）　　　１００　Ｗ使用ガス　　　　
　　　ＳｉＨ４＋ＰＨ３膜厚　　　　　　　　　１００
人 この場合実施例１とは異なり膜厚は１００人とし前工程
で作製したＩ型半導体層とのオーミ・ンクコンタクトを
とる目的だけとした。次に、この上にモリブデン金属０
ωを２０００人の厚さに形成した。

次にこれらを所定のパターンにエツチングして第４図（
ａ）の状態を得た。

次にこのモリブデン膜（１Ｇ）と低抵抗の非単結晶珪素
膜（３）に対し、被照射面上で直径３μｍの円の照射断
面となるように光学系によって集光された波長１．０６
ｎｍのＹＡＧレーザ光側を照射し、これら被膜をソース
領域（４）　（８）とドレイン領域（５）　（９）に切
断し、第４図（ロ）の状態を得た。

この時本実施例においてＹＡＧレーザ光は、ＴＰＴの巾
の分だけレーザ光を走査して、ソースドレイン間を切断
した。

レーザ光の条件は８０ｍＷノｍｍ”でＱスイッチによる
操返し周波数２ＫＨ２％走査スピードは５０ｍｍ／Ｓｅ
ｃで１度走査することでソースドレイン間の切断を行う
ことができた。このソースドレイン間の切断部０２）の
巾は約４．０　μｍであった。

この後この切断部０２）を覆うようにゲート絶縁膜（６
）として、窒化珪素膜をＣＶＤ法にて、１５０人の厚さ
に形成しに所定のパターンに工・ノチング加工した。さ
らにこのゲート絶縁膜上に公知のスノ＜ツタリング法に
より全面にモリブデン膜を約３０００人形成した後、所
定のパターンに工・ンチング加工し、ゲート電極（７）
を形−成した。

このようにして第４図（Ｃ）に示す薄膜トランジスタを
完成させた。

このようにして、ソースドレイン間を従来の如くエツチ
ングして加工しないので１０μ県以下、本実施例の場合
、約４．０μｍのソースドレイン間隔を容易に形成する
ことができ、短いチャネル長のＴＰＴを再現性よく作製
することができた。

本実施例の場合、低抵抗半導体層上に金属電極を有して
いるので、その配線抵抗が非常すこ小さ６”＝特徴を有
する。特に大面積の液晶装置のスイッチング素子として
ＴＰＴを用いる際、この配線抵抗力く小さい為に、駆動
信号波形がなまることがなく、多量のＴＩ”Ｔを高速で
応答させることができ、本発明の提供する高速応答性を
有する短チャネルＴＰＴの特徴をさらに有効に利用でき
るものである。

上記の実施例においてレーザ光としてはエキシマレーザ
とＹＡＧレーザを示したが特にこれらレーザに限定され
ることはない。然し集光したレーザ光が半導体層又は金
属層を切断し得る程度にエネルギーを有することが重要
である。

また、エキシマレーザ光は単位面積当たりのエネルギー
量が高いので巾がせま（、かつ長さの長い長方形照射断
面に光学系を用いて、集光することができる。この場合
、液晶デイスプレー、イノ間でこの大面積の基板上に形
成される多数のＴＰＴを加工できるという特徴を有し、
これら装置の低コスト化に果たす役割は大きい。

前述の実施例においてはいずれも珪素半導体を用いた。

しかしながら本発明のＴＰＴ作製方法において、使用可
能な半導体は、珪素のみに限定されることはなく、チャ
ネル長の短いＴＰＴが必要なもので、レーザによって加
工可能なものであれば他の材料でも適用可能である。

「効果Ｊ 本発明の構成により、ソースドレイン間隔を従来技術に
比較して容易に、短くすることができ、よって容易にチ
ャネル長の短いＴＰＴを作製することが可能となった。

これによって従来ではキャリアの移動度が小さいために
実現されてもデイスプレー装置、イメージセンサ−等の
スイッチング素子として使用できなかった非単結晶半導
体を用いたＴＰＴを使用することが可能となった。

また、チャネル長を短くするためにレーザ加工技術を用
いたので、大面積化されても加工精度上の問題はなく、
良好な特性を有するＴＰＴを大面積基板上に多数形成す
ることが非常に容易になった。

また、フォトリソグラフィ技術を適用する部分において
はマスク合わせの厳密な加工精度が不要であり、ＴＰＴ
回路の微細化、高集積化を容易に図ることができた。

【図面の簡単な説明】

第１図（ａ）　〜（ｃ）及び第４図（ａ）〜（Ｃ）は本
発明の一実施例のＴＰＴの製造工程を示す概略図である
。 第２図及び第３図は従来のＴＦＴ す。 の断面構造を示 １・・・基板 ２・・・高抵抗非単結晶半導体層 ３・・・低抵抗非単結晶半導体層 ４・・・ソース領域 ５・・・ドレイン領域 ６・・・ゲート絶縁膜 ７・・・ゲート電極 ８・・・ソース電極 ９・・・ドレイン電極 １２・・・ソース・ドレイン間切断部 １１、１３・・・・レーザ光

Claims (1)

1. 【特許請求の範囲】 １、コプレナー型の薄膜トランジスタを作製する際に絶
   縁性表面を有する基板上に高抵抗の非単結晶半導体層を
   形成する工程と、前記ゲート絶縁膜上にソース又はドレ
   イン領域を構成する低抵抗の非単結晶半導体層を形成す
   る工程と、前記低抵抗の非単結晶半導体層に対しレーザ
   光を照射し前記低抵抗の非単結晶半導体層を切断してソ
   ース領域とドレイン領域とに分割する工程と前記切断部
   及びソースドレイン領域の一部分上にゲート絶縁膜及び
   ゲート電極を形成する工程を含むことを特徴とした薄膜
   トランジスタの作製方法。 ２、特許請求の範囲第１項に記載の薄膜トランジスタを
   作製する方法において、前記ソース又はドレイン領域を
   構成する低抵抗の非単結晶半導体層上には、金属電極が
   形成されており、ソース又はドレイン領域を形成するた
   めに照射されるレーザ光は前記非単結晶半導体層上の金
   属電極も同時に切断していることを特徴とする薄膜トラ
   ンジスタの作製方法。