TW200847425A - Transistor, integrated circuit and method of forming an integrated circuit - Google Patents

Transistor, integrated circuit and method of forming an integrated circuit Download PDF

Info

Publication number
TW200847425A
TW200847425A TW097110887A TW97110887A TW200847425A TW 200847425 A TW200847425 A TW 200847425A TW 097110887 A TW097110887 A TW 097110887A TW 97110887 A TW97110887 A TW 97110887A TW 200847425 A TW200847425 A TW 200847425A
Authority
TW
Taiwan
Prior art keywords
integrated circuit
gate
conductive
transistor
wire
Prior art date
Application number
TW097110887A
Other languages
English (en)
Inventor
Andrew Graham
Jessica Hartwich
Arnd Scholz
Original Assignee
Qimonda Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda Ag filed Critical Qimonda Ag
Publication of TW200847425A publication Critical patent/TW200847425A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

200847425 九、發明說明： 【先前技術】 本5兒明書係有關電晶體、積體電路及電子裝置。該說 明書進一步有關積體電路形成方法。 動態隨機存取記憶體(DRAM)記憶格大致包含可儲存 ，示將被雜之資訊之電荷的―儲存電容，及與該儲存電 奋連接的一存取電晶體。記憶格陣列進一步包含與對應電 晶體閘極私的字元線，及能電晶體·摻雜部分輕合 的位元線。閘極形成於基板表面所界定之閘極凹槽中的 RCAT(‘‘凹陷通道陣列電晶體’，），係為可運用的電晶體類 型。例如’具有RCAT的記憶體裝置係包含埋入式字元線^ 例如，該字元線可被完全埋入，使該字元線表面安置於半 導體基板表面底下。通常，字元線電阻係數係決定記憶體 裝置的切換速度。 通常期待操作特性高度可靠性的DRA]VUei憶格陣列。 針對這些及其他原因，係需要本發明。 【詳鈿說明】 —以下詳細說明中，係參考形成其一部分且可藉由說明 貝知本發明之特定實施例而顯示的附圖。此考量下，如” 頂” ”底” 前” 後，’，，，前導尾隨”等方向 參考說明圖示方向做使用。因為本發明實施例組件可放置 於若干不同指向中，所以該方向名詞可針對說明目的做使 用而不限制。應了解，只要不背離本發明範圍，均可使用 其它實施例及結構性或邏輯改變。因此，以下詳細說明不 200847425 採用限制觀念’而以附帶申請專利範圍界定本發明範圍。 係安解釋者:一電晶體包含一閘極，其中該閘極 ’、、乂成於一半導體基板中的閘極凹槽中，該閘極且 有，‘兔物質。再者，一積體電路包含電晶體， f 1圖説明對應一實施例的一電晶體橫斷面@。例如， 财第7B _用第〗圖之橫斷面圖方向。形成 第「及第二源極/沒極部件21，22的第一及第二接雜部件， 係被定義_半導縣板1的絲面10。本_正文中所 使用之晶圓’’，，，基板，，或，，半導體基板，，名詞，係包含具有一 ^導體基板的任何半導體絲顧構。晶®及基板將被理 解包含石夕，石夕晶絕緣體(S01)，藍寳石石夕製程(SOS)，摻雜 及未I雜半導體，基辭導體支撐之綠晶層，及其他半 .版結構。半導體不需為梦基。半導體亦可為餐錯，錯， 或神化鎵。 人^閘極凹槽27係被界定於基板i的主表面1〇中。間極 介電層24係安置鄰接閘極凹槽27侧壁。閘極介電層％可 由具有氧切，氮切，如氧德及其他者之铪化合物， 如氧化!呂(A1203)之高k物質，及技術領域中大致熟知之其 他者的適§介電物質製成。例如，閑極介電層亦包含任 丁刀層、、、口構包5以上列示的任何物質。閘極物質Μ可為 傳導碳填充物25。例如，該傳導碳填充物可完全填充該閑 極凹槽。進一步舉例，該碳填充物可完全填充該閘極凹槽 之下或任意部分。 例如’遍及此說明書所使用之，，傳導碳，，名詞係包含由 200847425 f)
CJ 碳元素，也就是不包含於化學化合物或化學化合物成分中 的碳製成。例如’碳層可為多晶碳層。例如，該多晶碳層 包含碳被局部地固定於SP2修改的區域，因而具有石墨狀 結構。例如’多晶指向中的碳係包含複數小結晶區域，其 中該單晶區域之間並無任何方向性_。各該單晶區域可 :傳導碳修改’例如石墨狀修改中。例如，傳導碳可換雜 ，當摻雜物’如選自族群m或族群w元素，包含哪，碟 ，砂。於是’對應形成碳層的餘係數可被進—步降低。 再者’該傳導碳層可插入金屬函化物，如氣化石申(asf5 鼠化銻(鹏)。再者，碳結晶性可於製造期間被改變。 換句話說，閘極包含—物質，其 :—為_的破。再者 二了解，該傳導碳可摻雜上述適當摻雜物，且^ 質改了解，加任何這些元素並不實 量的碳元素、几。狀恶。於是’該傳導碳包含至少90% 傳導碳層之電阻係數可小 相對於多晶—後，破電是’ 定因子。例如，傳導碳的導幻f係數可~低—特 乘幻〇及⑽之間的一因子H隹多晶石夕的導電率 極物質來傳導碳被當做-間極物質，則可以_ 的穆雜物，擇電晶二;二:':由選擇碳物質 道植入來精細控制該例如，可以局部通 200847425 傳導碳填充物25表面可安置於基板〗的主表面1〇底 下。例如，傳導碳層25的上表面可與摻雜部件21，22下 側實質同高。絕緣物質26可安置於傳導碳填充物25上面。 由於該傳導碳填充物，閘極的電阻與多晶矽製成之閘極相 較下通常被降低。再者，可以簡單方式執行該傳導碳填克 物的圖案結構，如凹陷蝕刻。遍及本說明書說明的電晶體 中，該通道係於第一及第二源極/汲極部件21，22之間形 成。閘極23係被配置控制此通道的導電率。 第2圖說明對應另一實施例的電晶體2〇。如第7八及 B圖所示，係於I及I，之間採用第2圖之橫斷面圖。第2 圖5兒明的電晶體3〇係包含第一及第二源極/汲極部件31， 32，其被安置鄰接基板丨的主表面1〇。閘極凹槽％係被 界定於基板1的主表面10中。閘極介電層34被安置鄰接 凹槽38的侧壁。傳導碳層35可選擇性被形成為閘極 〇 介電層34之上的一均勻覆蓋層。例如，傳導碳層35可與 閘極"包層34接觸。傳導填充物37可被安置於傳導碳層 5之上，以與傳導碳層35接觸。例如，傳導填充物37可 由包3鎢或鈦或金屬化合物，及技術領域中大致熟知之其 他者的任何適當金屬製成 。可選擇是，由Ti，TiN，TaN製 成的薄屏蔽層，可安置於該傳導碳層及傳導填充物37之 例如’傳導碳層35可具有約5至10奈米的一厚度。 專‘厌層35及傳導填充物37可被製成凹陷，使填充物37 ，傳^咬層35上表面安置於基板1的主表面1〇底下。絕 、、彖物貝36可安置於傳導填充物37及傳導碳層35上面，將 200847425 忒閘極與上面部件絕緣。具有傳導碳層35及傳導填充物 37的閘極33，係被配置控制流動於第一及第二源極級極 部件31，32之間的一電流。 於是，當利用碳層的正效應時，閘極33包含具有低於 石厌之電阻係數的一物質。為了更明確，可以一簡單方式沉 積，蝕刻及製圖該碳層。例如，製圖該碳層期間不會損害 〇 Ο 該閘極介電層及其他層，第1及2圖說明的電晶體20、i 30可以任意方式做修改。 如第3A圖顯示，電晶體4〇可以如類似上述方式形成 具有第-及第二源極級極部件41，42，及安置於閑極凹槽 中的開極43。閘極凹槽401可填充藉由閘極44盘半導 體基板1隔離的傳導碳填充物45。傳導碳填充％ 45上表 面4安置於半導體基板丨的主表面1Q底下。導線片段们 可安置於傳導填充物45之上，以與傳導碳填充物45電氣 片段47包含任何適當傳導物質。例如，導㈣ fL i3鎢或鈦。導線片段47亦包含傳導碳，其可以* 之傳導碳物質相同或不同方式摻雜。導線片段们可藉 與第—及第二源極/祕部件41 1隔離: 之上ϋ麵可安置解導縣板1触表面10 订各處理步_半導縣板平面。 〜將執 及一=圖t兄中’閘極43包含—傳導碳層48 勻覆^且=T層48可選擇性被形成為-均 層且具有約5至1G奈麵—厚度。傳導填充物49 200847425 可由任何適當金屬或金屬化合物製成。可選擇是，傳導概 50可安置於傳導碳層48及傳導填充物49之間。例如’，傳 導襯50包含Ti，TiN或TaN。傳導碳層48可與閘極44接 觸。導線片段47係以第3A圖說明相同方式安置於傳導填 充物49之上。傳導襯5〇可安置於傳導碳層48及傳導填充 物49之間，以增加該傳導填充物對該碳層的黏著強度:傳 導襯50可具有約1奈米的厚度。 、 f 帛3C圖說明電晶體進一步修改。電晶體‘包含第一 及第二源極/汲極部件41，42，及安置於閘極凹槽4〇1中的 閘極43。閘極凹槽401可填充藉由閘極私與半導體美板工 隔離的傳導碳填充物45。依據第3C圖酬實施例，土傳導 碳填充物45上表面縣置料導縣板丨的主表面ι〇底 下。可提供一絕緣附蓋層462及一絕緣隔墊461將該碳字 元線及閘極與外界隔離。如第7A圖及第7β圖所示，係於 Ο 1及^之間採用第3八圖，第3B圖及第3C圖之橫斷面圖。 *帛4A圖至第4B圖說明對應再另一實施例的一電晶體 扶斷面圖。如第7A圖及第7B圖所示，係分別於工及工，之 j及π及π’之間採用第4A圖及第4B圖之橫斷面圖。如 第4A圖祝明，電晶體5〇〇包含安置鄰接半導體基板丨的主 表面10的第一及第二源極/汲極部件51，52。閘極53係安 胁半導體基板1的主表面10中所界定的閘極凹槽501 :。如第1圖說明，閘極53包含一傳導碳填充物。可替代 疋’如第2圖說明，閘極53亦包含一碳層及一傳導填充物。 例如’遺石反層可為_均勻覆蓋層。閘極％可進一步包含延 10 200847425 伸於弟4A圖說明之圖示面之前及之後的垂直部件55a， 55b。第4B圖說明垂直採用第4A圖所說明之橫斷面圖的 一橫斷面圖。如第4B圖顯示，絕緣溝渠56係被形成鄰接 形成電晶體500於其中的一基板部件。該閘極侧向延伸入 絕緣溝渠56以形成垂直部件55a，55b。電晶體形成於其中 的主動區域541係具有一寬度w。再者，垂直部件55a，5免 延伸至一深度d，其係被測量從主動區域541頂侧57至各 垂直部件55a，55b底侧。於是，電晶體5〇〇的通道54可 具有鰭或脊形狀。通道54三侧可被閘極53包圍。 可‘造弟4A圖及弟4B圖說明的若干結構修改制如， 第4B圖說明的實施例中，深度d與該主動區域寬度w相 車乂下非¥小。於是，該電晶體亦被稱為角裝置。電晶體5⑻ 亦可被實施為垂直部件55a，55b延伸至一較大深度的鰭式 場效電晶體(FmFET)。再者，可進一步降低主動區域$41 的覓度來完全耗盡該通道。雖然圖中說明”U”形凹槽，但清 楚地了解該凹槽亦可被形成具有” V”或” w，，或任何其他S 關形狀。再者，可實施任何這些形狀的組合。 如第4C圖顯示，第一及第二摻雜部件51，52可延伸 至從主表面1〇所測量的一較大深度。再者，一適當絕緣严 塾531可安置於閘極53及第一及第二源極/汲極部田件%^ 52之間。第4C圖說明之電晶體500亦包含板狀部件55a， 55b。如第7A圖及第7B圖所示，係於z及〗，之用 4C圖之橫斷面圖。 昂 第5Α圖說明本發明進一步實施例。如圖示，第5八圖 11 200847425 說明之電晶體5GG係包含安置鄰接至半導體基板〗之主表 面忉的第-及第二摻雜部件51，52。閘極53係安置於閘 極凹槽^)1中。難53可藉由閘極介電質％與基板上隔 離如第2圖况明’閘極53可由傳導碳填充物或傳導填充 物之後的兔層製成。絕緣填充物591可安置於間極％之上。 再者’間極53包含延伸於第5A圖說明之圖示面之前及之 Ο Ο 後支平面中的垂直部件55a，现。垂直部件说，说可延 伸至約該閘極凹槽兩倍深度。垂直部件55&，娜的位置係 猎由虛線標示。於是，流動於第一電子觸點5ΐι及第二電 =觸點512之間之-電流的電流路徑，係包含—第一垂直 部件’再來一水平部件，之後為一第二垂直部件。閑極53 2成部分對應字元線’其可完全配置於半導體基板！之 主表面10底下。 —第5B圖說明本發明進—步實施例。如圖示，各第一石 f二源極_部件51，52的下表面或下緣艇伸至較淨 三5〇傳導物|上表面為深的深度。例如，絕緣隔塾划可 53及源極_部件51，52之間。絕緣物質別 ::置於閑極:3之間。如第7A圖及第7B圖所示，係於】 j間知用第5A圖及第5B目之橫斷面圖。 第6A圖說明一積體電路_解面圖，具有 -ϋ〇〇 602 包路60〇包含形成於—半導體晶片6() =懸裝請包含—記憶格陣列部件二= 〇4。記憶格陣列603包含記億格61〇及對應導線。 12 200847425 :]如二字疋線611可安置沿著第一方向延伸，而位元線叱 I沿讀該第-方向交叉的第二方向延伸。記憶格6ι〇包 3如儲存②谷③、的—儲存元件_及―存取電晶體6〇8。 例如’存取電晶體608可經由一節點觸點617與儲存元件 6G9 _合。再者’存取電晶體_可經由-對應位元線觸 點616與一對應位元線612耦合。字元線6ιι可與對應存 〇 取電晶體608的閘極連接。支援部件6〇4包含一核心電路 613及-周邊部件605。例如，核心電路613包含字元線 動5 606及感應放大器607。例如，可藉由定址對應字元 線驅動器606致動-特定字元線6n。於是，與對應字元線 611連接的所有記憶格資訊均可經由位元線612讀出啦元 =12所傳送的信號係於感應放大器6〇7中被放大。例如， 字το線611可被實施為埋入式字元線，丨中字元線6ιι上 表面係安置於該基板表面底下。該記憶格陣列佈局及 〇 可為任意。例如，該記憶格可以妒配置或任何其他記憶 格適當配錄安置。可錢於記紐裝置巾任纽置的任 何電晶體，均可被實施為上述電晶體。例如，存取電晶體 608及可選擇的字元線611 ’係可對應上述電晶體。例如， 由於閘極物質電阻降低，可顯著地移除對應記憶體裝置切 換速度。因此，該記憶體裝置可當作如繪圖dram裝置的 高效能DRAM裝置。 帛6B目說明依據本發明另—實施例的一積體電路橫 斷面圖。例如，具有上述閘極的第一電晶體及具有包含傳 導碳物質之-平面閉極的第二電晶體係可組合於積體電路 13 200847425 中。於是’第-及第二電晶體可形成於—基板中。如第6b 圖說明，第-電晶體620包含第—及第二源極/汲極部件 62卜622。閘極⑽627被界定於半導體基板】之主表面 β中、。閘極623係於閘極凹槽627中形成。該閘極係以上 述方式包含料碳物質。例如，轉導碳物f可為碳填充 物625可替代是，該傳導碳物質可包含均勾覆蓋層(益圖 〇 示)及一進一步傳導填充物。閘極介電質6M係被形基 板1與閘極623隔離。該積體電路進一步包含一第二電晶 體630 ’其包含弟一及苐二源極/汲極部件mi，632。第二 電晶體630可被實施為平面電晶體。於是，問極防底 係安置於半導體基板的主表面1〇之上。閘極介電質634係 安置於基板i與閘極633之間。絕緣覆蓋層635及絕緣隔 塾636可被提供於項部及鄰接閘極的侧壁。I及I，之間 及II及II之間的橫斷面圖位置係分別從第圖及第 〇 目採用。可任意選擇第一及第二電晶體620及630的位置。 例如’右該積體電路被實施為上述具有記憶格陣列部件及 支援部件的記憶體裝置，腳—電晶體㈣可安置於該陣 列部，中，而第二電晶體63〇可安置於該支援部件中。 帛6C圖5兒明—積體電路600或一半導體晶片601平面 。導線Ml係安置於半導體基板i上或中。該導線係安 置於導線之陣列642巾，或可安置於隔離位置處。該導線 可^料穩質。例如，其包含—傳祕層及另一傳導 。可替代是’其可由如上述傳導複㈣。由於傳導碳 物貝的低電阻，該積體電路切換速度係增加。再者，如上 14 200847425 述，可以簡單方式製圖該導線。第6D目及第证圖說明一 積體電路橫斷面圖。例如第6D圖說明，該導線安置於美板 表面10之上，使導線641安置於基板表面1〇上或之二。 可替代是，導線641可被形成為域線。例如，其可被完 全或部分埋藏。例如第6E圖說日月，導線上表面可安置於$ 板表面10底下。另-例，導線上表面可以上述方式安置於 該基板表Φ之上’鱗線下表面可安置於基板表面底 下。絕緣物質643可安置於導線641頂部。導線641.組成 係與第卜2及3A至C所述的閘極相同。導線641亦可包 含安置於傳導碳物質頂部上的—傳導層。可以各種方式實 施該積體電路。例如，該積體電路可為一邏輯電路， 定應用積體電路(ASIQ，-處理器，_為控制^其他— 者寸。 該積體電路亦可被實施為一記憶體裝置。 通常，記憶體裝置可包含-陣列部件，包含記憶柊及 導線。例如，該導線為可定址特定記憶格料元線，或可 傳送資訊的位元線。其進-步包含可傳送:纽的源線。依 據一實施例，任何導線均可包含傳導碳物質。由於上述導 線電阻降低，該記憶體裝置切換速度係降低。例如，=元 線可包含傳導碳物質。該記憶體裝置可為具有任意類型$ fe格的任意記憶體裝置。例如，記憶格可包含上述類型的 電晶體。於S ’該閘極可形成部分對應字元線。可選擇是， 該閘極及字元線可由才目同物質製成。記憶格可為上 1 DRAM記憶格，或如具有浮閘電晶體之非依電性記情^ 或KROM，SONOS，TANOS記憶格的另外類型記m久。 15 200847425 #者，該城格為財可鮮麵之—電晶_記憶格， 如任何麵浮體電晶體。該記憶格亦可包含mram(‘‘磁性 隨機存取記憶體，，），PCRAM(“相變隨機存取記憶體，，）， CBRAM(“料橋隨财取記龍”)或&讀(“鐵電
存取記憶體”）。 A 如第7A圖及第7B _釋，可任意安排任何絲區域， 字7"線及位元線。例如第从圖_，電晶體形成其中的主 ， 冑區^ 14 ’係可安置延伸平行位域612。鄰接主,動區域 614係藉由填充絕緣物質之隔離溝渠615彼此隔離。個別 絲區鱗614可進—倾分娜成絲區域段。然而， 主動區域段亦可藉由隔離場效電晶體彼此隔離，該隔離場 效电日日體可以關閉狀態驅動彼此隔離鄰接電晶體。再者， 字元線611可於垂直主動區域614方向的方向延伸。此外， 位兀線612可直接安置於主動區域614。第7A圖亦可標示 圖示說明斷面圖方向。 J ^ ' 弟7B圖說明記憶體裝置進一步平面圖示例。如圖示， 絲區域614係藉由填充絕緣物質之隔離溝渠615彼此隔 離。主動區域614可於與位元線612方向傾斜的方向延伸。 於是，各主動區域614與複數不同位元線612交叉。位元 線612係垂直字元線611延伸。位元線觸點616可於主動 區域線614及對應位元線之間交叉點處形成。第7B圖說明 的安置中，各記憶格係具有約6F2面積，其中？標示運用 技術可獲得的最小結構特徵大小。例如，F可小於15〇奈 米，如小於110奈米且甚至小於8〇奈米。另一例，F可小 16 200847425 於奈米或小於50奈米。 、，第8圖簡單§兒明依據本發明方法一實施例的流程圖。 首先疋義延伸於半導體基板表面巾的間極凹槽⑻）。此後， ，仏傳導石反層於該閘極凹槽中以形成閘極(幻）。例如，可 藉由均勻覆蓋沉積方法提供該傳導碳層，接著提供一傳導 填充物填練閘極凹槽。可替代是，可藉由形成傳導魏 Ο Ο 充物提_傳導碳層。可選擇是，該方法可進—步包含凹 陷該傳導碳層脚。例如，可提供一絕緣物質於該傳導碳層 上以填充該閘極凹槽(S4)。可替代是，可提供一傳導物質於 該傳導故層_L。⑽此後，可選擇是，可提供—絕緣物質於 該傳導物質上(S6)〇 〇含電晶_積體電路形成方法係包含界定延伸於半 導體基板表面中之-閘極凹槽，可提供—傳導碳物質於該 §亥閘極凹槽中形成—，凹陷該傳導碳層及界定鄰接該 半導體基板主表面的第一及第二源極/汲極部件。 弟9A圖至第9C圖說明依據一實施例形成包含一電晶 體之-積體電_方法。首先，界定半導體基板〗之主表 面10中的閘極凹槽701。可藉由钱刻來界定閘極凹槽彻。 可使用適當幕罩微影製程界定閘極凹槽7〇1的位置。例如， 閘極凹槽期具有約1F寬度，而其延伸至5〇奈米以上的 深度。例如’閘極凹槽701的深度可超過⑽奈米。另— '例，該閘極凹槽的深度可小於3〇〇奈米，如小於，夸 此後，以大致熟知方式提供麵閘崎電質。此後，提供 傳導碳填充物703。 17 200847425 例如，本說明書正文中，如傳導碳填充物703的一碳 層可由含碳氣體沉積該碳層的方法形成。含碳氣體力係包 含曱烧，乙烧，乙醇蒸氣及/或乙炔。依據一實施例，沉積 溫度大於攝氏900度及小於攝氏970度。氳部分壓約ihPa， 雨含碳氣體被饋送設定大於5〇〇 hPa及小於7〇〇 hPa的總壓 力。例如，溫度約攝氏950度，而總壓力為6〇〇 hpa。可替 代是，溫度大於攝氏750度及小於攝氏85〇度。氫部分壓 約大於IhPa且小於2hPa，例如L5hPa。例如，含碳氣體 、；部分壓大於8hPa及小於i2hPa。例如，該溫度約攝氏8〇〇 度’而含碳氣體部分壓為1〇 hPa。例如，傳導碳層可由高 溫分解碳形成，如因含碳氣體熱分解所產生的碳。 如第9A圖說明’傳導碳層703可被沉積以完全填充各 閘極凹槽70卜此後，如第9B圖說明，可執行後侧來凹 陷該碳層上表面。例如，此可藉由使用氧氣當作蝕刻氣體 執行電漿蝕刻方法來完成。可凹陷傳導碳填充物7〇3，使 其上表面最終以預定咼度安置。傳導碳層形成期間，不會 損害或降級閘極介電質705。於是，可不損害閘極介電| 7〇5下形成一閘極。再者，可以簡單方式侧該傳導碳層曰， 不因此麵刻步驟損害或降級閘極介電層7〇5。此後，可接 著以適當平面化步驟填充如適當絕緣物質7〇4於閘極凹槽 701中。第9C圖說明最終結構例。可選擇地，如上述，亦 可填充傳導物質於閘極凹槽701上部件中。此後，例如可 以大致熟知方式進-步處理基板，以界定第一及第二源極/ 沒極部件。如清楚了解，依據以上方法修改，第9A圖說明 18 200847425 處理後可不㈣料翻f。此射，例如可製圖該傳導 碳物質以傳統方式形成字元線。
Ο 第10A圖至第10D圖說明依據一實施例形成包含一電 晶體之-積體電_方法。_似上述$ 9A _明的方式 界定閘極凹槽謝之後，首先，以類似上述第从圖說相的 方式提供適當閘極介電層802。此後，沉積一傳導碳層803。 例如，該碳層具有約5至1〇奈米的厚度。可以上述第9A 圖說明相，方式沉積傳導碳層8〇3。沉積碳層8〇3之後， 可提1、傳$填充物8〇4。可選擇是，例如可沉積由了丨， 或TaN製成的傳導襯。傳導襯(無圖示)可具有小於丨奈米 的厚度。接著提供傳導填充物804。例如，傳導填充物8〇4 可包含任何適當金屬或金屬化合物。由於傳導碳層⑽3以 適§厚度形成，所以傳導填充物8〇4沉積期間，將不會損 害或降級_介電層802。g 1GA圖說日綠終結構的橫斷 面圖此後’可以適當方法凹陷傳導填充物8Q4。第10B 圖說明最終結構例的横斷面圖。此後，把傳導填充物8〇4 剩餘部份當作敍刻幕罩，係可執行钱刻傳導碳層8〇3的钱 刻處理。因為碳層8〇3由傳導礙製成，所以不需攻擊或損 害閘極介電層802及可移除它。為了更明確說，可藉由簡 單黾漿钱刻處理移除碳層803。此後，可以接著平面化步 驟將更深介電層805填入閘極凹槽801上部件中。第i〇D 圖说明敢終結構例的橫斷面圖。可替代是，如清楚了解， 第10A圖說明處理後可不凹陷傳導填充物804。例如，形 成傳導碳層803及傳導填充物804之後，可製圖之字元線 19 200847425 係很有用。 第11圖明依據—實施例的一電子裝置州簡單圖。 藉^面= 月，人電子裝置911包含—介面915，及被適應 :9二可〜人接介的—組件914。例如，電子裝置911或級 ° L 3如上述的一積體電路600或一電晶體2〇，3〇， 4=5〇0。組件91何以任意方式與介面915連接。例如， 組件914可外部於罢命入 Ο Ο 、士七壯 Ρ放置丨面915連接。再者，組件914可 ^電子裝置911内，且與介面915連接。例如，組 4Γ#除放入與介面915連接的一狹槽中。當組件 Γ該狹槽時’積體電路913係被介面915接介。 =人進—步包含上述的積體電路犯。電子裝置 置二貢料的處理裝置912。此外，電子裝 置911進一步包含可顯示f 9偷，觸。該電子裝置進—牛~人、^更夕頒不衣置 子系統的組件。例如，電子季;^ 置實施—特定電 路由器，遊軸 桐人者 今办品田 “式視讯遊戲控制台，繪圖卡， 的往立位相機’手機’如任何_音樂播放器 電子裝置。 j电子裝置911可為可攜式 雖然在此已描述及說明特定實施例，伸一船街人 將了解，只要不背離本發明範圍，許 可替代所述特定實施例。本申請 日代及/龙同寻貝靶 實施例的任何適應或㈣。目蓋在此討論特定 預期本發明僅受到申請 20 200847425 專利範圍及其同等物的限制。 〇 〇 21 200847425 【圖式簡單說明】 包含附圖提供進-步了解本發明，且併入及構成本說 明書的-部分。_示描述本發明實施·與說明一起解 釋本發明原理。藉由參考以下詳細說明’將可輕易了解本 發明其他實施例及本發明許翔期優點。_就件不必 彼此按比例度量。相似數字標示對應類似部件。 Ο Ο 第1圖說明對應-實施例的一電晶體橫斷面圖； ^2圖說明對應另—實施例的—電晶體橫斷面圖； =3Α®說騎應再另—實施例的—電晶體橫斷面圖; ，3Β圖.兄明對應進—步實施例的—電晶體橫斷面圖； .第3C圖說明對應再進—步實施例的—電晶體横斷面 一實施例的一電晶體 第4Α圖至第4C目說明對應再另 橫斷面圖； 第5Α圖及帛5Β圖說明對應進一步實施例的一 橫斷面圖； 肢 第6Α圖說明-記憶體裝置例簡單平面圖； a第6Β·圖說明依據本發明另—實施例的一積體電路橫 斷面圖； ’、 第6C圖說明一積體電路平面圖； 第6D圖及第6Ε圖說明依據本發明實施例的體雷 橫斷面圖; 包路 一基板或記憶體裝置例簡 第7Α圖及第7Β圖分別說明 單平面圖； 22 200847425 第8圖說明依據一實施例的一方法流程圖； 第9A圖至第9C圖說明依據一實施例執行一方法時的 一基板橫斷面圖； 第10A圖至第10D圖說明依據一實施例執行一方法時 的一基板橫斷面圖；及 第11圖說明一電子裝置簡單圖。 Ο
U 【主要元件符號說明】 1 基板 10 主表面 20、30、40、500 電晶體 23、 33、43、44、53、623、 633、S2 24、 34、59、624、634、 705 、 802 閘極 閘極介電層 35、48、S3、803 傳導碳層 26、36、643、704 絕緣物質 2卜 3 卜 4卜 51、621、631 第一源極/汲極部件 22、32、42、52、622、632 第二源極/汲極部件 37、49、804 傳導填充物 27、38、4CU、5(Π、627、S1、 S4、701、801 閘極凹槽 23 200847425 P; L) 25、37、45、703 46、461、531、636 47 50 54 462、635 55a、55b 56 57 511 512 541 、 614 591 600 、 913 601 602 603 604 605 606 607 608 609 610 傳導碳填充物 絕緣隔墊 導線片段 傳導襯 通道 絕緣覆蓋層 垂直部分 絕緣溝渠 頂侧 第一電子觸點 第二電子觸點 主動區域 絕緣填充物 積體電路 半導體晶片 記憶體裝置_ 記憶格陣列部件 支援部件 周邊部件 字元線驅動器 感應放大器 存取電晶體 儲存元件 記憶格 24 200847425 611 字元線 612 位元線 613 核心電路 615 隔離溝渠 616 位元線觸點 617 節點觸點 620 第一電晶體 〇 625 碳填充物 630 第二電晶體 641 導線 642 陣列 S6 傳導物質 805 介電層 911 電子裝置 912 處理裝置 ϋ 914 組件 915 介面 916a、916b 顯不裝置 25

Claims (1)

  1. 200847425 十、申請專利範圍： 1· 一種包含電晶體的積體電路，包含： 一閘極凹槽中，該閘極包含_傳導碳物質。 2·如申請專利範圍第1 J員的積體電路，其中該傳導壤 物質係為-閘極介電層上的—層，該閘極進—步包含一傳 導填充物。
    Ο 3.如帽專利侧第i項的積體電路，其中該傳導破 物質填充至少部分的該閘極凹槽。 4·如申請專利範圍第」項的積體電路，其中該傳導石炭 物質的-上表面安置於該轉縣板的—枝面之下。 如中料利範圍第4項的積體電路，其中一絕緣層 安置於該傳導碳物質的表面之上。 6 首如中請專利範_4項的積體電路，其中一更深傳 V層安置於該傳導碳物質表的面之上。 概群1躺频轨，射該開極係 賴路十步包含將 1L如申請專利範圍第1()項的積體電路，其中該導線的 26 200847425 一上表面安置於該半導體基板的一主表面底下。 12·如申請專利範圍第1〇項的積體電路，其中該導線係 由一金屬或一金屬化合物製成。 13·如申请專利範圍第1〇項的積體電路，其中該閘極係 形成將預定閘極彼此連接的部分該導線。
    Ο 14·如申请專利範圍第η項的積體電路，其中該導線的 上表面文置於該半導體基板的一主表面底下。 15·如申请專利範圍第13項的積體電路，進一步包含一 平面電晶體，該平面電晶體包含一閘極，其中該閘極一底 侧安置於該半導體基板的一主表面之上。 16·如申請專利範圍第4項的積體電路，進一步包含·· 郤接该半導體基板的該主表面而被安置的一第一及 第二源極/；；及極部件。 17.如申請專利範圍第}項的積體電路，其中 該電晶體形成安置於該積體電路之—陣列部件中的 部分記憶格。 队如申請專利範圍第17項的積體電路，其中該陣列部 件進步包含子7^線’而該閘極形成部分該字元線。 19. -種包含一電晶體的積體電路的形成的方法，包含： 界定延伸於一半導體基板中的-閘極凹槽； 提供一傳導雜質於該閘極凹槽中，以形成一問極。 ^如申請專纖 19項的方法，其中提供該傳導石炭 物質係包含沉積-傳導善質於1極介電層，該方法進 -步包含提供_另外的傳導物f於該閘極凹槽中。 27 200847425 21·如申請專利範圍第19項的方法’其中提供該傳導碳 物質係包含提供一傳導碳填充物。 22·如申請專利範圍第19項的方法，包含使該傳導碳物 質產生凹陷’使該傳導石炭物質之一上表面安置於該半導體 基板的一主表面底下。 23·如申请專利範圍第22項的方法，包含提供一絕緣物 質於該傳導碳物質上。 Ο Ο 24. 一種積體電路，包含一基板及導線，其中該導線包 含一傳導碳物質。 25·如申請專利範圍第24項的積體電路，其中該導線係 幵/成於具有一主表面的一半導體基板中，而該導線之一上 表面係安置於該主表面底下。 26.如申請專利範圍第24項的積體電路，其中該積體電 路係為包含一陣列部件的一記憶體裝置，該陣列部件包含 5己憶格及字元線，射該字元線包含轉導碳物質。 27一如申請專利範圍第％項的積體電路，其中該記憶格 ^字元線係形成於具有—主表面的—半導體基板中，而ς 子兀線之一上表面係安置於該主表面底下。 28· /如申請專利範圍第27項的積體電路，其中該字元線 係形成於子讀凹射，而該料碳物質係為安置於鄰接 该凹槽之-底侧的-傳導销，該字元線進—步包含一值 導填充物。 寻 28
TW097110887A 2007-05-30 2008-03-26 Transistor, integrated circuit and method of forming an integrated circuit TW200847425A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/755,141 US20080296674A1 (en) 2007-05-30 2007-05-30 Transistor, integrated circuit and method of forming an integrated circuit

Publications (1)

Publication Number Publication Date
TW200847425A true TW200847425A (en) 2008-12-01

Family

ID=40087153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110887A TW200847425A (en) 2007-05-30 2008-03-26 Transistor, integrated circuit and method of forming an integrated circuit

Country Status (5)

Country Link
US (1) US20080296674A1 (zh)
JP (1) JP2008300843A (zh)
KR (1) KR20080106116A (zh)
DE (1) DE102007032290B8 (zh)
TW (1) TW200847425A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8309998B2 (en) 2011-01-03 2012-11-13 Inotera Memories, Inc. Memory structure having a floating body and method for fabricating the same
TWI413214B (zh) * 2009-12-10 2013-10-21 Nanya Technology Corp 埋入式位元線結構、具其之場效電晶體結構及其製法
TWI809521B (zh) * 2020-12-02 2023-07-21 南韓商三星電子股份有限公司 半導體記憶體裝置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977798B2 (en) * 2007-07-26 2011-07-12 Infineon Technologies Ag Integrated circuit having a semiconductor substrate with a barrier layer
JP5507287B2 (ja) * 2010-02-22 2014-05-28 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5159816B2 (ja) * 2010-03-23 2013-03-13 株式会社東芝 半導体記憶装置
JP2011243948A (ja) * 2010-04-22 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
JP2011233582A (ja) * 2010-04-23 2011-11-17 Elpida Memory Inc 半導体装置
JP2012084694A (ja) * 2010-10-12 2012-04-26 Elpida Memory Inc 半導体装置
JP2012084738A (ja) * 2010-10-13 2012-04-26 Elpida Memory Inc 半導体装置及びその製造方法、並びにデータ処理システム
JP5697952B2 (ja) 2010-11-05 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置、半導体装置の製造方法およびデータ処理システム
JP2012174790A (ja) * 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置及びその製造方法
US20130001188A1 (en) * 2011-06-30 2013-01-03 Seagate Technology, Llc Method to protect magnetic bits during planarization
JP2013030698A (ja) 2011-07-29 2013-02-07 Elpida Memory Inc 半導体装置の製造方法
KR101920626B1 (ko) 2011-08-16 2018-11-22 삼성전자주식회사 정보 저장 장치 및 그 제조 방법
KR101847628B1 (ko) * 2011-09-28 2018-05-25 삼성전자주식회사 금속함유 도전 라인을 포함하는 반도체 소자 및 그 제조 방법
KR20130110733A (ko) * 2012-03-30 2013-10-10 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 형성된 반도체 장치
JP2014063776A (ja) * 2012-09-19 2014-04-10 Toshiba Corp 電界効果トランジスタ
KR102162733B1 (ko) 2014-05-29 2020-10-07 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
CN106663667B (zh) * 2014-08-29 2020-02-14 英特尔公司 用于用多个金属层填充高纵横比的窄结构的技术以及相关联的配置
US9159829B1 (en) * 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
CN109119477B (zh) * 2018-08-28 2021-11-05 上海华虹宏力半导体制造有限公司 沟槽栅mosfet及其制造方法
JPWO2021095113A1 (ja) * 2019-11-12 2021-11-25 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
KR20210143046A (ko) 2020-05-19 2021-11-26 삼성전자주식회사 산화물 반도체 트랜지스터
KR20220064231A (ko) 2020-11-11 2022-05-18 삼성전자주식회사 전계 효과 트랜지스터, 전계 효과 트랜지스터 어레이 구조 및 전계 효과 트랜지스터 제조 방법
US20220271131A1 (en) * 2021-02-23 2022-08-25 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming same
US20230197771A1 (en) * 2021-12-16 2023-06-22 Nanya Technology Corporation Memory device having word lines with reduced leakage

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19651108C2 (de) * 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
JP3906020B2 (ja) * 2000-09-27 2007-04-18 株式会社東芝 半導体装置及びその製造方法
JP2003158201A (ja) * 2001-11-20 2003-05-30 Sony Corp 半導体装置およびその製造方法
DE10345393B4 (de) * 2003-09-30 2007-07-19 Infineon Technologies Ag Verfahren zur Abscheidung eines leitfähigen Materials auf einem Substrat und Halbleiterkontaktvorrichtung
KR20060103455A (ko) * 2003-12-19 2006-09-29 인피니언 테크놀로지스 아게 핀 전계 효과 트랜지스터 메모리 셀, 핀 전계 효과트랜지스터 메모리 셀 장치 및 핀 전계 효과 트랜지스터메모리 셀 제조 방법
DE102004006505B4 (de) * 2004-02-10 2006-01-26 Infineon Technologies Ag Charge-Trapping-Speicherzelle und Herstellungsverfahren
DE102004006544B3 (de) * 2004-02-10 2005-09-08 Infineon Technologies Ag Verfahren zur Abscheidung eines leitfähigen Kohlenstoffmaterials auf einem Halbleiter zur Ausbildung eines Schottky-Kontaktes und Halbleiterkontaktvorrichtung
DE102004049452A1 (de) * 2004-10-11 2006-04-20 Infineon Technologies Ag Mikroelektronisches Halbleiterbauelement und Verfahren zum Herstellen eines mikroelektronischen Halbleiterbauelements
US7365382B2 (en) * 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
CN101185169B (zh) * 2005-04-06 2010-08-18 飞兆半导体公司 沟栅场效应晶体管及其形成方法
JP2006339476A (ja) * 2005-06-03 2006-12-14 Elpida Memory Inc 半導体装置及びその製造方法
US7867851B2 (en) * 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US20070253233A1 (en) * 2006-03-30 2007-11-01 Torsten Mueller Semiconductor memory device and method of production

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI413214B (zh) * 2009-12-10 2013-10-21 Nanya Technology Corp 埋入式位元線結構、具其之場效電晶體結構及其製法
US8309998B2 (en) 2011-01-03 2012-11-13 Inotera Memories, Inc. Memory structure having a floating body and method for fabricating the same
TWI809521B (zh) * 2020-12-02 2023-07-21 南韓商三星電子股份有限公司 半導體記憶體裝置
US11751378B2 (en) 2020-12-02 2023-09-05 Samsung Electronics Co., Ltd. Semiconductor memory device

Also Published As

Publication number Publication date
KR20080106116A (ko) 2008-12-04
JP2008300843A (ja) 2008-12-11
US20080296674A1 (en) 2008-12-04
DE102007032290B3 (de) 2008-10-16
DE102007032290B8 (de) 2009-02-05

Similar Documents

Publication Publication Date Title
TW200847425A (en) Transistor, integrated circuit and method of forming an integrated circuit
TWI255509B (en) Non-volatile memory cell and method of production
TWI354378B (en) Vertical flash memory
TWI358821B (en) Transistor, memory cell array and method of manufa
CN103456639B (zh) 具有自行对准栅极电极的垂直沟道晶体管及其制造方法
TWI300256B (en) Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array
TWI223895B (en) Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried source ling and floating gate, and a memory array made thereby
CN103165539B (zh) 形成掩埋位线的方法、具有掩埋位线的半导体器件及其制造方法
JP5279807B2 (ja) 半導体装置およびその製造方法
TWI295506B (en) Semiconductor device having transistor with vertical gate electrode and method of fabricating the same
TWI376791B (en) Flash memory having insulating liners between source/drain lines and channels
TW200805577A (en) A transistor and memory cell array and methods of making the same
TW200830540A (en) Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure
TW201234494A (en) Vertical transistor having buried junction and method for manufacturing the same
TW201203523A (en) Semiconductor integrated circuit and method for making same
CN107768446A (zh) 具有电荷固定层的半导体器件
TW201113984A (en) DRAM cell with double-gate Fin-FET, DRAM cell array and fabrication method thereof
CN108063139A (zh) 半导体器件
TW200832616A (en) Integrated circuit and method of forming an integrated circuit
TW200411910A (en) A stacked gate flash memory and the method of fabricating the same
KR20160049140A (ko) 자기 메모리 소자 및 자기 메모리 소자의 제조 방법
TW200901483A (en) Electronic device including channel regions lying at different elevations and processes of forming the same
CN106024797A (zh) 半导体器件及其制造方法
TW200818411A (en) Nonvolatile semiconductor memory device to realize multi-bit cell and method for manufacturing the same
JP2006073813A (ja) 直接トンネル型半導体記憶装置およびその製造方法