TW200843042A - Non-volatile memory device and method for fabricating the same - Google Patents

Non-volatile memory device and method for fabricating the same Download PDF

Info

Publication number
TW200843042A
TW200843042A TW096126108A TW96126108A TW200843042A TW 200843042 A TW200843042 A TW 200843042A TW 096126108 A TW096126108 A TW 096126108A TW 96126108 A TW96126108 A TW 96126108A TW 200843042 A TW200843042 A TW 200843042A
Authority
TW
Taiwan
Prior art keywords
layer
source
oxidation
nitrogen
tunneling
Prior art date
Application number
TW096126108A
Other languages
English (en)
Other versions
TWI355716B (en
Inventor
Chang-Soo Park
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200843042A publication Critical patent/TW200843042A/zh
Application granted granted Critical
Publication of TWI355716B publication Critical patent/TWI355716B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

200843042 九、發明說明： 本申請案係主張2007年4月16日申請 案第· 1 0-2007-0037 030號之優先權，在此倂 照。 【發明所屬之技術領域】 本發明係關於一種非揮發性記憶體裝置 之方法。 【先前技術】 在缺乏電力的情況下，用以執行記憶操 記憶體裝置已吸引許多關注以作爲下一代半 置。特別地，利用浮動閘之快閃記憶體裝置 用於各種應用中。此外，金屬氧化氮氧化半 與矽氧化氮氧化半導體（SONOS)記憶體裝置E 浮動閘記憶體裝置經由電位井執行記憶 EPROM穿隧氧化物（ΕΤ〇χ)之快閃電可抹1¾ (EEPR0M)—般係用來作爲浮動閘記憶體裝最 記憶體之金屬絕緣半導體（MIS s)係利用具有 構之聞介電薄膜以實現一電荷陷捕結構。該 包含由電荷穿隧層、電荷陷捕層及電荷阻擋 層堆疊。MIS型記憶體裝置利用呈現於介電 電荷陷捕、相鄰介電薄膜間之界面，或介電 間之界面而執行記憶操作。
快閃EEPROMs於每一記憶格中包含一俏 作爲所有EEPROMs特徵之MONOS或S〇N〇S 韓國專利申請 入其全文供參 及製造此裝置 作之非揮發性 導體記憶體裝 已廣泛地被使 導體（MONOS) 己正在發展中。 操作。例如， ^唯讀記憶體 i 。如 S〇N〇S 二層或三層結 電荷陷捕結構 層所組成之三 薄膜主體上之 薄膜與半導體 3電晶體。用以 裝置除了每一 200843042 記憶格中之格電晶體外，可包含一選擇電晶體，以於位元 組單元中執行編程與抹除操作。此選擇電晶體選擇一記憶 格以致使編程與抹除操作可於位元組單元中完成。故，記 憶功能可藉由該格電晶體而大體上被執行。因此，該格電 晶體可具有一 SONOS結構。例如，一格電晶體包含具氧化 氮氧化（ΟΝΟ)結構之閫介電薄膜，其中矽氧化薄膜、矽氮化 薄膜及矽氧化薄膜係依序堆疊至矽（Si)半導體基板上。該格 電晶體又包含一配置於閘介電薄膜上之控制閘。 在含有0N0堆疊之電荷陷捕結構中，電荷陷捕主要係 藉由矽氮化薄膜完成。記憶體裝置之可靠度大大地取決於 該矽氮化薄膜之厚度與薄膜品質。爲改善記憶體裝置之可 靠度，矽氮化薄膜具有一厚的厚度是較佳的。然而，此厚 的薄膜厚度使其難於調整臨界電壓（Vt)至一期望準位並且 在編程上需要高的電壓與電力。當由於其厚度中的變化 (如，厚度）而發生矽氮化薄膜之薄膜品質之惡化時，電荷 洩漏會增加，因而減少電荷保留時間。因此，會惡化記憶 體裝置之可靠度。爲試圖解決這些問題，已建議電荷陷捕 結構，其應用一具有多層（包含雙層）堆疊之電荷陷捕層， 該堆疊係由矽氧化薄膜與矽氮化薄膜，以及具有較高介電 常數之介電薄膜組成。 將具有較高介電常數之介電薄膜的引入於該電荷陷捕 層中的目的在於降低裝置控制電壓及改善電流驅動性。此 外，高介電薄膜之引入有助於降低次臨界擺動，因而減少 缺陷密度並改善裝置之可靠度。例如，一含有氧化鋁、氧 化給及氧化鋁（Al2〇3/Hf〇2/Al2〇3)堆疊次序之堆疊結構中已 200843042 被提議。 當氧化給沉積於氧化鋁上時，之後不同種類之氧化薄 膜之沈積包含複雜的製造製程。此外，實現此一製程之設 備結構複雜，及大量生產的維持與管理變得困難。此外， 這些試圖包含於矽基板之表面上沈積一氧化薄膜之製程， 因而於矽基板之表面上導致不爲期望的氧化作用。由矽之 氧化產生之非結晶矽氧化薄膜相較於氧化鋁或氧化給，具 有低的介電常數，因而導致電荷陷捕結構中電荷穿隧層之 等效氧化薄膜的厚度增加。 因此，相較於ΟΝΟ結構，已經作了各種嘗試，試圖使 用簡單方法發展可呈現延長資料保持時間、高製程速度與 低驅動電壓之非揮發性記憶體半導體裝置。 【發明內容】 依據本發明之一觀點，用於製造非揮發性記憶體裝置 之方法包含於半導體基板上形成由金屬矽酸鹽層組成之電 荷穿隧層。於該電荷穿隧層上形成電荷陷捕層。於該電荷 陷捕層上形成電荷阻擋層。於該電荷阻擋層形成一閘層。 電荷穿隧層之形成可包含於半導體基板之表面上吸附 一矽源。引入金屬源於此吸附之矽源上，以形成金屬矽化 物層。此金屬矽化物層經由氧化源的引入而受到氧化。 該矽源可包含矽烷氣體或矽醇氣體。 爲讓該金屬矽化物層由非結晶矽化給（HfSiχ)組成，該 金屬源可包含鈴源。 於半導體基板上形成電荷穿隧層可包含於半導體基板 之表面上吸附矽源。金屬源被引入此吸附之矽源上，以形 200843042 成金屬矽化物層。該金屬矽化物層經由含有氧氣與氮氣之 氧化-硝化源而受到氧化-硝化，以形成含氮之金屬矽酸鹽 層。 該電荷陷捕層可由氮氧化給（HfCKNO層或矽酸紿 (HfSixOy)層組成，每一層均具有高於金屬矽酸鹽層之介電 常數的介電常數。 該電荷阻擋層可由氧化給組成。 該電荷阻擋層可由氧化鉻（ZrO〇，氧化鈦（TiCh)，氧化 f 鉅（Ta2〇〇，氧化鋁（Al2〇3)，氧化鉋（Ce〇2)，氧化鑭（La2Ch)， 氧化鎢（W00或氧化釔（γ2〇3)所組成。 該矽酸飴層可具有5nm或較小的厚度。 該氧化源可包含一包含氧氣（0〇或水（H2〇)之含氧氣 體，且該含氧氣體可於激發電漿狀態中引入至金屬矽化物 • 層上。 • 於半導體基板上形成矽酸給層可包含於半導體基板之 表面上吸附一矽源。一給源被引入至此吸附之矽源上，以 # 形成矽化紿（HfSh)層。此矽化給層於電漿狀態中經由氧化- i 硝化源之引入而受到氧化-硝化，以形成含氮之矽酸給 (HfSix〇yNz)層。 該氧化-硝化源可包含一氧化氮（NO)或一氧化二氮 (N2〇)氣體。 該氮氧化給（Hf〇xN〇層可藉由吸附一給源至金屬矽酸 鹽層上，並使此吸附給源經由氧化-硝化源之引入而受到氧 化-硝化來形成。 該氮氧化給（Hf〇xNy)層之形成可在給源之吸附之前，讓 200843042 金屬矽酸鹽層於電漿狀態中經由硝化源之引入接受到硝化 表面處理來完成。 該氧化-硝化源可包含氧氣與氮氣之混合氣體，一氧化 二氮（N2〇)，或氨氣（NH3)與一氧化二氮（N2〇)之混合氣體。 此氧化-硝化源可於激發電漿狀態中被引入。 紿源之吸附與氧化-硝化源之引入可被重覆以增加氮 氧化給（HfOxNy)層之厚度到期望等級。 該氮氧化給（HfCKNy)層可於電槳狀態中藉由引入氧氣 / (〇2)，臭氣（〇3)、氮氣（N2)、氨氣（NH3)、肼（N2H2)或其之組 合而受到隨後之電漿處理。 該氮氧化給（HfCKNy)層之形成可經由給源與氧化-硝化 源之引入，於金屬矽酸鹽層上藉由引起氮氧化紿之吸附而 完成。 於電荷陷捕層上形成之該電荷阻擋層可包含於氮氧化 鈴層上吸附一給源，及經由氧化源之引入而使該吸附之給 源氧化，以形成一氧化鈴層。 I 給源之吸附與氧化源之引入可被重覆。在重覆之後， 此氧化給層可受到氧氣電漿處理，以控制氧化給層之組成 比例。 依據本發明之另一觀點，用於製造非揮發性記憶體裝 置之方法包含於半導體基板上形成由含氮之矽酸給層所組 成之電荷穿隧層。於此電荷穿隧層上形成由氮氧化給 (Hf〇xNy)層所組成之電荷陷捕層。於此電荷陷捕層上形成電 荷阻擋層。於此電荷阻擋層上形成一閘層。 該含氮之矽酸給層之形成可包含於半導體基板之表面 200843042 上吸附一矽源。引入一給源至此吸附矽源上以形成矽化給 (HfSix)層。此矽化給層經由氧化-硝化源之引入而受到氧化 -硝化處理。 該給源可包含四（二乙基胺基）給（TDEAH， Hf-(N(C2H5)2)4)或四（乙基甲基胺基）給（TEMAH ， Hf[N(CH3)C2H5]4)。 依據本發明之另一觀點，用於製造非揮發性記憶體裝 置之方法包含於半導體基板上形成一由第一矽酸給 f 所組成之電荷穿隧層。於此電荷穿隧層上形 成電荷陷捕層，致使此電荷陷捕層由具有比電荷穿隧層之 介電常數還高的介電常數之第二矽酸給（HfSU2〇y2)層組 成。於此電荷陷捕層上形成電荷阻擋層。於此電荷阻擋層 上形成閘層。 該矽酸給層可藉由吸附一矽源，引入一給源於此吸附 之矽源上以形成矽化給層，及於電漿狀態中經由引入氧化 源氧化此矽化給而形成。當此矽與氧化源被引入時，腔室 (. 壓力與電漿產生電力可被改變，致使該第一矽酸給 (HfSixiOyO具有 xoy!之組成範圍，且使該第二矽酸給 (HfSix2〇y2)具有x2<y2之組成範圍。 矽源之吸附，給源之引入，及氧化源之引入可被重覆。 依據本發明之另一觀點，非揮發性記憶體裝置包含一 形成於半導體基板上之電荷穿縫層。此電荷穿縫層係由金 屬矽酸鹽層組成。於此電荷穿縫層上形成電荷陷捕層。此 電荷陷捕層係由金屬氮氧化物層組成。於此電荷陷捕層上 形成電荷阻擋層。此電荷阻擋層係由金屬氧化物層組成。 -10- 200843042 於該電荷阻擋層上形成閘層。 該金屬矽酸鹽層可包含一矽酸紿（HfSix〇y)層且金屬氮 氧化物層可包含一氮氧化給（HfOxNy)層。該金屬砂酸鹽層除 了矽酸給（HfSix〇y)外，還可包含含氮之矽酸給（HfSix〇yNz)。 此金屬矽酸鹽層可包含含氮之矽酸給。 依據本發明之再另一觀點，非揮發性記憶體裝置包含 於半導體基板上形成之電荷穿隧層。此電荷穿縫層係由第 一矽酸給（HfSixAyO層組成。於此電荷穿縫層上形成電荷 f 陷捕層。此電荷陷捕層係由具有比電荷穿隨層之介電常數 還高的介電常數之第二矽酸給（HfSix2〇y2)層組成。於此電 荷陷捕層上形成電荷阻擋層。於該電荷阻擋層上形成閘層。 該第一矽酸給（HfSixiOyi)可具有Xl>yi之組成範圍，且 該第二矽酸給（HfSix2〇y2)可具有X2<y2之組成範圍。 在某一觀點中，本發明係提出一種可呈現延長資料保 持時間、高製程速度改善可靠度之非揮發性記憶體半導體 裝置。 & 【實施方式】 依照本發明之一個實施例，非揮發性記憶體裝置及製 造此裝置之方法應用一具有由三個高介電層組成之電荷陷 捕結構。此電荷陷捕結構係由電荷穿隧層、電荷陷捕層及 阻擋層組成，以防止於矽基板之表面上矽氧化層的形成。 該三層的構成可視沉積溫度變化與組成比例而改變， 以提供此組成層具有不同的介電常數。因此，於該等層間 發生能階帶的差異。此外，一電荷陷捕可經由能量井結構 而產生。 -11- 200843042 因此’可防止等效氧化薄膜之厚度不爲期望的增加， 其是藉由該薄膜係於矽半導體基板與電荷穿隧層間的界面 上形成矽氧化薄膜而導致。經由改變介電薄膜之組成與沈 積溫度，可最佳化不同裝置之電氣特性。 第1到1 2圖爲剖面圖說明依照本發明之一個實施例的 非揮發性記憶體裝置及製造此裝置之方法。 參照第1圖，半導體基板1 1 0受到表面清潔與乾燥。 例如，矽半導體基板之表面使用RCA濕式清潔方法予以清 f 潔。該RCA濕式清潔係使用由純水（H2O)、29%的氫氧化銨 (NH4〇H)水溶液及30%過氧化氫（H2〇〇水溶液以約5:1:1的 比例組成之清潔溶液於約7(^(:到8(^0經歷約5分鐘來實 施。此所得到之半導體基板1 1 0使用去離子水沖洗與氮氣 (N2)乾燥。在表面清潔與乾燥之前，可於半導體基板110 上形成一元件隔離結構之製程（例如，淺溝隔離；STI)。 參照第2圖，於半導體基板110上形成矽源吸附層 121。此矽源吸附層121作用爲供應矽（Si)原子至穿隧層之 & 源層，並作爲氧化阻擋層，以防止於半導體基板下之表面 上引起之矽氧化。該矽源吸附層1 2 1藉由抑制或防止氧化 氣體滲入至半導體基板110之表面上，阻擋半導體基板下 之表面的不是所期望氧化，其中該氧化氣體涉及在穿隧層 之形成中之氧化衍生出者。 該矽源吸附層1 2 1之形成係藉由引入一矽源於半導體 基板1 1 0之表面上並引起矽源上的吸附而實行。例如，如 矽烷氣體（例如，SiH4或ShH6)之含矽氣體被引入至半導體 基板1 1 0之表面上，使該矽烷氣體以化學方式被吸附於其 -12- 200843042 上。 由於矽烷氣體之有效吸附量取決於半導體基板1 1 0到 矽源之曝露時間與設置半導體基板110之處理腔室之壓力 而變化，故可控制含有矽源吸附層1 2 1之氧化阻擋層之厚 度。當考慮於形成該穿隧層氧化氣體之滲透深度時，該矽 源吸附層1 2 1之形成製程可被控制。例如，當考量氧氣之 擴散深度時，可控制曝光時間與壓力情況以形成該矽源吸 附層1 2 1。因此，該矽源吸附層1 2 1之厚度可被調整至所期 f 望的等級，致使矽源吸附層1 2 1有效地防止氧氣的擴散。 該矽源吸附層1 2 1於涉及穿隧層之形成的氧化反應期間， 抑制呈現於半導體基板1 1 0之表面上所引起之不是所期望 的矽氧化。當由於氧化反應矽氧化薄膜於半導體基板11 0 之表面上形成時，等效氧化薄膜之厚度可能會非預期地增 加。當氧化飴（HfOO藉由原子層沉積（ALD)在500%於Si基 板100上沉積約132A的厚度時，可由穿透式電子顯微鏡 (TEM)之分析來確認，具有約23A的厚度之非結晶矽氧化層 γ 形成於Si基板100上。該非結晶矽氧化層之形成導致等效 氧化薄膜之厚度的增加，並導致SONOS記憶體裝置特性的 惡化。 在本發明之一實施例中，誘導該矽源吸附層1 2 1於半 導體基板1 1 0之表面上係於穿隧層形成之前實行。因此， 矽源吸附層1 2 1之氧化阻擋功能能防止半導體基板11 0下 之表面上氧化。此外，藉由防止在穿隧層與半導體基板110 之表面間的界面上非結晶矽氧化層之形成，可避免等效氧 化薄膜之厚度的增加。 -13- 200843042 參照第3圖，含有金屬之源（例如，鉛源）係被引至矽 源吸附層（如第2圖中元件符號”121”所示）上，以引起此含 有金屬之源與矽源吸附層1 2 1之矽源反應。因此，矽化給 層1 23係於半導體基板1 1 0之表面上形成。該給源可爲例 如，四（二乙基胺基）鈴（TDEAH， Hf-(N(C2H5)2)〇或由
Hf-N-R(其中R爲烷烴、烯屬烴或炔屬烴）之化學結構所表 示之給氮化物化合物。適合鈴源之其它例子包含碘化給 (HfL·)、氯化給（HfCh)、硝酸鈴（Hf(N〇3)4)、特丁基氧給 f (Hf(〇C4H9)4)， 及四（乙基甲基胺基）給（TEMAH ， '1
Hf[N(CH3)C2H5]4)。 沈積溫度係取決於給源之種類。該給源之引入可於約 700°C或小於700^的沈積溫度實行，及較佳地，於約500°C 或小於500°C，以引起矽化鈴之反應。TDEAH係較佳地用 以作爲給源，因爲其可於300%到60(^(:沈積並在80°C與 ITorr上變得易揮發。 參照第4圖，該矽化給層（如第3圖中之元件符號”123” < 所示）係由在鈴源與矽源之間的反應而產生之比較不穩定 i 的非結晶薄膜所組成。引入氧化源至該矽化給層1 23上以 形成矽酸給（HfSi〇x(xS 4))層125。氧化源，亦即，”含氧氣 體”，可包含氧氣（〇2)或水（H2〇)。該氧化源可於電漿狀態中 被引入。使用一遠端電漿方法來實行電漿激發以防止電漿 損害薄膜。該含氧氣體引起矽化給層123的氧化，以形成 矽酸給層125。 在考量含氧氣體或氧氣擴散深度時可形成該矽酸給層 1 25。更特別地，在經由含氧氣體與該不穩定非結晶矽化給 -14- 200843042 層123之反應而形成矽酸給層125之期間，由於氧氣滲透 或擴散的深度，該矽酸給層125可形成至約5nm的厚度。 該厚度取決於在氣體或電漿狀態下氧元素或殘留其擴散至 非結晶材料中與滲透於其中的臨界厚度。 在矽酸鈴層125之形成期間，在給源之後接著引入含 氧氣體可有效地防止在半導體基板110下之表面上的不爲 期望的氧化。此係因爲氧氣擴散速度被具有包含於矽酸給 中之矽與氧共價鍵所降低。 / 爲更有效地降低氧擴散速率，該含氧氣體可更包含氮 氣。例如，使用一氧化氮（NO)或一氧化二氮（N2〇)氣體作爲 含氧氣體。或者，NO或N2〇氣體同時或分開額外地引入該 含氧氣體中，致使氮氣倂入矽酸給層1 25中。 該矽酸鈴層125大體上可由含氮之矽酸給（HfSix〇yNz) 組成或可由含氮之矽酸鈴層來形成。包含於矽酸給（HfSi〇2) 中之氧化飴（HfO〇具有沒有包括開放晶格（open lattice)之 晶格結構。然而，加入氮氣致使在矽酸給（HfSiOO之晶格結 構中氧氣之網絡擴散的降低。因此，氧氣的擴散會被有效 地抑制，並且可防止或降低在矽酸給層1 25與半導體基板 11 0之表面間的界面上形成由非期望的氧化所形成的氧化 矽（Si〇2)。 在給源之後接著引入含氧氣體有效的增強矽酸給之非 結晶轉變。此係因爲該含氧氣體係沈積在包含於矽源吸附 層（第2圖中元件符號” 1 2 1”所示）中之非結晶氫化矽上，其 中該矽源吸附層係形成於半導體基板1 1 0下之表面上。 該矽酸給層125之能帶隙與介電常數（K)係取決包含於 -15- 200843042 其中之矽原子之濃度而改變。換言之，藉由控制矽原子之 濃度，該矽酸給層1 25之介電常數可被調整至所需求等級。 當再引入氮原子時，矽酸給層125之能帶隙與介電常數可 依據氮原子之濃度可被控制。 較佳地，該矽酸給層1 25具有約9到1 2的介電常數， 致使其可用來作爲非揮發性記憶體裝置之穿隧層。爲調整 該矽酸給層125之介電常數所需求等級，該矽酸給層125 又使用矽源（例如，矽烷氣體）表面處理。較佳地，該表面 處理係使用由電漿狀態激發之矽源來實行。此以矽源之表 面處理係藉由約800°C到lOOC^C執行15分鐘之乾製程來實 行。因爲在該矽酸給層1 25之矽濃度增加，相較於氧化給 (Hf0〇層，該矽酸紿層125確保一強健非結晶傾向，一低的 介電常數，優越的熱穩定度與低洩漏。 矽源的引入與給源的引入，分別參照第2與3圖之說 明，其可被重覆執行。其它源，例如，如第三-丁基乙烷矽 醇（t-ButMe2Si〇H)之矽醇源可被用來取代矽醇。因此，可容 易地控制矽的濃度。 參照第5圖，於該矽酸給層1 25上形成電荷陷捕層。 更特別地，於此矽酸給層1 2〗之表面上執行硝化處理以更 有效地改善熱穩定度與電流洩漏特性。例如，該矽酸給層 125之硝化表面處理藉由使用氮氣（N2)、氨氣（NH3)或氮的氣 體等之電漿處理或直接曝露於肼（N2H2)而實行之。 參照第6圖，鈴源吸附層1 3 1係於所得之矽酸鈴層1 25 上形成。例如，如TDEAH或Hf(〇SiBuMe2)4(Et2NH)之含氮 給源於氣體狀態下被引入至矽酸給層125上，以於其表面 -16- 200843042 上吸附預定量之給源。 參照第7圖，該給源吸附層1 3 1經由氧化-硝化源之引 入而受到氧化-硝化，以形成氮氧化給（HfCKNO層133。該氧 化-硝化源之引入所引起之給源吸附層131的氧化-硝化係 使用氧氣與氮氣之混合氣體、一氧化二氮（N2〇)或氨氣（NH3) 與（N2〇)之混合氣體來實行。此氧化-硝化源可在電漿狀態中 引入。電漿之引入可藉由遠端電漿方法實行。藉由控制氧 化-硝化源之引入時間與流動量，該氮氧化給（HfCKNy)層133 f ' 之厚度可被調整至所需求的等級。 % . 當沒有包含氮氣之HfL·用來作爲給源時，則沉積可藉 由HfL·與如氨氣（NH3)與氧氣（〇2)之混合氣體、氮氣（N〇與 氧氣（〇2)之混合氣體、一氧化氮（NO)或一氧化二氮（N〇2)之 氧化氮化物氣體直接反應而引起。或者，該氧化氮化物氣 體被激發至電漿狀態以與吸附之給源反應。此外，當（二（第 三-丁基氨基）矽烷）（BTBAS ; C8H22N2Si)被用作氮氣源時， 於氮氧化給中會產生更多缺陷部位。因此，相較於應用至 ^ 〇N〇結構之矽氮化物層，該氮氧化給（Hf〇xNy)層133具有寬 的臨界電壓窗口。 參照第8圖，另一個氮氧化給（HfCKNy)層（如第7圖中 元件符號’133’所示）係藉由重覆形成氮氧化給（Hf〇xNy)層 之製程，亦即，給源吸附層（如第6圖中元件符號’ 1 3 Γ所示） 與氧化-硝化源之反應，而於導致之結構上沈積。因此，作 爲電荷陷捕層之該氮氧化紿（HfCKNO層135係於矽酸鈴層 1 25上形成，致使其具有增加至所需求等級之厚度。 在該氮氧化給（Hf〇xNy)層135之形成後，更執行後處 -17- 200843042 理以控制氮氧化給⑺⑴…乃層135之組成。例如，氮氧化給 (Hf〇xN〇層135於不同於沈積溫度的溫度上受到電漿處 理。藉由電漿激發氧氣或臭氣氣體而實行表面處理。或者， 可使用氮氣或氨氣、肼（N2H2)氣體，或氧氣與氮氣之混合氣 體’以取代氧氣或臭氣氣體。 在該氮氧化給（HfCKNO層135中氧氣與氮氣之組成比 例可藉由控制氧氣與氮氣之氣體比例而調整至所需求的等 級。當氮氧化給藉由加入氮氣至氧化給而形成時，能帶隙 f 中的變化也可依據氮氣濃度而實現。該氮氧化給（Hf0xNy) 層135可被形成，致使其具有約13到16之介電常數。此 外，相較於熔爐加熱，電漿表面處理需要低溫環境。故， 在控制組成時，該氮氧化給（HfCKNy)層135不爲期望的結晶 可被避免。因此，可有效地確保洩漏電流特性與穩定度的 改善。 參照第9圖，電荷阻擋層形成於氮氧化給（HfOxNy)層之 電荷陷捕層上。此電荷阻擋層防止陷捕至電荷陷捕層上的 電荷流入閘極。此電荷阻擋層可爲高介電材料組成。適合 的高介電材料之範例包含氧化锆（Zr〇2)，氧化鈦（Ti〇2)，氧 化鉬（Ta2〇5)，氧化鋁（Al2〇3)，氧化鉋（Ce〇2)，氧化鑭 (LhCh)，氧化鎢（WCh)，及氧化釔（γ2〇3)。 考量氮氧化給（HfOxNy)層135係用作電荷陷捕層之事 實，該阻擋層較佳地由氧化給組成。當該電荷阻擋層包含 氧化給（Hf00時，電荷陷捕結構係於非揮發性記憶體裝置之 電晶體中的閘極與半導體基板1 1 〇之間形成，致使其具有 包含由一個或多個相同元素組成之複數層之堆疊。由於執 -18- 200843042 行含有相同元素之沈積層的製程，故可簡化整個堆疊層之 沈積製程，且，更特別地，可利用單件設備而連續的處理。 因此，可實現製造成本的降低。 給吸附層151藉由引入給源而於氮氧化給（Hf〇xNy)層 1 3 5上形成。此給吸附層1 5 1的形成係藉由引入一源（例如， TDEAH或Hf 14)而實行，其可在相對低溫下沈積至該氮氧化 給（Hf〇xNy)層135上，並引起其上源的吸附。該給源之吸附 或引入時間與腔室壓力係取決於給吸附層1 5 1之理想厚度 f · 而被控制。 參照第1 0圖，氧化源係被引入至給吸附層1 5 1上，以 於其中引起氧化。該紿吸附層151之氧化係藉由引入氧氣 或臭氣作爲氧化源於給吸附層1 5 1之表面上一預定時間而 實行。當該給吸附層151具有一不適合的厚度時，一連串 的吸附與氧化製程可重覆執行，以形成具有理想厚度之氧 化鈴層155。此氧化飴層155使用氧化源（例如，氧氣或含 氧之氣體）而受到電漿處理，以控制包含於氧化給層1 55中 # 之氧化給的組成。氧氣電漿處理能使氧化給之組成至裝置
U 所需材料之等級。例如，該氧化給層1 55之介電常數可被 調整至約17到20。Hfx〇y之X與Y具有非化學計量値。更 特別地，X可被調整至約0_75到1.5且y可被調整至1.5到 3.0。該氧氣電漿處理旨在利用介電常數與沈積溫度與組成 的相依性增加/減少氧化鈴之介電常數，因而確保所需適當 的介電常數，以改善裝置特性。 當使用化學氣相沈積（CVD)沈積氧化給時，氧化給層之 介電常數於約3 00°C或大於30(^0之沈積溫度，從約10.5 -19- 200843042 增加至17.2或大於17.2。當使用原子層沈積（ALD)沈積氧 化給時，該氧化鈴層具有一介電常數，其比得上較低溫CVD 之情況。例如，使用ALD確保在約225°C到50〇π之沉積 溫度下約0.075±0.007nm/cycle之沈積比例。該CVD之使用 確保在約300%到700°C之沉積溫度下約0.5到90 nm/min 之沈積比例。 電漿處理經由一控制組成促使沈積薄膜之介電常數穩 定實現。相較於熔爐熱處理，此電漿處理因爲其可在低溫 r 上實行，故爲有效的。另一方面，氧化給可於較低溫藉由 激發電漿反應物而結晶。當需要更準確控制氧化給層155 之組成及厚度時，該氧化給層1 55形成至最小厚度可確保 連續的、未分開的薄膜並受到電漿處理。於包括在一連串 的吸附與氧化之重覆沉積間的間隔中，引入電漿處理，藉 以能更準確地控制氧化鈴層1 55之組成。此外，在該氧化 鈴層155之介電常數中的不均勻變化可能由電漿損害所引 起。爲了降低電漿損害，該電漿處理可較佳地使用遠端電 , 漿以較低電漿產生功率作爲一電漿源。 參照第1 1圖，非揮發性記憶體電晶體之閘層1 70係於 作爲電荷阻擋層之氧化鈴層155上形成。此閘層170可爲 一可傳導之多晶矽層或由如鎢（W)等金屬所組成之金屬層。 參照第12圖，該閘層170、在下面的氧化給層155、 該氮氧化給層135、及矽酸給層125係使用微影與蝕刻製程 圖案化。因此，閘17 1與電荷陷捕堆疊1 60係於半導體基 板110上形成。一源極區141與汲極區143係於半導體基 板1 1 0之曝光區上形成，以實現非揮發性記憶體裝置之記 -20- 200843042 憶格電晶體結構。 類似於光能帶隙與介電常數的變化取決於矽酸給中之 矽（Si)的濃度，當氮氧化給藉由將氮氣加至氧化給而形成 時，該光能帶隙與介電常數也可取決於氮（N)之濃度而改 變。因此，當組成該電荷陷捕堆疊160之三層具有不同的 組成與組成比例時，能量井可於該等層間產生。爲防止此 現象，在沈積至一預定厚度之後，於每一形成電荷陷捕堆 疊160之構成層的製程中，使用氧氣、氮氣或其化合物之 # 電漿處理於電荷陷捕堆疊160上重覆執行。因此，藉由調 I . 整構成層組成與組成比例至期望的等級，構成層之能帶隙 可被適當地控制。因此，藉由補償電荷陷捕堆疊之構成層 間的能帶隙中的差異，記憶體裝置可確保最佳化電特性。 當該氮氧化給層之形成使用含氮之給源（例如，TDEAH) 而實行時，相對高的汽化壓力可在相對低溫上得到，因而 有效地引起低溫反應。一氧化亞氮或氧氣可用以氧化。當 使用有機化學氣相沉積（MOCVD)時，該沉積係在約300°C ^ 到410%與約2Torr之情況下實行。由於TDEAH在約95°C 氣化，乾氨（He)可於約0.03到0.06ml/min之流動率而被引 入作爲載送氣體。雖然MOCVD使用N2〇或〇2作爲氧化源 而執行，但沈積氮氧化給之構成並不全取決於氧化劑、n2〇 或〇2。當使用氧氣作爲氧化劑時，氮氧化給具有大體上等 效於當使用N 2 0作爲氧化劑時之氮氣濃度。其可解釋， TDEAH之氮（N)係存在作爲薄膜中的雜質，而非藉由此反應 將N2〇之氮（N)倂入薄膜中。 如MOCVD或ALD之熱能量相依方法難以試圖調整該 -21 - 200843042 薄膜之組成以適用於低溫情況中。依照本發明之一個實施 例，一主要反應物係於結果結構上被吸附至預定厚度，及 一不同的電漿源處理在不同的壓力與時間情況下於其上執 行。因此，氮氧化給之組成可以較廣的範圍得到。換言之， 在氮氧化給或矽酸飴中之氮含量可被試圖藉由不同的氮化 物電漿處理而控制。因此，氮氧化給層或矽酸給（或含氮之 矽酸給）層之介電常數可被調整至一理想等級。 可參照第1 2圖所示，依照本發明之一個實施例的該非 揮發性記憶體裝置之電荷陷捕堆疊包含作爲穿隧層之矽酸 給層125。此矽酸鈴層125可典型地由一化學式子”HfSix〇y” 表示。參照第2圖中所示，當使用另一金屬氧化薄膜作爲 穿隧層而取代矽酸給層125時，可應用於給源之引入之前 沈積矽源吸附層1 2 1之製程。因此，可防止不希望的等效 氧化薄膜之厚度的變化。當含氮之矽酸給（HfSix〇yNz)層藉 由加入氮至矽酸鉛層1 25而形成時，更可有效地防止不希 望的厚度的變化。 第1 3到1 6圖爲依照本發明之另一實施例之剖面圖， 說明一非揮發性記憶體裝置與製造此裝置之方法。 參照第1 3圖，一矽半導體基板2 1 0受到表面清潔與乾 燥。矽源吸附層係形成於矽半導體基板2 1 0上。該矽源吸 附層之形成係藉由引入例如矽烷氣體（如SiHU或Si2H6)，或 第三-丁基乙烷矽醇（t-ButMe2Si〇H)之矽源，於矽半導體基 板之表面上，而於此表面上引起矽源之化學吸附來實行。 由於矽源之有效吸附量取決於半導體基板2 1 0至矽源之曝 光時間及設置於半導體基板210之處理腔室之壓力而改 -22- 200843042 變，故包含矽源吸附層1 2 1之氧化阻擋層的厚度可被控制。 此外，相對於該穿隧層，矽之組成比例可藉由改變矽源之 吸附量而控制。 引入紿（Hf)源至矽源吸附層上以引起該鈴（Hf)源與矽 源吸附層之矽源的反應。因此，產生矽化給。可使用四（二 乙基胺基）紿（TDEAH， Hf-(N(C2H5)2)〇或HfL·作爲給源。 藉由引入氧化源於相對不穩定之非結晶矽化鈴上形成由第 一矽酸給（HfSiXl〇yi)所組成之穿隧層225，其中該非結晶矽 ^ 化飴藉由在鈴源與矽源間的反應而產生。該氧化源，亦即，” 含氧氣體”，可包含〇2或H2〇。該氧化源可在電漿狀態中被 引入。含氧氣體之其它範例可包含一氧化氮（NO)或一氧化 二氮（N2〇)氣體。或者，除了該含氧氣體以外，還可同時或 分開引入NO或N2O氣體。 該引入矽源與引入給源之步驟可被重覆執行。使用於 每一步驟中之矽源可爲不同的。因此，穿隧層225中之矽 濃度可被輕易地控制。 參照第14圖，由第二矽酸給（1^3丨12(^2)層所組成之電 荷陷捕層係形成於該穿隧層225上。該電荷陷捕層23 5係 以相同於形成該穿隧層2 2 5之方式形成。更特別地，電荷 陷捕層2 3 5之形成係藉由隨後弔入一政源、鈴源與氧化源 而實行。這些引入製程可被重覆執行以調整電荷陷捕層235 之要求與組成比例至所需求等級。藉由控制每一製程中來 源引入時間與壓力，該第二矽酸給（HfSix2〇y2)之組成比例 被調整爲不同於第一砂酸給（HfSi^Oy 之組成比例。組成 比例中的改變提供由第二矽酸給（HfSix2〇y2)所組成之該 -23- 200843042 電荷陷捕層23 5具有介電常數高於穿隧層225之介電常 數，其中該穿隧層225係由該第一矽酸給（HfSixiOy!)組成。 該電荷陷捕層225陷捕電荷。第一矽酸給（HfSi^Oyd 之源引入情況（例如，時間，壓力）與沈積情況（例如，溫度） 係可被控制，致使該第一矽酸給（HfSixAyO具有Xi>yi之組 成範圍。該第二矽酸給（HfSix2〇y〇之沈積情況可被控制， 致使該第二矽酸給（HfSiX2〇y2)具有x2<y2之組成範圍。氧化 給具有一介電常數，高於矽酸鈴之介電常數。因此，矽酸 # 給可較佳地被形成，使得其於恆定給濃度中，具有依據矽 之濃度的降低的介電常數。形成該穿隧層225使得其具有 約9到12之介電常數。形成該電荷陷捕層23 5使得其具有 約1 3到1 6之介電常數。 爲了電荷陷捕層225之穩定性，該電荷陷捕層225更 可於其沈積之前或之後受到硝化表面處理。 參照第15圖，於該電荷陷捕層235上形成電荷阻擋層 255。該電荷阻擋層255防止陷捕於電荷陷捕層235上之電 I 荷流入閘極。該電荷阻擋層25 5可由高介電材料組成。然 而，其可較佳的使用氧化給（Hf〇2)而非高介雩材料。 當該電荷阻擋層包含氧化給（HfO〇時，電荷陷捕結構係 於非揮發性記憶體裝置之電晶體中之閘極與半導體基板 2 1 0之間形成，致使其具有含有由一個或多個相同構件組成 之複數層的堆疊結構。由於執行用於堆疊包含相同構件之 層的製程，故可簡化用以堆疊該層之整個沈積製程，且， 特別地，可於單件設備中利用連續製程。.因此，可實現降 低製造成本。 -24- 200843042 給吸附層藉由引入給源而於氮氧化給（HfCKNy)層235 上形成。該給吸附層係藉由引入氧化源予以氧化，以形成 氧化給層。當此氧化給層25 5具有不足的厚度時，一連串 的吸附與氧化製程係被重覆執行，以調整氧化給層25 5之 厚度至所需求的等級，並利用此氧化給層255作爲一阻擋 層255。該阻擋層255之介電常數係被調整至約17至20。 Hf〇xNy之X與Y具有非化學計量値。更特別地，X可被調 整至約0.7 5到1.5，及y係被調整至約1.5到3.0。利用介 電常數對沈積溫度與組成之相依性，經由增加/減少氧化給 之介電常數，可引入氧氣電漿處理以確保所要求之介電常 數以改良裝置之特性。 參照第1 6圖，一非揮發性記憶體電晶體之閘層係形成 於該阻擋層255上。該閘層271使用微影與蝕刻製程製成 圖案。因此，閘極271與電荷陷捕堆疊260形成於半導體 基板210上。一源極區241與汲極區243係於半導體基板 1 1 0之曝露區上形成，以實現非揮發性記憶體裝置之記憶格 電晶體結構。 如前面清楚所述，依照本發明，非揮發性記憶體裝置 與製造此裝置之方法防止經由具有三個高介電層組成之堆 疊的電荷陷捕結構之引入，於矽基板之表面上形成矽氧化 層。該等層係由不同組成物形成，因而易於實現改善電特 性。該等層係依據沈積溫度與組成比之變化而堆疊，以不 同的介電常數提供高介電層。因此，於該等層之間發生能 帶隙差異。因此，經由能井結構之形成產生電荷陷捕。穿 隧層、電荷陷捕層及阻擋層所組成之電荷陷捕堆疊可於單 -25- 200843042 件設備中透過連續製程形成。因此，可實現高製造效率， 低製造成本及高製造設備效率。 此外，本發明之方法在高介電層之沈積後，經由電漿 處理之引入，涵蓋一廣泛的薄膜組成比例之控制範圍。相 較於高溫熱處理，電漿處理係於低溫下實現組成控制與穩 定度，藉以確保高製程邊限。換言之，在主要反應物之吸 附後，薄膜之組成可藉由電漿源與基板溫度中的變化而控 制。此外，由於啓動電漿，高介電層可在減少的溫度下結 f 晶，因而防止起因於快速結晶化之堆疊層間的界面上因熱 膨脤係數的差異而導致的破裂缺陷，其中該結晶係關於隨 後高溫度熱處理。因此，導致洩漏電流之因素可被排除。 此外，半導體基板上不期望的氧化層的形成可經由引 入非結晶矽酸給層至電荷陷捕結構中而避免掉。從記憶體 電晶體裝置之閘極產生的載子係呈現在具有幾奈米（nm)厚 度之穿隧層中。因此，較佳地，該穿隧層經由其界面上缺 陷與不平處的最小化而呈現較佳的電特性。依照本發明之 ^ 實施例，爲了高品質界面之實現，使用一非結晶矽酸紿層 以防止界面缺陷。藉由使用不同的電漿處理而加入氮氣至 此非結晶矽酸鉛層，此層之介電常數可依據不用形成新相 位之組成中的變化而控制。 使用電漿處理於化合物之形成中可利用一低氧局部壓 力與沈積溫度，因而可改善介電崩潰特性。此外，非結晶 矽酸耠依據特定晶粒方向排除介電極化，因而避免導致介 電極化之載子分散。因此，非揮發性記憶體裝置之操作特 性可更穩定地實現。 -26- 200843042 雖然本發明之較佳實施例已詳細說明目的，但那些所 屬技術領域中具有通常知識者將可察知各種不同修改、附 加與替換均爲可行的，而仍不脫離隨附申請專利範圍中所 界定之本發明的範圍與精神。 【圖式簡單說明】 第1到1 2圖爲依照本發明之一個實施例之剖面示意 圖，說明非揮發性記憶體裝置及製造此裝置之方法；及 第13到16圖爲依照本發明之另一實施例之剖面示意 圖，說明非揮發性記憶體裝置及製造此裝置之方法。 【主要元件符號說明】 100 Si 基 板 110、 210 半 導 體 基 板 121 矽 源 吸 附 層 123 矽 化 給 暦 125 矽 酸 給 層 131 給 源 吸 附 層 133 > 135 氮 氧 化 給 層 141、 241 源 極 區 143、 243 汲 極 區 151 給 吸 附 層 155 氧 化 鈴 層 160、 260 電 荷 陷 捕 堆疊 170、 271 閘 層 171 閘 225、 ‘255 穿 隧 層 235 電 荷 陷 捕 層 Vt 臨 界 電 壓 -27-

Claims (1)

  1. 200843042 十、申請專利範圍： 1 · 一種製造非揮發性記憶體裝置之方法，此方法包含： 於半導體基板上方形成含有金屬矽酸鹽層之穿隧層； 於該穿隧層上方形成電荷陷捕層； 於該電荷陷捕層上方形成阻擋層；及 於該阻擋層上方形成閘極。 2.如申請專利範圍第1項之方法，其中該形成穿隧層包含： 在半導體基板之表面上吸附矽源； , 供應金屬源至該吸附矽源之一層上以形成金屬矽化物 層；及 於該金屬矽化物層上供應氧化源予以氧化，以形成金屬 石夕酸鹽層。 3 ·如申請專利範圍第2項之方法，其中該矽源包含矽烷氣 體或矽醇氣體。 4 ·如申請專利範圍第2項之方法，其中該金屬矽化層包含 非結晶矽化給（HfSh)，該金屬矽酸鹽層包含矽酸給 (HfSix〇y)，及該金屬源包含給源。 (:: 5 ·如申請專利範圍第4項之方法，其中該矽酸給層係形成 至約5 m m或小於5 m m之厚度。 6.如申請專利範圍第2項之方法，其中該氧化源係供應作 爲從含氧氣體所激發之電漿，其中該含氧氣體係從氧氣 (〇0與水蒸汽（H2〇）所組成之群組中選擇。 7 ·如申請專利範圍第1項之方法，其中該形成穿隧層包含： 吸附矽源於半導體基板之表面上； 供應金屬源於一層該吸附矽源上以形成金屬矽化物層； -28- 200843042 及 供應含有氧氣與氮氣之氧化-硝化源於該金屬矽化物層 上，以氧化及硝化形成含有氮之金屬矽酸鹽。 8. 如申請專利範圍第1項之方法，其中該形成穿隧層包含： 吸附矽源於半導體基板之表面上； 供應給源於一層該吸附矽源上以形成矽化給（HfSh)層； 及 於電漿狀態中供應一含有氧氣與氮氣之氧化-硝化源於 f 該矽化給層上，以氧化及硝化形成一含氮之矽酸給 (HfSixOvNz)層。 9. 如申請專利範圍第8項之方法，其中該氧化-硝化源包含 從由一氧化氮（NO)氣體與一氧化二氮（N2〇)氣體所組成 之群組中選一種。 1 0.如申請專利範圍第1項之方法，其中該電荷陷捕層包含 氮氧化給（HfCKNy)層或矽酸紿（HfSixOy)層，每一層均具有 高於金屬矽酸鹽層之介電常數。 1 1.如申請專利範圍第1 0項之方法，其中該氮氧化給 ί · (HfOxNy)層係藉由吸附紿源於金屬矽酸鹽層上並供應氧 化-硝化源於此吸附給源之層上而形成。 1 2.如申請專利範圍第11項之方法，其中又包含： 於吸附給源之前，經由氮電漿之引入於該金屬矽酸鹽層 之表面上，使該金屬矽酸鹽層受到硝化表面處理。 1 3.如申請專利範圍第1 1項之方法，其中該氧化-硝化源包 含氧氣與氮氣之混合氣體、一氧化二氮（N2〇)，或氨（NH3) 與一氧化二氮（N2〇)之混合氣體。 -29- 200843042 14·如申請專利範圍第11項之方法，其中該氧化-硝化源係 於激發電漿狀態中引入。 1 5 ·如申請專利範圍第1 1項之方法，其中重覆該給源之吸 附與氧化-硝化源之引入，以增加氮氧化給（Hf0xNy)層之 厚度至目標程度。 1 6.如申請專利範圍第1 1項之方法，其中該氮氧化給 (Hf〇xN〇層係藉由引入於電漿狀態中氣體而受到隨後之 電漿處理，而此氣體係從由氧氣（〇2)、臭氣（〇3)、氮氣 p (N2)、氨氣（NH3)、肼（N2H2)及其之組合的群組中選出。 1 7.如申請專利範圍第 1 0項之方法，其中該氮氧化給 (HfCKNy)層之形成係藉由引入給源與氧化-硝化源，於金 屬矽酸鹽層上引起氮氧化給之吸附而完成。 1 8 .如申請專利範圍第1 0項之方法，其中形成阻擋層包含： 於氮氧化給層上吸附給源；及 經由引入氧化源使該吸附之給源受到氧化，以形成氧化 給層， 其中該阻擋層包含由氧化鉻（Zr〇〇，氧化鈦（Ti〇〇，氧化 ί ~ 钽（Ta2〇5)，氧化鋁（Α12〇3)，氧化鉋（Ce〇〇，氧化鑭 (La2〇3)，氧化鎢（W〇3)，及氧化釔（Y2Ch)所組成之群組中 之一者。 1 9 ·如申請專利範圍第1 8項之方法，其中又包含重覆給源 之吸附及氧化源之引入。 20 ·如申請專利範圍第1 9項之方法，其中在重覆給源之吸 附及氧化源之引入後，使該氧化鈴層受到氧氣電漿表面 處理以控制氧化給層之組成比例。 -30- 200843042 2 1 ·如申請專利範圍第1項之方法，其中該穿隧層係於半導 體基板上形成以致於此穿隧層係由第一矽酸給 (HfSixiOy!)層所組成，及該電荷陷捕層係於該穿隧層上 方形成以致於此電荷陷捕層係由第二矽酸給（HfSU2〇y2) 層所組成， 其中該第二矽酸給（HfSiX2〇y2)層之介電常數係高於第一 矽酸給（HfSixiOyd層之介電常數。 22 .如申請專利範圍第2 1項之方法，其中該矽酸給層係藉 , 由吸附矽源至矽基板之表面上，引入給源於此吸附之矽 V: 源上以形成矽化給層，及經由引入於電漿狀態中之氧化 源而使矽化給層受到氧化而形成。 其中控制矽與氧化源之引入時間及腔室壓力，致使該第 一砍酸紿（HfSixiOyi)具有Xi>yi之組成範圍，且使該第二 矽酸給（HfSix2〇y〇具有x2<y2之組成範圍。 23. —種製造非揮發性記憶體裝置之方法，此方法包含： 於半導體基板上方形成由含氮之矽酸給（HfShOyNz)層所 組成之穿隧層； 於該穿隧層上方形成由氮氧化給（HfCKNy)層所組成之電 荷陷捕層； 於該電荷陷捕層上方形成阻擋層；及 於該阻擋層上方形成閘極。 24. 如申請專利範圍第23項之方法，其中形成該穿隧層包 含： 吸附矽源至半導體基板之表面上； 引入給源於該吸附矽源上，以形成矽化給（HfSix)層；及 -31 - 200843042 經由引入氧化-硝化源使該矽化給層受到氧化-硝化。 25. 如申請專利範圍第24項之方法’其中該給源包含從四 (二乙基胺基）紿（TDEAH， Hf-(N(C2H〇2)4)及四（乙基甲基 胺基）鈴（TEMAH，Hf[N(CH3)C2H5]4)所組成之群組選擇之 含氮之給源。 26. —種非揮發性記憶體裝置，包含： 於半導體基板上方形成穿隧層’其中此穿隧層包含金屬 矽酸鹽層； f 於該穿隧層上方形成電荷陷捕層，其中此電荷陷捕層包 含金屬氮氧化物層； 於該電荷陷捕層上方形成阻擋層，其中此阻擋層包含金 屬氧化層；及形成於該阻擋層上方之閘極。 27 ·如申請專利範圍第26項之非揮發性記憶體裝置，其中 該金屬矽酸鹽層包含矽酸給（HfShNy)層及該金屬氮氧化 物層包含氮氧化給（HfCKNy)層。 28.如申請專利範圍第26項之非揮發性記憶體裝置，其中 & 該金屬矽酸鹽層係由包含氮與矽酸給（HfSix〇y)之含氮之 矽酸給（HfShOyNz)所組成。 29 ·如申請專利範圍第26項之非揮發性記憶體裝置，其中 該矽酸鈴層具有約5nm之厚度。 3〇·如申請專利範圍第26項之非揮發性記憶體裝置，其中 該穿隧層包含第一矽酸給（HfSiXl〇yi)層，及該電荷陷捕 層包含第二矽酸給（HfSix2〇y2)層， 其中該第二矽酸紿（Hf Si x2〇y 2)層之介電常數係高於第一 矽酸給（HfSixiOp)層之介電常數， -32- 200843042 其中該第一矽酸給（HfSi^OyQ層具有Xl>yi之組成範圍， 且該第二矽酸給（HfSix2〇y〇層具有X2<y2之組成範圍。 3 1 ·如申請專利範圍第26項之非揮發性記憶體裝置，其中 該阻擋層包含氧化給。 32. —種製造非揮發性記憶體裝置之方法，此方法包含： 於半導體基板上方形成由第一矽酸給（Hfsixi〇yi)層所組 成之穿隧層； 於該穿險層上方形成之電荷陷捕層，致使電荷陷捕層係 (' 由具有介電常數高於電荷穿隧層之介電常數之第二矽酸 給（HfSix2〇y2)層所組成； 於該電荷陷捕層上方形成阻擋層；及 於電荷阻擋層上方形成閘極。 3 3 ·如申請專利範圍第3 2項之方法，其中形成該穿隧層包 含： 吸附矽源至半導體基板之表面上； 引入給源於該吸附矽源上，以形成矽化給層；及 / 經由引入於電漿狀態氧化來源氧化該矽化給。 \ 34.如申請專利範圍第32項之方法，其中該第一矽酸給 (HfSixiOyQ具有 xoyi之組成範圍，且該第二矽酸給 (HfSix2〇y2)具有n<y2之組成範圍。 3 5 . —種非揮發性記憶體裝置，包含： 穿隧層，形成於半導體基板上方’其中此穿隧層包含第 一矽酸給（HfSUiOyi)層； 電荷陷捕層，形成於電荷穿隧層上方，其中此電荷陷捕 層包含具有介電常數高於該穿隧層之介電常數之第二矽 -33- .200843042 酸耠（HfSix2〇y2)層； 阻擋層，形成於該電荷陷捕層上 閘極，形成於該阻擋層上方。 3 6 .如申請專利範圍第3 5項之非揮 該第一矽酸給（HfSixiOyO層具有 第二矽酸給（HfSix2〇y〇層具有X2 方；及 發性記憶體裝置，其中 之組成範圍，且該 <y2之組成範圍。 -34-
TW096126108A 2007-04-16 2007-07-18 Non-volatile memory device and method for fabricat TWI355716B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070037030A KR100877100B1 (ko) 2007-04-16 2007-04-16 비휘발성 메모리 소자 제조 방법

Publications (2)

Publication Number Publication Date
TW200843042A true TW200843042A (en) 2008-11-01
TWI355716B TWI355716B (en) 2012-01-01

Family

ID=39852917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096126108A TWI355716B (en) 2007-04-16 2007-07-18 Non-volatile memory device and method for fabricat

Country Status (5)

Country Link
US (1) US7851285B2 (zh)
JP (1) JP2008270700A (zh)
KR (1) KR100877100B1 (zh)
CN (1) CN100552886C (zh)
TW (1) TWI355716B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975613B1 (en) * 2007-05-09 2015-03-10 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
JP5103056B2 (ja) * 2007-05-15 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7910497B2 (en) * 2007-07-30 2011-03-22 Applied Materials, Inc. Method of forming dielectric layers on a substrate and apparatus therefor
US8735243B2 (en) * 2007-08-06 2014-05-27 International Business Machines Corporation FET device with stabilized threshold modifying material
US8183553B2 (en) * 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
US9018109B2 (en) * 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
CN101996951B (zh) * 2009-08-20 2013-09-11 中芯国际集成电路制造(上海)有限公司 非易失性存储器结构及其形成方法
CN102097490A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102097385B (zh) * 2009-12-15 2014-05-07 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102097383B (zh) * 2009-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102110658B (zh) * 2009-12-29 2013-07-17 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102110657A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
KR20120037838A (ko) * 2010-10-12 2012-04-20 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자소자
US8748964B2 (en) 2010-10-22 2014-06-10 Micron Technology, Inc. Gettering agents in memory charge storage structures
US8633119B2 (en) * 2011-05-10 2014-01-21 Applied Materials, Inc. Methods for manufacturing high dielectric constant films
TWI594327B (zh) * 2012-07-01 2017-08-01 賽普拉斯半導體公司 用於製造非揮發性電荷捕獲記憶體元件之基氧化方法
KR102134819B1 (ko) 2013-11-29 2020-07-21 삼성전자주식회사 전자 소자
US9391162B2 (en) 2014-04-04 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel MOSFET with ferroelectric gate stack
US10923350B2 (en) * 2016-08-31 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN107863349A (zh) * 2017-10-17 2018-03-30 安阳师范学院 基于HfxSi1‑xO2多元氧化物存储材料的电荷存储器件及其制备方法
JP7354138B2 (ja) * 2018-04-02 2023-10-02 ラム リサーチ コーポレーション 酸化ハフニウム系強誘電材料のためのキャップ層
JP2020047681A (ja) 2018-09-15 2020-03-26 キオクシア株式会社 半導体記憶装置
CN109461645B (zh) * 2018-10-26 2022-02-22 太原理工大学 外延自组装高温生长GaN阵列的制备方法
CN112436011B (zh) * 2020-12-17 2022-04-05 武汉新芯集成电路制造有限公司 闪存器件及其制造方法

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US5834353A (en) * 1997-10-20 1998-11-10 Texas Instruments-Acer Incorporated Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric
US6251761B1 (en) * 1998-11-24 2001-06-26 Texas Instruments Incorporated Process for polycrystalline silicon gates and high-K dielectric compatibility
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
JP2004523134A (ja) * 2000-09-19 2004-07-29 マットソン テクノロジイ インコーポレイテッド 誘電体膜の形成方法
KR100380278B1 (ko) * 2000-09-29 2003-04-16 주식회사 하이닉스반도체 반도체장치 및 그 제조방법
JP4151229B2 (ja) * 2000-10-26 2008-09-17 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US20020089023A1 (en) * 2001-01-05 2002-07-11 Motorola, Inc. Low leakage current metal oxide-nitrides and method of fabricating same
US6867101B1 (en) * 2001-04-04 2005-03-15 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having a nitride/high-k/nitride gate dielectric stack by atomic layer deposition (ALD) and a device thereby formed
US20030025148A1 (en) * 2001-05-04 2003-02-06 Jung-Yu Hsieh Structure of a flash memory
KR100408520B1 (ko) * 2001-05-10 2003-12-06 삼성전자주식회사 게이트 전극과 단전자 저장 요소 사이에 양자점을구비하는 단전자 메모리 소자 및 그 제조 방법
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
KR100684900B1 (ko) * 2005-04-12 2007-02-20 삼성전자주식회사 비휘발성 기억 소자 및 그 동작 방법
US6559014B1 (en) * 2001-10-15 2003-05-06 Advanced Micro Devices, Inc. Preparation of composite high-K / standard-K dielectrics for semiconductor devices
US20030089935A1 (en) * 2001-11-13 2003-05-15 Macronix International Co., Ltd. Non-volatile semiconductor memory device with multi-layer gate insulating structure
US6790755B2 (en) * 2001-12-27 2004-09-14 Advanced Micro Devices, Inc. Preparation of stack high-K gate dielectrics with nitrided layer
US6645882B1 (en) * 2002-01-17 2003-11-11 Advanced Micro Devices, Inc. Preparation of composite high-K/standard-K dielectrics for semiconductor devices
US20030155605A1 (en) * 2002-02-15 2003-08-21 Macronix International Co., Ltd. EEPROM memory cell with high radiation resistance
US6642573B1 (en) * 2002-03-13 2003-11-04 Advanced Micro Devices, Inc. Use of high-K dielectric material in modified ONO structure for semiconductor devices
US7042045B2 (en) 2002-06-04 2006-05-09 Samsung Electronics Co., Ltd. Non-volatile memory cell having a silicon-oxide nitride-oxide-silicon gate structure
JP4643884B2 (ja) * 2002-06-27 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7112485B2 (en) * 2002-08-28 2006-09-26 Micron Technology, Inc. Systems and methods for forming zirconium and/or hafnium-containing layers
US7199023B2 (en) * 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
JP2004158810A (ja) * 2002-09-10 2004-06-03 Fujitsu Ltd 不揮発性半導体メモリ
US6607973B1 (en) * 2002-09-16 2003-08-19 Advanced Micro Devices, Inc. Preparation of high-k nitride silicate layers by cyclic molecular layer deposition
KR100446632B1 (ko) * 2002-10-14 2004-09-04 삼성전자주식회사 비휘발성 ｓｏｎｓｎｏｓ 메모리
US6759346B1 (en) * 2002-10-15 2004-07-06 Advanced Micro Devices, Inc. Method of forming dielectric layers
US6713358B1 (en) * 2002-11-05 2004-03-30 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
EP1568075A4 (en) * 2002-11-08 2007-01-03 Aviza Tech Inc NITRURATION OF DIELECTRICS WITH A HIGH K CONSTATANT
US6803275B1 (en) * 2002-12-03 2004-10-12 Fasl, Llc ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
JP2004186567A (ja) * 2002-12-05 2004-07-02 Toshiba Corp 半導体装置および半導体装置の製造方法
JP4647311B2 (ja) * 2002-12-09 2011-03-09 アイメック 誘電体スタックの形成方法
US6797567B2 (en) 2002-12-24 2004-09-28 Macronix International Co., Ltd. High-K tunneling dielectric for read only memory device and fabrication method thereof
KR20040064965A (ko) * 2003-01-13 2004-07-21 삼성전자주식회사 비휘발성 반도체 메모리 장치
US20040144980A1 (en) * 2003-01-27 2004-07-29 Ahn Kie Y. Atomic layer deposition of metal oxynitride layers as gate dielectrics and semiconductor device structures utilizing metal oxynitride layers
WO2004075277A1 (ja) * 2003-02-20 2004-09-02 Matsushita Electric Industrial Co., Ltd. エッチング方法、エッチング装置及び半導体装置の製造方法
US6930059B2 (en) * 2003-02-27 2005-08-16 Sharp Laboratories Of America, Inc. Method for depositing a nanolaminate film by atomic layer deposition
US20040168627A1 (en) * 2003-02-27 2004-09-02 Sharp Laboratories Of America, Inc. Atomic layer deposition of oxide film
US7192892B2 (en) * 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
JP2004311782A (ja) * 2003-04-08 2004-11-04 Tokyo Electron Ltd 成膜方法及び成膜装置
KR100885910B1 (ko) * 2003-04-30 2009-02-26 삼성전자주식회사 게이트 적층물에 ｏｈａ막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법
US7476916B2 (en) * 2003-05-29 2009-01-13 Nec Corporation Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film
US6930060B2 (en) * 2003-06-18 2005-08-16 International Business Machines Corporation Method for forming a uniform distribution of nitrogen in silicon oxynitride gate dielectric
CN100431103C (zh) * 2003-07-30 2008-11-05 因芬尼昂技术股份公司 高k介电膜,及其形成方法和相关的半导体器件
KR100557995B1 (ko) * 2003-07-30 2006-03-06 삼성전자주식회사 부유트랩형 비휘발성 메모리 셀을 갖는 반도체 장치 및그의 제조방법
US6958511B1 (en) * 2003-10-06 2005-10-25 Fasl, Llc Flash memory device and method of fabrication thereof including a bottom oxide layer with two regions with different concentrations of nitrogen
TW200526804A (en) * 2003-10-30 2005-08-16 Tokyo Electron Ltd Method of manufacturing semiconductor device, film-forming apparatus, and storage medium
KR100607178B1 (ko) * 2004-01-14 2006-08-01 삼성전자주식회사 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법
JP4722501B2 (ja) * 2004-01-29 2011-07-13 三星電子株式会社 半導体素子の多層誘電体構造物、半導体及びその製造方法
US7098150B2 (en) * 2004-03-05 2006-08-29 Air Liquide America L.P. Method for novel deposition of high-k MSiON dielectric films
KR100594266B1 (ko) * 2004-03-17 2006-06-30 삼성전자주식회사 소노스 타입 메모리 소자
JP2005317647A (ja) * 2004-04-27 2005-11-10 Toshiba Corp 半導体装置及びその製造方法
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
JP4919586B2 (ja) * 2004-06-14 2012-04-18 富士通セミコンダクター株式会社 半導体装置およびその製造方法
KR100545863B1 (ko) * 2004-07-30 2006-01-24 삼성전자주식회사 핀 구조물을 갖는 반도체 장치 및 이를 제조하는 방법
KR100597642B1 (ko) 2004-07-30 2006-07-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US20060043463A1 (en) * 2004-09-01 2006-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Floating gate having enhanced charge retention
US20060154425A1 (en) * 2005-01-10 2006-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
KR100644405B1 (ko) * 2005-03-31 2006-11-10 삼성전자주식회사 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
US7361538B2 (en) * 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
US7504700B2 (en) * 2005-04-21 2009-03-17 International Business Machines Corporation Method of forming an ultra-thin [[HfSiO]] metal silicate film for high performance CMOS applications and semiconductor structure formed in said method
JP4853893B2 (ja) * 2005-05-17 2012-01-11 日本電信電話株式会社 電荷蓄積型メモリ
US7612403B2 (en) * 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
US7579285B2 (en) * 2005-07-11 2009-08-25 Imec Atomic layer deposition method for depositing a layer
US7446369B2 (en) * 2005-08-04 2008-11-04 Spansion, Llc SONOS memory cell having high-K dielectric
KR100628875B1 (ko) * 2005-08-19 2006-09-26 삼성전자주식회사 소노스 타입의 비휘발성 메모리 장치 및 그 제조 방법
US7476927B2 (en) * 2005-08-24 2009-01-13 Micron Technology, Inc. Scalable multi-functional and multi-level nano-crystal non-volatile memory device
US7629641B2 (en) * 2005-08-31 2009-12-08 Micron Technology, Inc. Band engineered nano-crystal non-volatile memory device utilizing enhanced gate injection
US7579646B2 (en) * 2006-05-25 2009-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Flash memory with deep quantum well and high-K dielectric
JP5590886B2 (ja) * 2006-09-26 2014-09-17 アプライド マテリアルズ インコーポレイテッド 欠陥パシベーションのための高ｋゲート積層構造に対するフッ素プラズマ処理
KR100762262B1 (ko) * 2006-10-23 2007-10-01 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
KR100843550B1 (ko) * 2006-11-06 2008-07-04 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조방법
JP4357526B2 (ja) * 2006-12-08 2009-11-04 株式会社東芝 不揮発性半導体メモリ装置およびその製造方法
US7450423B2 (en) * 2007-01-03 2008-11-11 Macronix International Co., Ltd. Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure
US7786539B2 (en) * 2007-01-15 2010-08-31 Elpida Memory, Inc. Dieletric film layered product
US20080217679A1 (en) * 2007-03-08 2008-09-11 Macronix International Co., Ltd. Memory unit structure and operation method thereof
US7820552B2 (en) * 2007-03-13 2010-10-26 International Business Machines Corporation Advanced high-k gate stack patterning and structure containing a patterned high-k gate stack
US20080274626A1 (en) * 2007-05-04 2008-11-06 Frederique Glowacki Method for depositing a high quality silicon dielectric film on a germanium substrate with high quality interface
US7649779B2 (en) * 2007-05-15 2010-01-19 Qimonda Ag Integrated circuits; methods for manufacturing an integrated circuit; memory modules; computing systems

Also Published As

Publication number Publication date
JP2008270700A (ja) 2008-11-06
CN100552886C (zh) 2009-10-21
CN101290881A (zh) 2008-10-22
US7851285B2 (en) 2010-12-14
KR100877100B1 (ko) 2009-01-09
KR20080093288A (ko) 2008-10-21
TWI355716B (en) 2012-01-01
US20080251836A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
TWI355716B (en) Non-volatile memory device and method for fabricat
KR100644405B1 (ko) 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
JP5443873B2 (ja) 半導体装置及びその製造方法
US8614124B2 (en) SONOS ONO stack scaling
US7419888B2 (en) Method of forming a silicon-rich nanocrystalline structure by an atomic layer deposition process and method of manufacturing a non-volatile semiconductor device using the same
US20140070289A1 (en) Ferroelectric memory and manufacturing method thereof
JP2013545275A (ja) 化学気相成長法による低温での誘電体膜の作製
KR100932321B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20100106789A (ko) 무기계 실리콘 전구체를 이용한 실리콘 산화막의 형성 방법및 이를 이용한 반도체 장치의 제조 방법
TW201409697A (zh) 具有鎢閘極電極的半導體裝置及其製造方法
JP2009170439A (ja) ゲート絶縁膜の形成方法
KR101146589B1 (ko) 전하 트랩형 반도체 메모리 소자
JP2002217317A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100794831B1 (ko) 반도체 장치의 제조 방법
KR20070062013A (ko) 플래시 메모리 소자의 유전체막 형성 방법
JP4358504B2 (ja) 不揮発性半導体記憶装置の製造方法
TWI382529B (zh) 具有減少電荷損失之氮化物層的記憶體格結構及其製法
KR101018710B1 (ko) 비휘발성 메모리 소자의 게이트 형성방법
KR100641074B1 (ko) 전하 트랩 타입의 비휘발성 메모리 장치 및 그 제조 방법
US8187973B2 (en) Method for manufacturing semiconductor device and the semiconductor device
KR101151153B1 (ko) 플래시 메모리 소자의 제조방법
KR100927751B1 (ko) 플래시 메모리 소자의 제조방법
KR20080010514A (ko) 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법
KR101033223B1 (ko) 전하 트랩층을 갖는 불휘발성 메모리소자의 형성방법
KR20090090620A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees