TW200536947A - A method for extending time between chamber cleaning process - Google Patents

A method for extending time between chamber cleaning process Download PDF

Info

Publication number
TW200536947A
TW200536947A TW094110235A TW94110235A TW200536947A TW 200536947 A TW200536947 A TW 200536947A TW 094110235 A TW094110235 A TW 094110235A TW 94110235 A TW94110235 A TW 94110235A TW 200536947 A TW200536947 A TW 200536947A
Authority
TW
Taiwan
Prior art keywords
processing chamber
substrate
processing
film
patent application
Prior art date
Application number
TW094110235A
Other languages
English (en)
Inventor
Raymand Joe
John Gumpher
Anthony Dip
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200536947A publication Critical patent/TW200536947A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

200536947 九、發明說明： 【發明所屬之技術領域】 -種半導體處理技術，榻於 元件之上形成微粒減少膜而加長處理室 【先前技術】 室、程树巾進行，峨侧處理 沈積ίΐΐϋί，、熱處理室、化學氣相沈積處理室、原子層 理:理導致曝露於處理環境的處 二可能必須對處理室進狀期的渔式或乾式清 題的行=相ΐ的處理之間、材料沈積物有造成微粒問 果之後，通常必須或發生不佳的處理結 變小且處理室處讀。#裝置的幾何尺寸已 具的產能降低及增加業者==㈣頻率，而這將造成處理工 薄膜二f，膜應力之 鍵值時且當薄膜經過埶變化^繁月洗。當總膜厚到達關 應力增長將造成_^且力將促使薄膜龜裂。 傳播到處理室各處。當触祕、^偏小賴粒’而其將被 4崎，就必須利用處理室清洗製程而恢復到適當 處理要在裂置製造期間所進行之各種 度或ί高的、例如’通常藉由在約的基板溫 度代熱反應性的二氯苯啊烧（DCS、灿㈤與 200536947 ，、、(腦）而在低壓化學氣相沈積（LP⑽）處理 ί ^佈層（ARC)、擴散阻障層、及賴遮蓋層之石廣；几、 «板之上。然而’高的處理溫度將有m 的情況下’猎由使有機的前驅物_龜 1 3 需的處理溫度降低㈣55(re 成⑽膜所 於利用Ι)3ϋ處理i +與處理餘之上轉、_大。相較 二=DCS與脇而言，當利用以_AS為主的處理時， 【發明内容】 此目i發=提供—種處理室清洗製糊之時_加長方法。為 ki、一種具有一處理室的處理系統、將一微粒二 ίίϊΐΓΞ處理室元件之上而減少基板處理期間處理室中： 造製程二及從』室中'在處理室中進行-製 dt ϊ ί _微粒減少細'】形成在位於處理室元件之上的已 5=2=之=;又-實施例中’藉由二 :使變成氧化膜、 粒试小間’使新的材料沈積物形成在處理室元件之微 或新：存在之沈積物 使處理取媒體’可由處理器加以執行而 200536947 考符示’錢明本發明。在圖示中，相似的參 【實施方式】 104、力π埶哭12? ϋ/ ”匕括處理至1〇2、氣體注入系統 ^將夕個基板11()載入處理室102之中且利用其姑水且119 4 =例處中理=2係包含外半部114及=6具;= 明之尸男、把例中，内半部116為處理管。， 氣體注入系、統104係通入氣體到處理室1〇2 ίΐί :且，製備、清洗、及處理基板11G。例如’氣 體庄入糸、'充104係包括液體輪送系統（LDS) 用以汽化液體的汽化器。可蕻茲禾圈不）其3有 化之液體流到處理謂4 = ==ϊΠΐ ==連?將細體變成氣泡而散佈到容納;:體= 存心各處的耽泡產生糸統。此外，將氣體注入系統刚 以使來自高縣器的氣體流動。又，例如，上述之氣流^ 體^應管線配置成足以使氣驗到處理室"102 之中。將现體通入由内半部116所定義的空間118之中 到基板110。之後’氣體係流到由内半部116與外半部U 的空間120之中，且藉由抽真空系統1〇6從處理室1〇2排出。 將基板110載入到處理室102之中且利用基板夾具112加以 處理。批次型處理系統100係適用於大量緊密堆疊之待處理的 板110 ’藉以產生高基板產能。例如，基板的批次量為約⑽個^ 板（晶圓）或更少。又，批次量為約25個基板或更少。例如 理室102能夠處理任-尺寸之基板，例如2〇〇刪基板、3〇〇咖基板、 或更大的基板。例如，基板110包括半導體基板（例如土 物半導體）、LCD基板、及玻璃基板。除了乾淨的基板以外，亦| 200536947 基板’其包括氧化膜、.氮化膜、及氮氧 y藉由控制器124控制批次型處理系統100，而控制器124 =能夠產生足夠傳達並引起批次型處理系統⑽之輸入的 ^ ^更此夠監視批次型處理系統1〇〇的輸出。又 =於處理室搬、氣體注入系統⑽、加熱器122 &制^、1^7真^^统106’並與其交換資訊。例如，利用儲存於 王tSt 的程式而根據儲存之製程配方控制前述 斯:丁 件。控制^ 124的—實例為美國德州奥 斯，丁市之戴爾公司的戴爾精密工作站610™。 用處理監視系統應達成即時的處理監視。—般而古， 卢师ί轉，卜、線（FTIR)光譜儀。處理監視系統108係提供 度:又量、氣體壓力、氣態物質的比例、及氣體純 級⑽之中的微粒等 化的艮㈣之—實施例的另一批次型處理系統之簡 處理管25'之上二里系、統if具有處理室10與處理管25，而 柱形歧管2的S 27 氣纟8〇、且其下端則氣密地連結於圓 二，理糸統i之中保持之大 的各個水平面上）以層疊狀的方式 由馬達28加以驅動。旋在Μ之上且藉 薄膜的純均勻性,麵旋轉，俾提高 25。當以將基板夾具35傳送進/出處理管 子27位於其取上端的位置時，則蓋子27係用以封閉歧 200536947 管2的開口端。 管線Siii體:應ί線配置在歧管2的周圍而經由氣體供應 到處理管25之中。在圖ιβ中，僅顯示複數 連個氣供應f線45。將氣體供應管線45 i tf： 5統94。設置陳形熱反射器3Q ·使其覆蓋反應 2V底加埶二;30ff j有鏡面加工之内表面而抑制由主加熱^ 輻射軌的器15、及排氣營加熱器70所發射出之 圖示的壁部之中形成螺旋狀冷卻水管路(未 控制3fp?^988係包含真空泵浦86、收集器84、及自動壓力 S 20°°_八斗「°例如’真空㈣86包括抽氣速度能夠達到每 二、主又^二及，大）的乾式真空泵浦。在處理期間，經由氣 10 APC82 材料與副產物Γ°° *來自處理室1G的未反應之前驅物質 75且處Z視ΐί 92係包含能夠進行即—處理監視之感測器 俜包括ft产0理。^ ^„R光譜儀、或微粒計數器。控制器90 理7己憶體、及數位式Ι/α埠，其能夠產生足 ^中起ft處理系統1的控制電壓、更能夠監視處理系統1 理制器、9〇搞合於氣體注入系統94、馬達28、處 til： "f" 20 '15 ^ 65 ^ 70 ^ , 站6、1〇ΐΪ^ 圖1八之控制器124，可藉由戴爾精密工作
站bio而據以實施控制器90。 山IF ^ 2顯示根據本發明之—實施例的處理工具之簡化的 i系含處理系統220與、（機械手臂的）傳 形成4 蝴料紐、及控制器240， 理ΐί ^元件。在本發明之另一實施例中，處 在圖？ rb 3，&理糸統、或包含兩個以上的處理系統。 ^ ，使处理系統220形成為，例如，處理製造製程之中的 200536947 土板，且使處理系統230形成為 、曰 粒等級。在本發明之一實施例’用以測量基板之上的微 1B所示之批次型處理系統。 赵里糸統220係包括圖ία與圖 理系統。處理系統220、係包括二=統220係包括單-晶圓處 子層沈積系統。例如，可藉由以、$系統、電漿處理系統、或原 實施圖圖LA ;圖圖=圖彡任-者：二之泛用電腦_ α μ主團dC顯不處理期間卢一 處理室元件300為曝露於里至兀件的橫剖面圖。例如， 所示之處理系統的任一:=至：處f環境之中的圖!Α至圖1Β 理管、壁部、氣^^應管線里室元件300，例如，為處 ，係含有處理系統常用之各 1基板夾具。處理室元件300 (Al2〇3)、SiN、或石炭化石夕⑽/圖^石英⑽0、氧化紹 處理期間預先形成在處理室元件θ ^不在處理室中的基板前 302。處理為用以形成彻：已料沈積物 料賴刻處理或將材料添加到基板的里例如仗基板移除材 超過關鍵厚1度係 3〇t^i；t3；6c, 基板之上的微鱗的及趟理 理且在處理室清洗製程中從處理室2預^去及=，中斷處 304，俾恢復到適當的製造條件。70件300去除材料沈積物 間的，』mr日f之一實施例的加'^處理室清洗製程間之時 晶圓處理系.=?在=/^?_^理系統係包括單一
JO 200536947 :小Ji:力:dt用以代表相同意義。微粒減少膜係藉由 料ϊ積物對處理轉件的黏著力而減少微 積=減= 膜，:氧化頻 形成在處理室元件之上的材料沈積物之至^ =物編。藉由使處理室元件曝=1ί ;ΐ移r氕粒。* 406日寺，將至二基 板在處理室中進行製造製程°在侧時，從處 處理驟伽、彻、及41〇，直到確定處理室中及/或 ^理，之上的微粒等級超過製造規格為止。 ^ 進仃處理室清洗製程，俾恢復到處理 她如次的步驟 ，5A至® 5D顯示根據本伽之—實施例的處 j面圖，5A顯示乾淨的處理室元件5〇〇。圖5β ，3 處理室凡件500之上的微粒減少膜5〇2。藉由實驗選-^車山广 種類及微粒減少膜的厚度，俾有效地減小在J忒= ^理，間形成在微粒減少膜之上的新的材料沈積物之^膜=板 错以保持新的材料沈積物在處理室元件之上穩 =力， =降，續的基板處理期間處理室中的微“級; 論可加以解釋’但可確信的是··與附著於乾淨 理 新的沈積物將更牢固地附著於微粒減少膜集與新❹::之 200536947 間的相互作用將減小新的沈積物之中的應力， 剝落形成之前，先形成較厚的沈積物。微粒減;^=裂縫與 評估在處理室中的處理室元件之上實施及形更包括 本，及對業者之工具成本的影響。在本發明之'膜的成 BTBAS為主雜化石夕膜製造製程之微粒減^施^1中’用於 具有在約1，000埃（A)或更小至約3, _ ^^膜，例如 矽膜（Si〇2)，其中可藉由實驗決定膜厚。 ^予度之二氧化 圖5C顯示形成在微粒減少膜5〇2之上的薪
504。新的材料沈積物5G4係在處理室中進行的單—製 ’或材料沈積物504係在多個製造製程中形成。“ 處理中，新的沈積物504將包括SiN。圖5D顯示新 f :’其具有超過關鍵厚度之一厚度且造成薄臈5。6二成； 5〇6a至506c。形成在微粒減少膜5〇2之上的材料^ 鍵厚度係大於圖3B之中形成在處理室元件3〇〇之上的 =。減少膜502將得以喊處理室清洗製程 間之日^間，進而使處理工具具有更大的產能。 麵9發日狀巾，祕的難減少膜可用於減小由 BTBAS為主的LPCVD處理所引起而形成在處理室元件之上的 ，材料沈積物之中_膜應力。本發明人已形成為用以處理 夕個300麵基板（晶圓）的批次型處理系統來顯示形成在處理室 元件之上的Si〇2膜能夠有效地減小形成在§i〇2膜之上的材料 物之薄膜應力且藉以減小處理室中所步成的微粒及加長處理 至清，製程間之時間。有鑑於處理室環境之中而位在處理基板之 上的微粒等級、及處理工具規格，當在處理室中進行SiN製造製 程之前，先在處理室元件之上形成Si〇2膜的話，則處理室^洗g 程間之平均時間將至少為三倍長。 、 #在本發明之一實施例中，將Si〇2膜形成在批次型處理系統的 石英處理管之内表面之上，例如，形成在圖1β所示之處理管25 之上。將處理管25曝露於含矽之反應氣體而形成Si〇u^，例如， 12 200536947 f，（SiEO、二石夕乙火完（Si2H6)、六氯苯二石夕乙燒（Si2C1〇、二 氣苯石夕曱烧（SiHa)、三氣苯石夕甲烧（SiHCh)、單氯苯石夕曱烧 (SiHCl)、或 SilKNHBiO2、及含氧之氣體，例如 〇2、〇3、N〇、N〇2、 或Nq又，可在使用或不使用上述含氧之氣體的情況下利用含有 四乙氧基石夕曱燒（Si(〇c2H5)4)的反應氣體形成Si〇2膜。Si〇膜 形成期_處理室巾的壓力係小闕歷町、或小制1Tor； ίίΐί Ι'ΓΓ表面之上形成Si〇2膜之後’緊接著利用排氣及抽 真工：驟：使處理室準備進一步在製造製程之中處理基板。例 二與(Α^驟係包括造成處理室中的惰性氣體流動，例如l (N2) 〜面=Ί816C顯示根據本發明之—實施例的處理室元件之樺 i圖形ΐ在微粒減少臟之上的新的材料沈積ί勿 之上而用以、〶、「^了錄減》膜6Q8 ’其形成在材料沈積物6〇4 至·形成之前到達關鍵之厚度及裂縫嶋 理室中接著在處 形成在第二微粒料二_ f 在進—步的基板處理之後， ^ 6100 積物61G所形成的微粒。^ 二新的材料沈 圖7A至^粒減少膜形成在處理室元件之上。 剖面圖。圖之—實施例的處理室元件之橫 料沈積物702。圖7B顯矛之上的已存在之材 少-局部而形成之微粒減少膜二子。2，才，沈積物观的至 較高的含氮量、含氧量、或兩6例^;雜減少膜706係具有 於含有H2〇、〇2、〇3、N2、^者稭由將材料沈積物702曝露 200536947 如 在約1 OmTorr至約100T〇rr之間。 又丄在材料沈積物’到達關鍵之厚度及裂縫7Q4a及7〇4c 伽制ίΙΓ就絲成微粒減少膜7Q6。可在各製造製程之後或在多 個錢製程之間的特糾間區間時形成微粒減少膜·。 ㈣t例子Γ藉由將SlN材料沈積物702 «於含有腦的反 粒。藉由增加siN材料沈積物702 二 代、進仃化予性凋整，俾形成微粒減少膜706 〇本發明 3 =對，材料沈積物進行化學性調整可減少別薄膜應 ΐί膜之上的新的材料沈積物708。 - 少2包括使處理室中的處理室元件之溫度從第 μ度k回至弟二溫度、及使處理室元件 四 應氣體至少-次。使在;5 Γ，皿度㈣路於反 e士ί、Γ^ 度為，例如，#基板在處理室中受到f迭制程 時的處理室元件之溫度。例如，第— 二，h衣私 之間，且据莴5古於筮、w由太弟，皿度在約4〇〇 C至約80(TC 从# —、徒至同於弟一溫度達約100°c至約300°C之Η式审古 的弟一溫度。提高至第二溫度係I皇由 Β〆更冋 氣體雜質而減少處理室元件之上二物除去例如氫之 外，處理室元件的、mUi的士材#沈1貝物之缚膜應力。此 ϋ1'接者在處理室元件之上形成微粒減少層。在Ϊ所31且 成破粒減少層之後，緊接著在伴隨 ，=一&度％形 處理室元件之溫度而回到第—溫度/孔體排_狀態下降低 緊接i將溫ϋ在處理室元件之上形成微粒減少展之德， ^接著將處理室元件之溫度提高空第一 件的溫度降低至低於第—溫度可在處理室將，室元 加從元件之任—簡_著於材概積物，先增 物來說明本發明之數個實施例。吾 14 200536947 材料沈積物，亦適用半導體裝置的製造中所 可在單:J板積物。又，除了批次型處理系統之外，亦 」隹早基扳處理糸統之中據以實施本發明。 腦系以實施本發明之一實施例的電腦系統·。電 9^ 24ΥΓ 分別如圖1Α、圖1Β或圖2所示之控制器124、 使用、或作為供上述圖式之系統所使用而進行上述之 2=戶it功ί之類似控制器。電腦系統i2Gi係包括匯流排 1202 2父ί資訊的通信機構、及處理器1203，與匯流排 i 二)、及同步_ (遞M))，輕合於匯流 ϋ而用以儲存資訊及供處理器12G3執行的指令。此外，可 特暫態變數或處理器簡執行指令期間的 i它糸統1201更包括唯讀記憶體⑽）1205或 ⑽二ί二例如’可程式R〇M (PR〇M)、可消除_ 電性可消除PROM (EEPR0M))，耦合於匯流排12〇2 而用^儲，靜態資訊及處理器1203所需的指令。 電腦系統12G1亦包純合於匯流排12()2之_控制哭 k石1=^7儲存f訊與指令所需的—個或更多之儲存裝置:例如 .1207，及可移除之媒體驅動機12〇8 (例如，軟碟 光碟機、讀出/寫入光碟機、磁帶機、及可移除之可讀寫光^ =適當的裝置界面將儲存裝置附加到 、’ (Ε I EW： (IDE)-^ ID； (E-IDE):直接記憶體存取（DMA)、或高速ΜΑ)。 ㈣Ϊΐ系統1201亦包括特殊用途之邏輯裝置（例如，特定功能 ，，電路（ASICs))或可規劃之邏輯裝置（例如， 咖s)、複雜之可程式邏輯裝置 （未圖示)。電腦系統亦包括一個或更多之 工早 <理為（DSPs)(未圖示），例如德州儀器之TMS32〇 15 200536947 系列的晶片、摩托羅拉之DSP56000、DSP56100、DSP56300、 DSP566GG、與DSP96GGG系列的晶片、朗訊科技之與 DSP3200系列的晶片、或亞德諾公司之娜p2綱與燃Μ】刪系 列的晶片。亦可使用制設計祕處理已改變絲位式領域之類 比信號的其它處理器。 電腦系統mi亦包括_合於匯流排·的顯示器控制器 1209而控綱示器1210，例如陰極射線管（CRT)，用以顯示資^ ^腦使用者。電腦系統係包括輸入裝置，例如鍵盤與指向 二^與電服使用者產生互動且提供資訊給處理器 i 2為，例如，滑鼠、軌跡球、或指向桿，用以 令f貝給處理器12G3且用以控制顯示器_ t / #機（未圖示）係提供由電腦系統12〇1 所儲存及/或產生的貧料之列印之表列。 主記回縣理器，義執行記憶體之中，例如 而、隹::：义 3之一個或更多之序列的一個或更多個指令， 進了本务明之一部份或所有的處理步驟。從另 體4之中。亦可採用具有多工處理配置的一個或更 夕—处理态執行主記憶體1204之中所含的一序列之指人。/另一 >貫施例中，可使賴線式電路取代軟體指令或與其組I。^ : 施例亚非僅限於硬體電路與軟體的任-特定組合Γ σ 貝 憶體如持包括電腦可讀取媒體或記 的/錄、或在此所述的其它資料。電腦可讀取媒體 ^ EPR0M)'DRAM' ™ 孔卡、ίί (例如’ c_)、或任—其它光學媒體、打 述）戈或“匕具有孔洞之圖案的實體媒體、載波（ 戍任—電腦可從其中加以讀取的其它媒體。 下所 16 200536947 化m錯存在任—個電腦可讀取禅興十计 ^以控制電腦系統咖讀^組合之上者，本發明係包 *明所需的裝置之軟體二上駆’裝置或用以驅動實施 用者互動之軟體（例如，‘2,電腦系統120】而與人類使 僅限於此，裝置驅動軟體貝此種軟體包括，但並非 化本發明時所進行的所有或 ^私式產物，用以進行賓^ 本發明之電腦碼裝置為任=編製程為分散的話）。 並非僅限於此··可、纟、動f ζ輪碼㈣，包括但 式、及完全可執行程式。又， 二王式庫（DLLs)、爪哇級程 1成本’可分散本發明之處理的零件更土的性能、可靠度、及/或 哭腦可讀取媒體」—詞係指任一參盘提抑从卢採 為1203加以執行的媒體。電腦可讀取媒體可且:給ί理 但並非僅限於此：永久 ，體τ具有终夕型悲，包括 性媒體係包括，你丨I J, 又電i媒體、及傳輸媒體。永久 f玍賴係隨，例如，光碟機、磁碟 = 硬碟機12〇7或可移除之媒!19nQ 貝冩先碟枝，例如 士二Λ系體1動機2〇8。依電性媒體係包括動離 、ri ίϋ構成排_的配線。傳輸媒體亦可具有聲波 或先，^悲，例如在無線電波與紅外線資料通信期間所產 在貫行-—個或更多之序列的一個或更多之指令而由處理哭 1203加以執行時將涉及各種型態之電腦可讀取媒體。例如，一^ ，將指令傳送到遠端電腦之磁碟之中。遠端電腦可遠距地將用以 貫施所有或一部份之本發明的指令載入到動態記憶體之中且利用 數據機通過電話線傳送指令。在電腦系統12〇1之近端的數據機係 接收電話線上的資料且利用紅外線發送器將資料轉變成紅外線信 號。耦合於匯流排1202的紅外線偵檢器係接收紅外線信號之中^ 資料且將資料放置於匯流排1202之上。匯流排1202將資料送至 主記憶體1204,而處理器1203則從其中擷取並執行指令。在處理 器1203執行之前或之後，可任意地將主記憶體1204所接收的指 17 200536947 令儲存於儲存裝置1207或12〇8之中。 通作===亦包括輕合於匯流排1202的通信界面1213。 苴i接至，合至網路連結1214的雙向資料通信，而 屬於任通仏界面1213為網路界面卡，俾附 ί 就另—例子㈣，通信界面㈣為非f =服務數位網路(觸卡或 i上、ΐί、::ΐϊ一此種實施型態中，通信界面1213係傳送 或光學信號載达代表各種資訊之數位資_的電信號、電磁信號 料裝至其它資 1214 ίϊίίf (ma，CAT〇5 ϊίίt 種網路的信號與網路連結U14之上且經由通 基頻^、ϋί載送數料至/料腦系統蘭，係實 調變白土勺電、二;二傳送為將數位資料當作未 ^ 向/、為數位負料流的位元描述子，1中 個或更多:資義==資=2號係傳㈣- 而以不同於基躺預定之^帶之m以^及/或1§由避載波 由網路⑵5與1216、網路係二 接纖’包括程式碼。又，網路連結‘提供== 18 200536947 攜ίϊί1217的連接，例如個人數位助理（PDA)、筆記型電腦或 行動電活。 電腦系統1201係形成為進行本發明之方法 ° 12〇1 iml 理室二ί成的錄減少層’其中微粒減少層係減少處 «ΐΓ^ΪΓ ° 1201 技藝細定^施例，但熟悉本項 係可對本發明進行各種改;或ί:脫 各種變化型態。 u义化。因此，本發明之範圍係包括 【圖式簡單說明】 Γ顯示根據本發明之—實施例的批次型處理祕之簡化的方塊 簡化的 根據本發明之—實施例的另—批次型處理系統之 =顯示根據本發明之—實施例的處理工具之簡化 流程圖 —I施例的加長處理室清洗製程間之時間的 至圖5D顯示根據本發明之—實施例的處理室树之橫剖面 =至圖6C顯示根據本發明之另—實施例的處理室元件之橫剖 =A。至圖％顯示根據本發日狀又―實關的輕室元件之橫剖 圖8顯示用以實施本發明之泛用電腦。 200536947 【主要元件符號說明】 1、100 批次型處理系統 10、102 處理室 15、20、65、70 加熱器 104、94 氣體注入系統 106、88 抽真空系統 、 108、92 處理監視系統 110、40 基板（或晶圓） 112、35基板夾具 114 外半部 # 116 内半部 118、120 空間 122 加熱器 124、90、240 控制器 1201 電腦系統 ， 1202 匯流排 1203 處理器 1204 主記憶體 1205 唯讀記憶體（ROM) φ 1206 磁碟控制器 1207、1208 儲存裝置（或硬碟機、可移除之媒體驅動機） 1209 顯示器控制器 1210 顯示器 1211 鍵盤 1212 指向裝置 1213 通信界面 1214 網路連結 1215、1216通信網路（或區域網路、LAN) 1217 可攜式裝置 20 200536947 2 歧管 21 旋轉轴 22 升降器 25 處理管 26 旋轉台 27 蓋子 28 馬達 200 處理工具 210 傳送系統 ' 220、230 處理系統 • 30 熱反射器 300、500、600、700 處理室元件 302、304、504、506、604、610、702、704、708 材料沈積物 (或薄膜） 306a 至 306c、508a 至 508c、606a 至 606c、704a 至 704c 裂缝 45 氣體供應管線 402、404、406、408、410 步驟 、 500、502、602、608、706 微粒減少膜 75 感測器 80 排氣管 82 自動壓力控制器（APC) 84 收集器 86 真空泵浦

Claims (1)

  1. 200536947 十、申請專利範圍： 而形一反應氣體 上，氧化膜或―氮㈣，形成在處理室元件的—乾淨表面之 沈積物=Γ—氮⑽’形成在已存在於處理找件之上的 一氮化膜、一氧化膜或一氮氧膜， 一 •之上的沈積物之至少_局部所形成；由已存在於處理至兀件 -供入步驟’供人至少—基板到處理室 一製造製程的進行步驟，在處理室中一 或新，物之其中一個或兩者所形成的：由】存在的沈積物 移出步驟，從處理室移出至少一基板。 2·如巾請專利範圍第丨項 齡法，其中處理室的元件為-處理間之時間的加長方 —歧管、或-基板夾具或其中任兩者或g者;應管線、 3:如申請專利範圍第丨項之處理室清 法，其中微粒減少膜為一氧化膜。 & θ日守間的加長方 4:如申凊專利範圍第j項之處理室 法，其中微粒減少膜為一以㈣。先Μ間之時間的加長方 5·如申凊專利範圍第4項之處理室清洗 製 程間之時間的加 長方 22 200536947 法，其中使處理室元件曝露 積Si〇2膜。 於一含氧之乳體與一含;5夕之氣體 而沈 6 ·如申請專利範圍第5項之處理室清洗製程間之時間的加長方 法，其中含氧之氣體係包括選擇自由〇2、a、N0、队〇、'與\&所構 成的一群組之至少一氣體，及含矽之氣體係包括選擇自由^沁、 ShHe、SizCL·、SiH2Cl2、SiHCL·、SiHsCL· 8ίΗ2(ΝΗΒβ)2、與 Si (〇C2^^ 所構成的一群組之至少一氣體。 /'254 7. 如申請專利範圍第4項之處理室清洗製程間之時間的加長方 »法’其中使處理室元件曝露於含有糾隐)4之氣體而沈積、祕 膜。 ' 8. 如申請專利範圍第1項之處理室清洗製程間之時間的加長方 法，其中反應氣體係包括選擇自由H2〇、〇2、〇3、仏、N〇、N2〇^腸2、 與NH3所構成的-群組之至少-氣體，俾藉由化學方式調整且降低 已存在之沈積物的薄膜應力而使已存在之沈積物的至少一 成為氮化膜、氧化膜、或氮氧膜。 ° ^ 馨9·如申請專利範圍第1項之處理室清洗製程間之時間的加長方 法，更包含以下步驟： & —-溫度升高步驟’從-第-溫度至一第二溫度地提高處理室 兀件的溫度且在第二溫度時將處理室元件曝露於反應氣體；及 -溫度恢復步驟’在供人至少—基板之前，賊理室 復到第一溫度。 1〇·如申請專利範圍第9項之處理室清洗製賴之時間的加長方 法，其中在約lOmToir至約l〇OTorr之間的一處理室壓力 於反應氣體。 23 200536947 11 ·如申請專利範圍第9項之處理室清 法，其中曝露於反應氣體更包含在供入至的加長方 進行排氣且抽真空。 ^基板之耵對處理室 1 ί如甘申ϋ專利範圍第9項之處理室清洗製程間之時門的，且 法’其中第二溫度為大於第-溫度達請方 15.如申請專利朗第9項之處理 ^處理室元件的溫 二=:的加長方 至凡件之溫度從第二溫度降低至餘第度^，先使處理 _中新的沈積物為训。 ’、匕3 * SlN製造製程，及其 理室壓力。 v驟更包含挺供小於約100T〇rr的一處 :如其申 室壓力。 V更包含扣供小於約ITorr的—處理 24 200536947 及移出基板至少一次 19.如申請專利翻第丨項之處理㈣洗麻間 法含—重複進行曝露於反應氣體、供人基板、進、 20. 如申請專利範圍第19項之處理室清 法，更包含在重複進行曝露於反應以==長方 板、進行製造製程、及移出基板至少一次。先重稷進仃供入基 21. 如申料概_丨項之處理室清 日 --人且直到處理室中的微粒級數超過—預定之級數為止:板至v 2長2綠種之纽㈣纽室清洗㈣間之時間的加 曝路步驟’使處理室中的—jkvs^：^ πe ^ι> ，，氣體’俾在處理室元件的-乾淨表面二=含 室兀件之上的已存在之沈積物之上形成—SiQ礼’；处理 一供入步驟，供入至少一基板到處理室中； ===:由及已存在的一 一移出步驟，從處理室移出至少一基板。 申以Ϊ4圍42:頁之處理室清洗製程間之時間的加長方 驟、曝;步驟、供入步驟、SiN製造製程的進行步 長方 24·如申請專利範圍第23項之處理室清洗製程間之時間的加 25 200536947 法，更包含在重複進行曝露步驟之前， 製造製程的進行步驟、及移出步驟至少—次，進仃1、入步驟、SiN :驟至少一次且直到處理室中的微粒級過一進予 26.如申請專利範圍第22項之處理室 法，其中SiN製造製程的進行步驟係包力口長方 有機_甲絲前驅物質與―含氮 ;^基板曝路於- 沈積SiN。 I《减：俾在至少-基板之上 27·如申請專利範圍第22項之處 ’丨丁 π W >凡卜將 、，及丁胺矽甲烷的前驅物質，俾在至少 法，其中slN製造製程的進行步驟係‘忿間的加長方 至少一基板曝露於一二一 r纽丁 μ ·、在氧乳存在的情況下將 一基板之上沈積SiN。 下歡㈣理錯㈣朗之時間的加 一曝露步驟，將處理室中的一處理室先件 物曝露於含有H2。、。2、。3、N 十已存在之沈劳 的一反應氣體，俾化學方式嘴敕 、及丽3的至少之· 藉以在處理室元件之上㈣在沈積物的至少—局部而 一供入步驟，供人至少-基板到處理室中4㈣膜， = SiN製造製程的進行步驟，在處理室 =藉以在薄膜之上形成—SiN沈積物，且 1 p製 26 200536947 -移出步驟’從處理室移出至少__基板。 驟、及移出步驟^步I供入步驟、晴造製程的進行步 =包敏軸加長方 次。 31. 法 ±i55HSSSs: 製程間之時間的加長方 =而前_ “以將==上一 33.如申請專利範圍第28項之處理室清洗制;。門夕⑽ 至少一基板曝露於 一基板之上沈積SiN tL其ΙΖΪί製程的進財驟係包兄= ，二級丁胺矽甲烷的前驅物質，俾在至少 34. 一種電腦可讀取媒體’用以儲存程式 執行而使製程設備進行以下操作：飞知7且可由一處理器加以 將一處理室中的一處理官开杜異命 理室元件的一乾淨表面之上形成-二膜; 27 200536947 :-之3已存在之沈積物之上形成-氧化膜 積物的至少-局巧位於處理室元件之上的已存在之沈 一個； ^為氮化膜、一氧化膜或一氮氧膜的其中 供入至少一基板到處理室中； - 減少的ί少—基板之上進行—製造製程，藉以在微粒 成,沈積物，且其中微粒減少膜係在基板處理 =減>、處理室中由已存在之沈積物或新的沈積物的其中一個或 兩者所形成之微粒；及 從處理室移出至少一基板。 十一、圖式
    28
TW094110235A 2004-03-31 2005-03-31 A method for extending time between chamber cleaning process TW200536947A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/814,713 US7604841B2 (en) 2004-03-31 2004-03-31 Method for extending time between chamber cleaning processes

Publications (1)

Publication Number Publication Date
TW200536947A true TW200536947A (en) 2005-11-16

Family

ID=34960384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094110235A TW200536947A (en) 2004-03-31 2005-03-31 A method for extending time between chamber cleaning process

Country Status (4)

Country Link
US (1) US7604841B2 (zh)
JP (1) JP5219505B2 (zh)
TW (1) TW200536947A (zh)
WO (1) WO2005104207A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108165953A (zh) * 2017-12-25 2018-06-15 上海华力微电子有限公司 改善hto厚度稳定性的方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4426518B2 (ja) * 2005-10-11 2010-03-03 東京エレクトロン株式会社 処理装置
JP4866658B2 (ja) * 2006-05-23 2012-02-01 東京エレクトロン株式会社 半導体製造装置
JP4245012B2 (ja) * 2006-07-13 2009-03-25 東京エレクトロン株式会社 処理装置及びこのクリーニング方法
JP5008957B2 (ja) * 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
KR100809852B1 (ko) * 2007-05-17 2008-03-04 (주)엘오티베큠 일체형 진공발생장치
CN102270579A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 一种遮挡晶片制备方法
US8590705B2 (en) * 2010-06-11 2013-11-26 Air Products And Chemicals, Inc. Cylinder surface treated container for monochlorosilane
JP2014209558A (ja) * 2013-03-27 2014-11-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
CN107099782A (zh) * 2016-02-23 2017-08-29 常州国成新材料科技有限公司 一种制备石墨烯、六角氮化硼等薄膜材料的化学气相沉积装置
JP6648627B2 (ja) 2016-04-27 2020-02-14 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置
JP2022514171A (ja) * 2018-10-19 2022-02-10 ラム リサーチ コーポレーション 半導体処理のためのチャンバ構成部品のインサイチュ保護被膜
JP7076499B2 (ja) * 2020-06-22 2022-05-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム
CN113889403A (zh) * 2021-12-08 2022-01-04 陕西亚成微电子股份有限公司 一种栅氧化层生长方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605465B2 (ja) * 1990-08-31 1997-04-30 日本電気株式会社 容量絶縁膜の形成方法
DE69323716T2 (de) * 1993-01-28 1999-08-19 Applied Materials Inc Verfahren zur CVD-Beschichtung einer Mehrschichtstruktur in einer einzigen Kammer
JPH09167755A (ja) * 1995-12-15 1997-06-24 Nec Corp プラズマ酸化膜処理装置
US5824375A (en) * 1996-10-24 1998-10-20 Applied Materials, Inc. Decontamination of a plasma reactor using a plasma after a chamber clean
US6950193B1 (en) * 1997-10-28 2005-09-27 Rockwell Automation Technologies, Inc. System for monitoring substrate conditions
US6090705A (en) * 1998-01-20 2000-07-18 Tokyo Electron Limited Method of eliminating edge effect in chemical vapor deposition of a metal
JP3959203B2 (ja) * 1999-05-21 2007-08-15 新日本無線株式会社 半導体装置の製造方法
TW440952B (en) * 1999-07-12 2001-06-16 Lam Res Co Ltd Waferless clean process of dry etcher
US6426015B1 (en) * 1999-12-14 2002-07-30 Applied Materials, Inc. Method of reducing undesired etching of insulation due to elevated boron concentrations
US6468903B2 (en) 2000-11-15 2002-10-22 Asm International N.V. Pre-treatment of reactor parts for chemical vapor deposition reactors
JP2002158218A (ja) * 2000-11-21 2002-05-31 Toshiba Corp 成膜方法
US6413321B1 (en) * 2000-12-07 2002-07-02 Applied Materials, Inc. Method and apparatus for reducing particle contamination on wafer backside during CVD process
US6805952B2 (en) 2000-12-29 2004-10-19 Lam Research Corporation Low contamination plasma chamber components and methods for making the same
US6589868B2 (en) * 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
JP4700236B2 (ja) 2001-08-03 2011-06-15 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP4897159B2 (ja) 2001-08-03 2012-03-14 株式会社日立国際電気 半導体装置の製造方法
JP2003100743A (ja) 2001-09-26 2003-04-04 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP2003188159A (ja) * 2001-12-19 2003-07-04 Seiko Epson Corp Ｃｖｄ装置及び半導体装置の製造方法
JP2004153066A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
US7371427B2 (en) * 2003-05-20 2008-05-13 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
US20060093756A1 (en) * 2004-11-03 2006-05-04 Nagarajan Rajagopalan High-power dielectric seasoning for stable wafer-to-wafer thickness uniformity of dielectric CVD films

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108165953A (zh) * 2017-12-25 2018-06-15 上海华力微电子有限公司 改善hto厚度稳定性的方法
CN108165953B (zh) * 2017-12-25 2020-06-30 上海华力微电子有限公司 改善hto厚度稳定性的方法

Also Published As

Publication number Publication date
US7604841B2 (en) 2009-10-20
JP5219505B2 (ja) 2013-06-26
JP2007531304A (ja) 2007-11-01
WO2005104207A1 (en) 2005-11-03
US20050221001A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
TW200536947A (en) A method for extending time between chamber cleaning process
TWI831756B (zh) 形成金屬薄膜的方法及儀器
US9640387B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI716511B (zh) 用於鎢原子層沉積製程作為成核層之正形非晶矽
TWI542723B (zh) The method of manufacturing a semiconductor device, a substrate processing apparatus and a recording medium
US10304676B2 (en) Method and apparatus for forming nitride film
CN105839068B (zh) 钨膜的成膜方法
TWI273657B (en) A method of forming a tantalum-containing gate electrode structure
CN102737977A (zh) 等离子体氮化处理方法
TW201618189A (zh) 矽氧化物之沉積方法
TW201843329A (zh) 使用催化控制將矽氮化物選擇性沉積於矽氧化物上
JPH11238698A (ja) 原子層蒸着工程を用いた金属層形成方法
TW200837813A (en) Method of film deposition and apparatus for treating substrate
KR102410555B1 (ko) 기판 처리 방법 및 성막 시스템
TW202117054A (zh) 於製程腔室表面或部件上形成保護塗層之方法
JP2005166716A (ja) 絶縁膜の形成方法及び絶縁膜形成システム
TW200538573A (en) A method for processing a substrate
JP2011192680A (ja) 低抵抗率およびロバストな微接着特性を有するタングステン薄膜の成膜方法
JP2022523689A (ja) 金属膜の蒸着
JP2018107182A (ja) 基板処理装置および基板処理方法、ならびに基板処理システム
JPWO2016125626A1 (ja) 基板処理装置および反応管
JP6902958B2 (ja) シリコン膜の形成方法および形成装置
JP2013093525A (ja) 成膜装置及びその運用方法
JP2011190499A (ja) 半導体装置の製造方法および基板処理システム
JP2002093792A (ja) 半導体装置の製造装置および半導体装置の製造方法