JP2003100743A

JP2003100743A - 半導体デバイスの製造方法

Info

Publication number: JP2003100743A
Application number: JP2001294571A
Authority: JP
Inventors: Toru Tsunoda; 徹角田
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2001-09-26
Filing date: 2001-09-26
Publication date: 2003-04-04

Abstract

(57)【要約】【課題】プラズマＣＶＤ法による基板処理において、
反応室内壁のプリコート膜の膜剥がれに起因するパーテ
ィクルの発生を抑制することで、基板に付着するパーテ
ィクルの数を低減し、併せて基板処理を連続的に所望回
数実施した後、ドライセルフクリーニング工程を実施す
ることを可能とする半導体デバイスの製造方法を提供す
る。【構成】プリコート成膜工程１１０と基板処理工程１
３０との間で、プラズマ放電処理工程１２０をおこな
う。このプラズマ放電処理工程１２０では、プラズマＣ
ＶＤ装置の反応室内へ、それ単独では成膜に寄与しない
ガスを導入してプラズマ化し、前記反応室の内壁に付着
した膜をプラズマ放電処理して、前記膜中に含まれる原
子結合を安定化する。この前記膜中に含まれる原子結合
が安定化することで、基板処理本番工程１３０の際、前
記膜中より塊が剥離してパーティクルとなることが抑制
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プラズマを用いた
ＣＶＤ法による半導体デバイスの製造方法に関するもの
である。

【０００２】

【従来の技術】半導体を加工して製造されるメモリやシ
ステムＬＳＩ等の半導体デバイスは、半導体デバイス製
造装置を用い、半導体基板上に様々な膜種の薄膜を成膜
することにより製造される。ここで、成膜される薄膜の
代表的な例として、ＣＭＯＳ−ＬＳＩのゲート電極に用
いられるシリコン酸化膜、多結晶シリコン膜、各電極を
分離するのに用いられるシリコン窒化膜、等がある。そ
して、これらの膜種を成膜する成膜法として、減圧ＣＶ
Ｄ法、常圧ＣＶＤ法、プラズマＣＶＤ法、等があり様々
な製造工程で採用されている。

【０００３】例えば、減圧ＣＶＤ法や常圧ＣＶＤ法は、
反応室内に基板を設置し、ヒーターまたはランプ等を用
いて加熱した後、基板処理ガスを導入し基板上に所望の
膜種を成膜する方法である。一方、プラズマＣＶＤ法
は、基板処理ガス雰囲気に高周波電力を供給して基板処
理ガスをプラズマ化し、次にこのプラズマ化した基板処
理ガスが気相反応して生成した物質が基板上に付着し、
さらにこの基板に付着した物質と、基板とが化学結合す
ることで基板上に所望の膜が成膜される方法である。
尚、プラズマＣＶＤ法には、前記基板処理ガス雰囲気に
高周波電力を供給する方式として、誘導結合型、容量結
合型、サイクロトロン型、マグネトロン型、等が存在す
る。以下、図９に示す、従来の技術に係る成膜工程例の
フロー図を用いて、マグネトロン型プラズマＣＶＤ法に
よる、基板へのシリコン窒化膜の成膜について説明す
る。

【０００４】プリコート成膜工程１１０において、まず
反応室内を排気後、成膜用ガスを導入する。次に、ＲＦ
電源より高周波電力を供給して前記成膜用ガスの雰囲気
をプラズマ化し、プラズマ処理をおこなった後、反応室
内を排気し、プリコート成膜工程１１０が完了する。

【０００５】上記プリコート成膜工程を実施すること
で、反応室の内壁に、いわゆるプリコート膜が成膜され
る。このプリコート膜を成膜する目的は、次工程の基板
処理本番工程１３０において、基板上に成膜される薄膜
の膜特性を均一にするとともに、反応室の内壁がプラズ
マに叩かれて、そこから発生し飛散する金属等により基
板が汚染されるのを抑制することにある。

【０００６】プリコート成膜工程１１０完了後に、基板
処理本番工程１３０を実施する。反応室内の基板置き台
に基板を設置し、反応室内を排気後、基板を所定の温度
に加熱する。次に、反応室内へ成膜用ガスを導入する。
さらに、ＲＦ電源より高周波電力を供給し、プラズマ処
理をおこなって基板上に所望の成膜をおこなった後、反
応室内を排気し、基板を取り出して、基板処理本番工程
１３０が完了する。

【０００７】基板処理本番工程１３０が完了したら、ド
ライセルフクリーニング工程１４０を実施する。ドライ
セルフクリーニング工程１４０において、まず反応室内
を排気の後、クリーニングガスを導入する。そしてヒー
ターを所定の温度に設定し、ＲＦ電源より高周波電力を
供給して、前記クリーニングガスの雰囲気をプラズマ化
し、プラズマ処理をおこなった後、反応室内を排気し、
ドライセルフクリーニング工程１４０が完了する。

【０００８】ドライセルフクリーニング工程１４０を実
施すると、反応室内のプリコート膜はクリーニングガス
のプラズマにより除去される。そこで、次の回の基板処
理をおこなう際は、再びプリコート成膜工程１１０を実
施し、反応室の内壁にプリコート膜を成膜後、基板処理
本番工程１３０にて基板へのシリコン窒化膜の成膜をお
こなう。

【０００９】

【発明が解決しようとする課題】しかし、図９に示す従
来の技術に係る成膜工程の例には、次のような問題点が
あった。（１）基板処理された基板に、パーティクルによる汚染
が発生していることがある。このパーティクルとは、
０．１〜数μｍの粒子状物質である。これがある限度以
上に基板へ付着していると、半導体デバイス製造の後工
程において不良品発生の原因となるものである。

【００１０】（２）生産性向上の観点からは、成膜工程
例のフローにおいて、プリコート成膜工程１１０を実施
した際、基板処理本番工程１３０を連続的に所望回数実
施した後、ドライセルフクリーニング工程１４０を実施
することが好ましいのだが、ドライセルフクリーニング
をすることなく連続的に基板処理をおこなうと、その処
理バッチ回数とともに、基板へ付着するパーティクル数
も増加してくる。このため、従来は基板処理本番工程１
３０を実施する毎にドライセルフクリーニング工程１４
０の実施を余儀なくされ、生産性が悪かった。

【００１１】ところで、プラズマＣＶＤ法以外のＣＶＤ
法による基板処理の際におけるパーティクル発生の抑制
方法として、以下の方法が知られているが、これらの方
法は次の理由からプラズマＣＶＤ法には適用できない。
例えば、特開平７−２６３３７０号公報には、減圧ＣＶ
Ｄ法において、反応室内壁や基板置き台の材質を、成膜
する膜であるシリコン窒化膜と同等の熱膨張係数を有す
る材料であるＳｉＣを用いて構成することが記載されて
いる。しかし、プラズマＣＶＤ法は減圧ＣＶＤ法と異な
り、反応室の内壁は常温にて基板処理が実施され、減圧
ＣＶＤ法のように基板処理ガスが熱分解を起こすまで加
熱されることはない。従って、シリコン窒化膜の熱膨張
係数を考慮した特開平７−２６３３７０号公報の方法
を、プラズマＣＶＤ法に適用しても意味がない。

【００１２】例えば、特開２０００−１５０４９６号公
報には、減圧ＣＶＤ法において、プリコート膜上へさら
にプリコート膜を成する技術が記載されている。すなわ
ち、反応室内壁に成膜されたプリコート膜が、自身の膜
応力によって剥がれ落ちる前に反応室内の温度を変化さ
せて、プリコート膜中に故意に亀裂を生じさせ、膜応力
を緩和させる。次に、この亀裂を生じたプリコート膜上
にこれを覆うように、新たな薄膜を成膜することで、汚
染およびパーティクルの発生を抑制しようとする方法が
記載されている。

【００１３】ところが、上述したように、プラズマＣＶ
Ｄ法においては反応室内壁の温度は常温である。このた
め反応室内壁に成膜されるプリコート膜は、特開２００
０−１５０４９６号公報に記載された減圧ＣＶＤ法で成
膜されるプリコート膜とはストイキオメトリが異なっ
た、粉末が固体化した状態で付着する。このため自身の
膜応力は殆ど発生せず、さらに膜応力を原因とする亀裂
が発生しないので、この方法を適用することに意味がな
いのである。

【００１４】以上のことより、本発明の課題は、プラズ
マＣＶＤ法による基板処理において、基板に付着するパ
ーティクルの数を抑制して、基板の連続処理回数を上げ
ることが可能な半導体デバイスの製造方法を提供するこ
とである。

【００１５】

【課題を解決するための手段】第１の発明は、内壁に膜
が付着した状態の反応室内でプラズマＣＶＤ法により基
板を処理する際、基板処理前に、反応室内を、それ単独
では成膜に寄与しないガスを用いてプラズマ放電処理す
ることを特徴とする半導体デバイスの製造方法である。
このプラズマ放電処理により、内壁に付着した膜に含ま
れる原子結合はプラズマよりエネルギーを与えられる。
エネルギーを与えられると、与えられるエネルギーより
低い解離エネルギーを有する原子結合は解離をおこし、
前記与えられるエネルギーより高い解離エネルギーを有
する安定な原子結合へ遷移する。

【００１６】さらにこのプラズマは、それ単独では成膜
に寄与しないガスのプラズマなので、このガスの成分が
新たに前記膜上に堆積して、解離エネルギーの低い原子
結合を形成することがない。この結果、内壁に付着した
膜に起因するパーティクルの発生を抑制することがで
き、基板の連続処理回数を向上できる。

【００１７】第２の発明は、第１の発明に記載の半導体
デバイスの製造方法であって、基板処理前に反応室内を
プラズマ放電処理する際の高周波電力が、基板処理時の
高周波電力よりも大きいことを特徴とする半導体デバイ
スの製造方法である。第１の発明に記載した、それ単独
では成膜に寄与しないガスを用いて、内壁に付着した膜
に含まれる解離エネルギーの低い原子結合を、より高い
解離エネルギーを有する安定な原子結合へ遷移させる
際、基板処理時の高周波電力よりも大きな電力を印加し
てプラズマを生成することにより、この遷移の反応の確
率を上げると共に、膜中のより深い所においても、この
遷移反応を起こさせることが可能となる。その結果、基
板処理時に、パーティクルの発生をより抑制することが
できる。

【００１８】第３の発明は、第１または第２の発明に記
載の半導体デバイスの製造方法であって、基板処理がシ
リコン窒化膜の成膜であり、基板処理前の反応室内に対
するプラズマ放電処理時に導入するガスが、水素、窒
素、アンモニアのうちの少なくとも１つを含むガスであ
ることを特徴とする半導体デバイスの製造方法である。
第１または第２の発明に記載した、それ単独では成膜に
寄与しないガスが、水素、窒素、アンモニアのうちの少
なくとも１つを含むガスであると、膜に含まれる原子結
合をより安定な原子結合へ遷移させることができる。特
に、基板処理がシリコン窒化膜の成膜である場合は、安
定なＳｉ−Ｎ結合へ遷移する際の窒素の供給源となるこ
とより、アンモニアおよび／または窒素を成分としたガ
スを用いることが好ましい。

【００１９】第４の発明は、第１から第３の発明のいず
れかに記載の半導体デバイスの製造方法であって、前記
反応室内にプラズマを発生して前記内壁に付着した膜を
プラズマ処理する際の高周波電力が、３５０〜４５０Ｗ
であることを特徴とする半導体デバイスの製造方法であ
る。

【００２０】第５の発明は、第１から第４の発明のいず
れかに記載の半導体デバイスの製造方法であって、前記
プラズマＣＶＤ法により半導体基板上に成膜処理をおこ
なう毎に、前記それ単独では成膜に寄与しないガスを導
入し、反応室内にプラズマを発生して前記内壁に付着し
た膜をプラズマ処理することを特徴とする半導体デバイ
スの製造方法である。

【００２１】第６の発明は、基板を処理する反応室と、
反応室内に基板処理ガスを導入する基板処理ガス導入手
段と、反応室内の雰囲気を排気する排気手段と、プラズ
マを発生させるプラズマ発生手段とを有し、半導体基板
上へ、プラズマＣＶＤ法により成膜処理をおこなう基板
処理装置であって、基板処理前に、反応室内に、それ単
独では成膜に寄与しないガスを導入し、反応室内にプラ
ズマを発生させて、プラズマ処理することを特徴とする
基板処理装置である。ここで、基板処理装置は半導体デ
バイスの製造方法を実施するための半導体製造装置を構
成する要素である。

【００２２】

【発明の実施の形態】ここで、本発明の実施の形態につ
いて、図面を用いて説明する。（パーティクル発生のメカニズム）本発明を成すにあた
り、発明者らは、シリコン窒化膜を例としてパーティク
ル発生のメカニズムについて研究をおこなった。図３
は、反応室の内壁に成膜されたプリコート膜１２の原子
レベルの模式的な拡大図である。図３に示すように、プ
リコート膜１２中には、シリコンＳｉ、窒素Ｎ、水素
Ｈ、等が含有されているが、プラズマＣＶＤにより成膜
された膜中においては、Ｓｉ−Ｎの原子結合以外にも、
Ｓｉ−Ｓｉ、Ｓｉ−Ｈ、Ｎ−Ｈ、等の原子結合がランダ
ム且つ複雑に結合した状態となっている。これはプラズ
マＣＶＤ法による成膜に特有な現象である。

【００２３】次に、図５は、図３の状態のプリコート膜
１２がプラズマに曝された際の、原子レベルの模式的な
拡大図である。図５に示すように、プリコート膜１２が
プラズマに曝されるとプリコート膜１２中のシリコンＳ
ｉ、窒素Ｎ、水素Ｈは、プラズマ中の電子ｅ１３よりエ
ネルギーを吸収し、Ｓｉ−Ｈ、Ｓｉ−Ｓｉ、等の結合が
切断される。そして、プリコート膜１２中の各原子がプ
ラズマの電界よりエネルギーを吸収し、中性分子が中性
原子に解離する解離反応が起きる。

【００２４】ここで、たとえば中性分子をＡＢ、電子を
ｅ、中性原子をＡおよびＢとすると、解離反応は、一般
に次の（式１）で表される。ＡＢ＋ｅ→Ａ＋Ｂ＋ｅ’ ……（式１）つまり、（式１）の左辺の電子ｅが有する内部エネルギ
ーが、反応室内で発生した電界の影響で増大し、遂には
中性分子ＡＢを解離できるエネルギー以上となり、中性
分子ＡＢに衝突する。すると電子ｅに衝突された中性分
子ＡＢは、電子ｅよりエネルギーを吸収し中性原子Ａと
Ｂとに解離するのである。一方、電子ｅはエネルギーを
失った電子ｅ’となる。

【００２５】ここで、プリコート膜１２中における各種
原子結合の１ｍｏｌ当たりの解離エネルギーＥｋｃａｌ
／ｍｏｌを解離の化学反応式と共に（式２〜５）に示
す。尚、これらの反応は全て吸熱反応である。ＳｉＨ＋Ｅ→Ｓｉ＋Ｈ但しＥ＝７４．６ｋｃａｌ／ｍｏｌ……（式２）ＳｉＮ＋Ｅ→Ｓｉ＋Ｎ但しＥ＝１０５ｋｃａｌ／ｍｏｌ ……（式３）ＳｉＳｉ＋Ｅ→Ｓｉ＋Ｓｉ但しＥ＝７６ｋｃａｌ／ｍｏｌ……（式４）ＮＨ＋Ｅ→Ｎ＋Ｈ但しＥ＝８６ｋｃａｌ／ｍｏｌ ……（式５）ここで、１ｋｃａｌ／ｍｏｌ＝４．３３６４１１×１０
^-2ｅＶであることより、前記各原子結合を解離エネルギ
ーＥの高い順に並べると（式６）のようになる。Ｓｉ−Ｎ：4.55eV＞Ｎ−Ｈ：3.73eV＞Ｓｉ−Ｓｉ：3.30eV＞Ｓｉ−Ｈ：3.23eV ……（式６）（式６）より、プリコート膜１２中において、Ｓｉ−Ｎ
の解離エネルギーは４．５５ｅＶと最も高く、逆にＳｉ
−Ｈの解離エネルギーは３．２３ｅＶと最も低い。すな
わち、Ｓｉ−Ｎ結合は比較的安定で高エネルギープラズ
マでないと解離させることができないが、Ｓｉ−Ｈ結合
は比較的不安定で低エネルギープラズマでも解離させる
ことができる。

【００２６】ここで再び、図５において、プリコート膜
１２中の各原子結合が、前記解離エネルギー以上のエネ
ルギーを電子ｅ１３との衝突により得たとすると、その
部分の結合は切断される。この切断現象が、プリコート
膜１２中のいたるところで起き、その結果、ある程度の
大きさを持った塊がプリコート膜１２より剥離する。こ
の剥離した塊が、重力により基板上に落下して付着し、
パーティクルになると考えられる。

【００２７】（前駆的な研究）ここで、本発明者らは、
基板処理の際に、基板処理ガスへ印加する高周波電力を
大きくして、反応室の内壁に付着するＳｉ−Ｈ、Ｎ−
Ｈ、Ｓｉ−Ｓｉ、等の結合を解離させ安定なＳｉ−Ｎ結
合に変化させてしまうことを考えた。しかし、実際に
は、基板上に成膜されるシリコン窒化膜の膜厚の均一性
や膜応力、等の成膜特性も、この高周波電力に依存して
いるので、Ｓｉ−Ｈ、Ｎ−Ｈ、Ｓｉ−Ｓｉ、等の結合の
解離のみに注目して、印加する高周波電力の電力値を設
定すればよい、と一概に言うことはできない。因みに、
基板処理の際における高周波電力の値は、基板上のシリ
コン窒化膜に求められる成膜特性により、大体３００〜
４００Ｗの範囲に自ずと決められてしまうのである。

【００２８】そして、前記自ずと決められた３００〜４
００Ｗの範囲の高周波電力では、成膜されたプリコート
膜１２中に存在するＳｉ−Ｈ、Ｎ−Ｈ、Ｓｉ−Ｓｉの結
合を、予め解離させることができないため、結局、次の
回の基板処理を実施する際にこれらの結合が解離し、パ
ーティクルとして剥がれ落ち基板へ付着してしまうので
ある。

【００２９】（本発明におけるパーティクル発生の抑制
メカニズム）ここで、本発明者らは、以下のような全く
新規な発想に想到した。すなわち、プリコート膜１２が
形成された反応室内へ、それ単独では成膜に寄与しない
ガスを導入し、反応室内にプラズマを発生させてプリコ
ート膜１２をプラズマ放電処理して、Ｓｉ−Ｈ、Ｓｉ−
Ｓｉ、等の結合を予め解離させてしまった後で、基板処
理をおこなえばパーティクルの発生を抑制できることに
想到した。

【００３０】そして、前記プラズマ放電処理において、
反応室内にプラズマを発生させる際の高周波電力を、基
板処理本番工程の際の高周波電力より大きくした場合に
は、プリコート膜１２中の、Ｓｉ−Ｈ、Ｓｉ−Ｓｉ、等
の結合を、予め高い確率と、深い範囲で解離させておけ
ば、それより少ない高周波電力で実施される基板処理に
おいて、パーティクルの発生をより抑制でき、さらに好
ましいことに想到したのである。

【００３１】さらに、前記プラズマ放電処理において、
それ単独では成膜に寄与しないガスが、アンモニア、窒
素等の窒素原子を有するガスを含んでいると、前記解離
したＳｉ−Ｈ、Ｓｉ−Ｓｉ、等の結合が安定なＳｉ−Ｎ
結合へ遷移する際の窒素源を供給できるので、さらに加
えて好ましいことに想到したのである。

【００３２】上述したことを、図６を用いて更に詳細に
説明する。図６は、それ単独では成膜に寄与しないガス
のプラズマでＳｉ−Ｈ結合、Ｓｉ−Ｓｉ結合を含む膜を
プラズマ処理した際の、各原子結合の反応遷移を、エネ
ルギーの大きさを縦軸にとり、化学反応遷移を横軸にと
って示した図である。

【００３３】膜中のＳｉ−Ｈ結合、Ｓｉ−Ｓｉ結合を予
め解離させるためには、膜に対しＳｉ−Ｈ結合の解離エ
ネルギーである３．２３ｅＶ以上、より好ましくはＳｉ
−Ｓｉ結合の解離エネルギーである３．３０ｅＶ以上
で、Ｓｉ−Ｎ結合の解離エネルギー４．５５ｅＶ以下の
エネルギーを供給できるプラズマを反応室４内に生成
し、上述した基板５の処理本番の工程を実施する前に、
プリコート膜１２をプラズマ処理すればよい。こうすれ
ば、Ｓｉ−Ｈ結合、Ｓｉ−Ｓｉ結合は遷移状態のＳｉ、
Ｈの状態を経てＳｉ−Ｎ結合の状態へ進行するが、Ｓｉ
−Ｎ結合の状態から遷移状態のＳｉ、Ｈへは逆行できな
いからである。この遷移過程の結果、当初、Ｓｉ−Ｓ
ｉ、Ｓｉ−Ｈ、Ｎ−Ｈ、Ｓｉ−Ｎという様々にばらつい
ていたプリコート膜１２中の原子結合は、概ね、安定な
Ｓｉ−Ｎ結合に遷移させることができる。図４は、完全
結晶状態におけるシリコン窒化膜の原子レベルの模式的
な拡大図である。プリコート膜１２中の原子結合が、概
ね、安定なＳｉ−Ｎ結合に遷移すれば、その部分は、図
４に示す完全結晶状態に近い構造をとると考えられる。
この結果、基板処理においてパーティクルの発生を抑制
することができる。

【００３４】（実施例）ここで、図１、図２、図７、図
８を用いて本発明の実施例について説明する。図１は本
実施例に用いた、マグネトロン型プラズマＣＶＤ装置の
模式図であり、図２は、図１の反応室における内壁の一
部の拡大断面図であり、図７は、本実施例に係る、横軸
に高周波電力の値を、縦軸にパーティクルの個数をとっ
たグラフである。図８は、図１の装置を用いた本実施例
の成膜工程例のフローを示した図である。図１におい
て、基板処理ガスは、ガスシャワー板１に接続されたガ
ス供給管２より供給され、ガスシャワー板１に穿たれた
ガス分散穴３より、反応室４内へ噴出する。反応室４内
に供給されたガスは、排気口１５より排気される。反応
室４内に置かれる基板５は、基板置き台６の直上に載置
され、基板置き台６の内部に敷設された基板加熱ヒータ
ー７により所望の温度に加熱される。なお反応室４を形
成する容器はアルミニウム（Ａｌ）および酸化アルミニ
ウム（Ａｌ ₂Ｏ₃（アルミナ））で構成されており、基板
置き台６は窒化アルミニウムで構成されており、ガスシ
ャワー板１は石英で構成されている。本実施例において
は８インチの基板を用いた。反応室４の外側にはプラズ
マ生成領域を囲むように配置されたリング電極８と、リ
ング電極８の表面に、リング電極８の軸方向にほぼ平行
な磁力線を形成するための一対のリング状のマグネット
９とが設けられている。そして、高周波発生電源１０か
らの高周波電力をインピーダンス整合器１１を介してリ
ング電極８に供給し、反応室４内の基板処理ガスをプラ
ズマ化して、基板５の表面に所望の膜種を成膜するが、
本実施例ではシリコン窒化膜を成膜した。

【００３５】このマグネトロン型プラズマＣＶＤ装置を
用いた基板処理のフローの例を、以下に説明する。図８
に示すプリコート成膜工程１１０において、まず反応室
４内に基板５を入れない状態で反応室４内を排気し、そ
の後、反応室４内へ、ガス供給管２およびガス分散口３
を通じて成膜用ガス（ＳｉＨ₄、ＮＨ₃、Ｎ₂の混合ガ
ス）を導入する。このとき反応室内の圧力は、１０〜２
０Ｐａに設定する。そしてヒーター７を４００〜８００
℃に設定し、ＲＦ電源よりインピーダンス整合器１１を
通じて３００〜４００Ｗの高周波電力をリング電極８へ
供給して成膜用ガスをプラズマ化し、５〜２０分間プラ
ズマ処理をおこなった後、反応室４内を排気し、プリコ
ート成膜工程１１０が完了した。

【００３６】上記プリコート成膜工程１１０を実施する
ことで、反応室４の内壁に、いわゆるプリコート膜が成
膜される。図２に、このプリコート膜１２が反応室４の
内壁に成膜された状態を示す。このプリコート膜１２を
成膜する目的は、後述する基板処理本番工程において、
基板５上に成膜される薄膜の膜特性を均一にするととも
に、反応室４の内壁がプラズマに叩かれて、そこから発
生し飛散する金属等により基板５が汚染されるのを抑制
することにある。

【００３７】再び、図８に戻る、プラズマ放電処理工程
１２０において、まず反応室４内を排気した後、反応室
４内へ、単独では成膜に寄与しないガスを導入した。こ
こでガスの例としてアンモニア、水素、および窒素を選
んだ。これらのガスは１〜１０Ｐａの圧力で導入した。

【００３８】そして各ガス導入において、ヒーター７を
４００〜７００℃に設定し、ＲＦ電源１０よりインピー
ダンス整合器１１を通じて１００Ｗ、２００Ｗ、３００
Ｗ．．．というように１０００Ｗの範囲まで６段階の高
周波電力をリング電極８へ供給してガスをプラズマ化
し、１〜３分間プラズマ放電処理をおこなった後、反応
室４内を排気し、プラズマ放電処理工程１２０が完了し
た。

【００３９】次に、基板処理本番工程１３０を実施す
る。このとき反応室４内の圧力は１０〜２０Ｐａとし
た。基板置き台６に基板５を載置し、反応室４内を排気
後、ヒーター７にて基板の温度を４００〜７００℃に加
熱する。次に、反応室４内へ、ガス供給管２およびガス
分散口３を通じて成膜用ガス（ＳｉＨ₄、ＮＨ₃、Ｎ₂の
混合ガス）を導入する。さらに、ＲＦ電源よりインピー
ダンス整合器を通じて３００Ｗの高周波電力をリング電
極へ供給し、１〜２分間プラズマ処理をおこなった後、
反応室内を排気し、基板を取り出して、１回目の基板処
理本番工程１３０が完了した。

【００４０】ここで、成膜の完了した基板上に付着して
いるパーティクル数について計測をおこなったのでその
結果について、図７を用いて説明する。図７は、横軸
に、プリコート膜のプラズマ放電処理１２０の際、それ
単独では成膜に寄与しないガスに印加する前述した高周
波電力の電力値をとり、縦軸に、基板処理本番工程１３
０において基板に付着したパーティクルの個数をとり、
ガス種として水素、窒素、アンモニアを用いた場合のグ
ラフである。水素は□、窒素は△、アンモニアは○で示
した。

【００４１】尚、ここで基板上に付着しているパーティ
クル数の計数方法について説明する。本実施例において
は、成膜完了後の８インチの基板をテンコール社製のサ
ーフスキャン装置に設置し、基板上に付着している０．
１６μｍφ以上のパーティクルの数を計数し、この個数
をパーティクルの個数とした。

【００４２】図７の結果より、パーティクル発生の抑制
効果の観点より、水素、窒素、アンモニアの３種のガス
を比較した場合、アンモニアの効果が最も大きく、以
下、窒素、水素の順であった。この理由は、上述したよ
うにアンモニアの解離エネルギーが３．２３〜４．５５
ｅＶの範囲に入っており、且つ自身の中に窒素原子を有
し、これがＳｉ−Ｎ結合生成の際の窒素源となっている
からであると考えられる。

【００４３】窒素は自身の解離エネルギーが３．２３〜
４．５５ｅＶの範囲より大きいため、パーティクルの抑
制効果がアンモニアより低いものと考えられる。水素は
自身の解離エネルギーは３．２３〜４．５５ｅＶの範囲
内だが、パーティクルの抑制効果がアンモニアより低
い。これは自身の中にＳｉ−Ｎ結合生成の際の窒素源を
有していないためと考えられる。従って、水素に、窒素
および／またはアンモニアを混合したガスを用いれば、
これらのガスが窒素源となりアンモニアを使用した場合
と同程度のパーティクルの抑制効果を発揮させることが
できると考えられる。

【００４４】上述の結果より、それ単独では成膜に寄与
しないガスとして、まずアンモニアに注目し、プラズマ
放電処理の際、ガスに印加する高周波電力の電力値と、
パーティクルの個数との関係を検討した。その結果、高
周波電力の電力値は、３００〜５００Ｗの範囲が好まし
く、この範囲より小さすぎても、大きすぎてもパーティ
クルの個数は増加した、さらに好ましい範囲は３５０〜
４５０Ｗであることも判明した。更に、水素、窒素へ注
目してみても、いずれの場合も好ましい高周波電力の電
力値は３００Ｗと考えられる。以上のことより、プラズ
マ放電処理する際の高周波電力は、基板処理時の高周波
電力よりも大きいことが好ましいと判明した。

【００４５】図１０は、連続処理バッチ数毎に基板へ付
着するパーティクル数の推移を比較例とともに示した実
施例のグラフである。比較例は、プリコート成膜工程１
１０→基板処理本番工程１３０→基板処理本番工程１３
０→……という連続処理を行ったもので、基板処理本番
工程１３０の前に実施例のプラズマ放電処理を行ってい
ない。なお、図７に示すグラフが実施例の方法で１サイ
クルの処理を行った場合のパーティクル数の計数結果を
示すのに対し、図１０のものは、プリコート成膜工程１
１０→プラズマ放電処理工程１２０→基板処理本番工程
１３０→プラズマ放電処理工程１２０→基板処理本番工
程１３０→……という操作による連続処理バッチ数毎に
基板に付着するパーティクル数を計数したものである。

【００４６】図１０において、横軸は基板処理本番工程
の処理バッチ回数、縦軸は基板上に付着するパーティク
ルの計数値である。成膜に寄与しないガスとしてアンモ
ニアを選択し、印加する高周波電力の電力値は４００Ｗ
とした。また、パーティクル数が２０個となる規格値の
ラインは、特に、８インチウェーハ上に形成されるＣＭ
ＯＳ−ＬＳＩのシリコン窒化膜を用いたゲート電極に要
請されるパーティクル数の上限値である。図１０の結果
より明らかなように、比較例においては処理バッチ数が
１回において、基板上に付着したパーティクル数が２０
個となり、以降も処理バッチ数の増加とともにパーティ
クル数も増加する傾向がみられた。これに対し、実施例
においては処理バッチ数が１回〜１０回において、基板
上に付着したパーティクル数が２０個を超えることはな
く、パーティクル数が規格値のラインの下側に納まる傾
向がみられた。これよりプラズマ放電処理工程が十分に
パーティクルの発生を抑制していること、および基板処
理を連続的に実施する回数を大幅に増やすことできるこ
とが確認できた。

【００４７】

【発明の効果】本発明によれば、基板処理前に、それ単
独では成膜に寄与しないガスを用いて反応室内をプラズ
マ放電処理するようにしたので、基板に付着するパーテ
ィクルの数を抑制し、基板の連続処理回数を向上するこ
とができる。

【図面の簡単な説明】

【図１】本発明に係るマグネトロン型プラズマＣＶＤ装
置の模式図である。

【図２】本発明と従来の技術とに係るプリコート膜が反
応室の内壁に成膜された状態を示す模式図である。

【図３】本発明と従来の技術とに係る、プリコート膜の
原子レベルの模式的な拡大図である。

【図４】本発明に係る、完全結晶状態におけるシリコン
窒化膜の原子レベルの模式的な拡大図である。

【図５】従来の技術とに係る、プリコート膜がプラズマ
に曝された際の、原子レベルの模式的な拡大図である。

【図６】本発明に係る、プラズマでプリコート膜を照射
した際の、各原子結合の反応遷移図である。

【図７】本発明に係る、高周波電力の値を横軸に、パー
ティクルの個数を縦軸にとったグラフである。

【図８】本発明に係るプラズマＣＶＤ装置を用いた成膜
工程例のフロー図である。

【図９】従来の技術に係るプラズマＣＶＤ装置を用いた
成膜工程例のフロー図である。

【図１０】本発明に係る、基板処理本番工程の処理バッ
チ回数と、パーティクル数とを示したグラフである。

【符号の説明】

４．反応室５．基板１２．プリコート膜１３．電子

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4K030 BA40 CA04 CA12 DA06 FA02 JA06 JA16 5F045 AA08 AB33 AC01 AC12 AC15 AD08 AD09 AD10 AE17 AE19 AF03 BB08 BB15 EF05 EH12 EH16 5F058 BA20 BC08 BE10 BF07 BF23 BF30 BF39 BJ01

Claims

【特許請求の範囲】

【請求項１】内壁に膜が付着した状態の反応室内でプラ
ズマＣＶＤ法により基板を処理する際、基板処理前に、反応室内を、それ単独では成膜に寄与し
ないガスを用いてプラズマ放電処理することを特徴とす
る半導体デバイスの製造方法。
【請求項２】請求項１に記載の半導体デバイスの製造方
法であって、基板処理前に反応室内をプラズマ放電処理する際の高周
波電力が、基板処理時の高周波電力よりも大きいことを
特徴とする半導体デバイスの製造方法。
【請求項３】請求項１または２に記載の半導体デバイス
の製造方法であって、基板処理がシリコン窒化膜の成膜であり、基板処理前の
反応室内に対するプラズマ放電処理時に導入するガス
が、水素、窒素、アンモニアのうちの少なくとも１つを
含むガスであることを特徴とする半導体デバイスの製造
方法。