JP5219505B2 - チャンバー洗浄工程間の時間を延長する方法 - Google Patents

チャンバー洗浄工程間の時間を延長する方法 Download PDF

Info

Publication number
JP5219505B2
JP5219505B2 JP2007506147A JP2007506147A JP5219505B2 JP 5219505 B2 JP5219505 B2 JP 5219505B2 JP 2007506147 A JP2007506147 A JP 2007506147A JP 2007506147 A JP2007506147 A JP 2007506147A JP 5219505 B2 JP5219505 B2 JP 5219505B2
Authority
JP
Japan
Prior art keywords
film
chamber
substrates
processing chamber
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007506147A
Other languages
English (en)
Other versions
JP2007531304A (ja
JP2007531304A5 (ja
Inventor
レイモンド・ジョー
ジョン・ガンファー
アンソニー・ディップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2007531304A publication Critical patent/JP2007531304A/ja
Publication of JP2007531304A5 publication Critical patent/JP2007531304A5/ja
Application granted granted Critical
Publication of JP5219505B2 publication Critical patent/JP5219505B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/318Inorganic layers composed of nitrides
    • H01L21/3185Inorganic layers composed of nitrides of siliconnitrides

Description

本発明は、半導体製造工程に関し、より具体的には、処理チャンバーの中のチャンバー部品の上に膜を形成することによって、チャンバー洗浄工程間の時間を延長する方法に関する。
多くの半導体製造工程が、プラズマエッチチャンバー(plasma etch chambers)、プラズマデポジションチャンバー(plasma deposition chambers)、熱処理チャンバー、ケミカルベイパーデポジションチャンバー、アトミックレイヤーでポジションチャンバー(Atomic layer deposition chambers)などの処理チャンバーの中で行われている。処理チャンバー内の基板の処理は処理環境に曝されたチャンバー部品の上への堆積物(material deposits)の形成を引き起こす。堆積物は半導体製造に有害となる場合があり、そのような堆積物を除去するために処理チャンバーの周期的な、湿式または乾式の洗浄が必要とされている。
チャンバー部品は通常、堆積物によってパーティクルの問題が生じた後に交換され、または洗浄される。このような交換または洗浄は、順次行われる互換性のない工程の間で、且つ有害な工程条件または好ましくない処理結果が観測された後に行われている。素子の回路配置(geometries)が縮小化され、パーティクルサイズ、及び処理チャンバー内及び処理された基板上のパーティクルレベルに関する許容範囲が厳しくなるにつれて、チャンバー洗浄工程の頻度が増加し、それによって処理装置の処理能力は低下し、所有コスト(cost of ownership)は増加する。
高い膜応力を有する膜を含む堆積物があると、処理チャンバー中のパーティクルレベルを低下させるためにより頻繁なチャンバー洗浄が必要となる。高い膜応力は、膜圧の合計が臨界値に近づいたとき、及び、膜が熱的な変化を経るときに膜割れを促進する。応力の蓄積は、膜のフレーク化(flaking)、及び処理チャンバー全体に運ばれる小さなパーティクルへの膜の分解を生じさせる。パーティクル検出技術によって、処理チャンバー内、または処理された基板上の臨界パーティクルレベルが検出されると、チャンバー洗浄工程が適正な製造条件に復帰させるために使用される。
また、素子の回路配置の縮小は、半導体製造の間に行われるさまざまな処理ステップに対する熱履歴(thermal budget)の低減を必要としている。例えば、反射防止膜 (ARC:antireflective coatings)、拡散バリア、及び保護用キャップ層として使用される窒化シリコン(SiN)膜は、通常は、基板上に低圧化学的気相堆積工程(LPCVD:low−pressure chemical vapor deposition)で、ジクロロシラン(DCS,SiHCl)とアンモニア(NH)とを約750度以上の基板温度で熱的に反応させることによって形成される。しかしながら、高い処理温度は半導体に有害となる場合がある。基板の上にSiN膜を形成するための処理温度は、NHの存在下でビスターシャリーブチルアミノシラン(BTBAS,SiH(NHBu)のような有機物前駆体を熱的に分解することによって、下げることができる。しかしながら、DCS及びNH3の代わりにBTBASを使用する工程の使用は、非常に高い膜応力及びSiN膜のチャンバー部品への密着強度の減少ために、結果として処理チャンバー内及び処理された基板上のパーティクルレベルを増加させる場合がある。チャンバー部品上のSiN膜の厚みの合計に基づき、必要とされるチャンバー洗浄工程間の時間は、DCS及びNHを使用する場合に比べ、BTBASベースの工程を使用する場合の方が一桁短い。
本発明は、チャンバー洗浄工程間の時間を延長する方法を提供する。この目的のために、処理チャンバーを備える処理システムが提供され、パーティクル抑制膜が処理チャンバー内のチャンバー部品上に形成され、基板処理の際の処理チャンバー内のパーティクル形成が抑制され、少なくとも一の基板が処理チャンバー内に導入され、製造工程が処理チャンバー内で行われ、そして少なくとも一の基板は処理チャンバーから取り出される。
本発明の一の形態において、パーティクル抑制膜(particle−reducing film)は清浄なチャンバー部品上に形成された酸化膜または酸化窒化膜であって良い。本発明の他の一の形態において、酸化膜または酸化窒化膜のパーティクル抑制膜は、チャンバー部品上に形成されている予め存在している堆積物上に形成されることができる。また、本発明の他の一の形態において、パーティクル抑制膜は、チャンバー部品上に形成された予め存在している堆積物の少なくとも一部を化学的に転換させて、その一部を酸化物、窒化物、または酸化窒化物に変えることによって形成されることができる。基板の処理中に、新しい堆積物がチャンバー部品上のパーティクル抑制膜の上に形成され、パーティクル抑制膜の存在が、予め存在している堆積物または新しい堆積物の一方または両方からのパーティクルの形成を抑制する。
さらに、本発明は、演算装置によって実行できる、コンピュータで読み取り可能な記憶媒体を提供し、処理システムに本発明の方法を行わせる。
図1Aは、本発明の実施形態によるバッチタイプの製造システムの単純化されたブロックダイアグラムを示している。バッチタイプの製造システム100は、処理チャンバー102、ガス注入システム104、加熱器122、真空ポンプシステム106、プロセスモニターシステム108、及びコントローラ124を備えている。複数の基板110は、処理チャンバー102の中に装填され、基板ホルダー112を用いて処理されることができる。さらに、処理チャンバー102は、外側部分114と内側部分116とからなっている。本発明の一形態において、内側部分116は処理チューブであってよい。
ガス注入システム104は、工程チャンバー102の清掃のために工程チャンバー102の中にガスを導入する。ガス注入システム104は、例えば、液体を気化させるための気化器を有する液体分配システム(LDS、図示せず)を備えることができる。気化された液体は、キャリアガスの助けを借りて、またはキャリアガスの助けなしに処理チャンバー102の中に流れ込むことができる。例えば、キャリアガスが用いられるときには、ガス注入システム104は、キャリアガスが液体を収容している液槽を通って泡立つ、バブリングシステムを備えることができる。加えて、ガス注入システム104は、高圧容器からガスを流すように形成されることができる。さらに、上述のガスの流れは、例えば、不活性ガスを含有することができる。多数のガス供給ラインは、処理チャンバー102の中にガスを流すように配置されることができる。ガスは、内側部分116によって形成され、基板110に露出した容積(volume)118の中に導入されることができる。次いで、ガスは、内側部分116及び外側部分114によって形成された容積120に流れ込み、真空ポンプシステム106によって処理チャンバー102から排気される。
基板110は処理チャンバー102の中に装填され、基板ホルダー112を用いて処理される。バッチ式の処理システム100によって、多くの密接に積み重ねられた基板110が処理されることができ、このことによって結果的に高い基板生産量が実現される。基板のバッチサイズは、例えば、約100基板(ウエハ)またはそれ以下とすることができる。選択的に、バッチサイズは約25基板、またはそれ以下とすることができる。例えば、処理チャンバー102は、どんなサイズの基板でも処理することができ、例えば、200mm基板、300mm基板、またはそれより大きな基板でも処理することができる。例えば、基板110は、半導体基板(シリコン半導体やコンパウンド半導体など)、LCD基板、及びガラス基板で構成されている。清浄な基板に加えて、その上に誘電体の薄膜が形成された基板が使用されることができる。誘電体の薄膜としては酸化膜、窒化膜、及び酸化窒化膜があるが、これらに限られない。
バッチ式の処理システム100は、コントローラ124によって制御され、このコントローラ124は、バッチ式処理システム100からの出力信号をモニターするだけでなく、バッチ式処理システムの入力信号を通信し、起動させるのに十分な制御電圧を発生させることができる。さらに、コントローラ124は、処理チャンバー102、ガス注入システム104、加熱器122、プロセスモニターシステム108、及び真空ポンプシステム106に接続され、情報を交換することができる。例えば、コントローラ124のメモリーに記憶されたプログラムは、記憶された工程記述書(process recipe)に従ってバッチ式の処理システム100の前述した部品の制御に使用されることができる。コントローラ124の一例は、デル プレシジョン ワークステーション 610(DELL PRECISION WORKSTATION 610#)であり、テキサス州オースチンのデルコーポレイションから入手できる。
リアルタイムのプロセスモニターは、プロセスモニターシステム108を使用して、行うことができる。一般に、プロセスモニターシステム108は、多才なモニターシステムであり、例えば、質量分析器(MS)またはフーリエ変換型赤外分光光度計(FTIR)を備えることができる。プロセスモニターシステム108は工程環境中のガス状の化学種(chemical species)の質的及び量的分析を提供することができる。モニターされることのできるプロセスパラメータには、ガス流量、ガス圧、ガス比率、ガスの種類、及びガスの純度が含まれる。選択的に、プロセスモニターシステム108は、処理チャンバー102の中のパーティクルレベルを測定するレーザ式のパーティクルカウンターであることもできる。
図1Bは、本発明の一つの実施形態に従った、また別のバッチ式の処理システムの簡単化されたブロックダイアグラムを示す。バッチ式処理システム1は、処理チャンバー10と、処理チューブ25とを備え、該処理チューブ25の上端は排気管80に接続され、下端は円柱状のマニホールド(manifold)2の蓋27に密閉状態に連結されている。排気管80は処理チューブ25から真空ポンプシステム88へガスを放出し、処理システム1の中を大気圧以下に維持している。多数の基板(ウェハ)40をタイヤ状に(それぞれの水平な面が垂直方向の間隔を開けて)支持する基板ホルダー35が、処理チューブ25の中に置かれている。基板ホルダー35は、ターンテーブル26の上に備えられ、ターンテーブル26は、蓋27を貫通し、モータ28に駆動される回転シャフト21の上に載置されている。
ターンテーブル26は、全体的な膜の均一性を改善するために、処理の間回転させられることができるが、選択的にターンテーブルは処理の間静止していることも可能である。蓋27は、基板ホルダー35を処理チューブ25の中へ及び外へ移動するためのエレベータ22の上に載置されている。蓋27がエレベータ22の最も上部に位置しているときに、蓋27はマニホールド2の開放端を閉塞するようにされている。
多数のガス供給ライン45は、マニホールドの周りに配置することができ、多数のガスを、ガス供給ラインを通じて、処理チューブ25の中に供給する。
図1Bには、多数のガス供給ラインのうち、一のガス供給ライン45のみが示されている。ガス供給ライン45はガス注入システム94に接続されている。筒状の熱反射板30は、反応チューブ25を覆うように配置されている。熱反射板30は、鏡面仕上げされた内面と、底部加熱器65、上部加熱器15、及び排気管加熱器70とを備え、前記鏡面仕上げされた内面は、主加熱器20によって射出された射出熱の消散を抑制する。螺旋形状の冷却水経路(図示されず)が、冷却媒体通路として処理チャンバー10の壁の中に形成されている。
真空ポンプシステム88は、真空ポンプ86、トラップ84、及び自動圧力制御装置(APC)82から構成されている。例えば、真空ポンプ86は、毎秒20000リットルまでの(それ以上の)ポンプ速度が可能な乾式真空ポンプを備えている。処理の間、ガスはガス注入システム94を介して処理チャンバー10の中に導入されることができ、処理圧はAPC82によって調節されることができる。トラップ84は、未反応前駆体物質と副産物とを処理チャンバー10から回収する。
工程モニターシステム92は、リアルタイム工程モニターが可能なセンサー75を備えるとともに、例えば、MS、FTIR分光計、またはパーティクルカウンターを備えることができる。コントローラ90は、マイクロプロセッサー、メモリー、及びデジタルI/Oポートを備え、処理システム1からの出力をモニターするだけでなく、処理システム1と通信し、処理システムへの入力を動作させるのに十分な制御電圧を発生させることができる。さらに、コントローラ90は、ガス注入システム94、モータ28、工程モニターシステム92、加熱器20,15,65,70、及び真空ポンプシステム88に連結されるとともに、それらと情報を交換することができる。図1Aに示すコントローラ124を備えるものとして、コントローラ90はデル社製プレシションワークステーション610(DELL PRECISION WORKSTATION610#)として設けられて良い。
図2は、本発明の一の形態による処理装置の簡単化されたブロックダイアグラムを示す。処理装置200は、処理システム220,230、(ロボット)搬送システム210、及びコントローラ240から構成され、(ロボット)搬送システム210は、処理装置200の中で基板を搬送するために形成され、コントローラ240は、処理装置200の部品を制御するために形成されている。本発明の他の一の形態では、処理装置200は単一の処理システムを備えることができ、もしくは、代替的に2以上の処理システムを備えることもできる。図2では、処理システム220は、例えば、製造工程において基板を処理するために備えられることができ、処理システム230は、例えば、基板上のパーティクルレベルを測定するために備えられることができる。本発明の一形態において、処理システム220は、図1A及び図1Bに示すバッチ式の処理システムを備えることができる。代替的に、処理システム220は、枚葉式処理システムを備えることができる。処理システム220は、熱処理システム、プラズマ処理システム、または原子層堆積システム(atomic layer deposition system)を備えることができる。図1A、図1B、及び図2のいずれのコントローラも、汎用のコンピュータシステムとして設けられて良く、これについては図8を参照して後述される。
図3A〜図3Cは、処理中のチャンバー部品の断面を図的に示している。チャンバー部品300は、例えば、図1A〜図1Bのどの部品であっても、処理システムの表面であっても良く、処理チャンバー内の処理環境にさらされている。チャンバー部品300は、例えば、処理チューブ、壁部、ガス供給ライン、マニホールド、または基板ホルダーであっても良い。チャンバー部品300は、処理システムの中で通常使われるさまざまな材料、例えばクオーツ(SiO)、アルミナ(Al)、SiN、または炭化珪素(SiC)を含むことができる。図3Bは、処理チャンバー内で基板が処理される前にチャンバー部品300の上に既に形成されていた、予め存在している堆積物302を示している。処理は、基板から物質が除去されるエッチング工程、または基板上に物質が堆積される堆積工程のような製造工程であり得る。
図3Cは、予め存在している堆積物304を示しており、ここで堆積物304の厚みは臨界厚みを超え、結果として堆積物304の中にクラック306a〜306cが形成されている。クラック306a〜306cの存在は、先々処理チャンバー内及び処理された基板上のパーティクルレベルを増加させる堆積物304のフレーク状化を起こし得る。処理チャンバー内及び/または処理された基板上のパーティクルレベルが製造仕様書に前もって決められたレベルを越えると、処理は中断され、堆積物304がチャンバー洗浄工程の中でチャンバー部品300から除去され、適正な製造条件に復帰する。
図4は、本発明の一形態によるチャンバー洗浄工程間の時間を延長させるためのフローチャートを示す。402に、基板を処理するために構成された処理チャンバーを備える処理システムが提供されている。処理システムは図1A及び図1Bに示されたバッチ式の処理システムを備えてよく、そこでは一以上の基板が同時に、または代わるがわる処理されることができる。また、処理システムは枚葉式のウェハ処理システムを備えてよく、そこでは単一の基板が決められた時間で処理される。
404では、パーティクル抑制膜またはパーティクル抑制層が、基板処理中のチャンバー内のパーティクル形成を抑制するために、処理チャンバー内のチャンバー部品上に形成されている。”膜“及び”層”という言葉は、ここでは互換的に使用されており、同じ意味に使用されている。パーティクル抑制膜は、膜応力を緩和すること、及びチャンバー部品への堆積物の密着力を改善することによって、パーティクルの形成を抑制することができる。本発明にかかる一の形態において、パーティクル抑制膜は、チャンバー部品の清浄な表面上に形成されても良い。本発明の他の一の形態において、パーティクル抑制膜は、チャンバー部品上に形成された予め存在している堆積物の上に形成されても良い。清浄な表面の上、または予め存在している堆積物の上に形成されたパーティクル抑制膜は、酸化膜、または酸化窒化膜であってよく、例えば、酸化ケイ素膜または酸化窒化珪素膜であってよい。本発明の、さらにまた他の一の形態において、パーティクル抑制膜は、チャンバー部品の上に既に形成された堆積物の少なくとも一部を化学的に転換させることによって、予め存在している堆積物から形成されても良い。例えば、予め存在している堆積物は窒化されても、酸化されても、またはその両方がなされても良い。パーティクル抑制膜は、チャンバー部品を反応ガスに曝すことによって形成されることができ、本発明にかかる方法は、さらにパージ及び排気(purging an evacuation)のステップを備えても良く、それによれば反応性ガス及びパーティクルを処理チャンバーから除去することができる。406では、少なくとも一の基板が処理チャンバーの中に導入され、408では、製造工程が処理チャンバー内で行われる。410では、少なくとも一の基板が処理チャンバーから取り出される。
ステップ406,408及び410は、処理チャンバー内及び/又は処理された基板上のパーティクルレベルが製造仕様を超えて測定されるまで繰り返されることができる。それから、製造は中断され、チャンバー洗浄工程が、処理チャンバー内の適正な製造条件を回復するために行われる。本発明によれば、ステップ404のチャンバー部品上へのパーティクル抑制層の形成は、洗浄工程が必要とされる前に繰り返されるステップ406,408、及び410の繰り返し数を増加させ、もって処理システムの生産量を増加させる。
図5A〜図5Dは本発明の一形態によるチャンバー部品の断面を図式的に示している。図5Aは、清浄なチャンバー部品500を示す。図5Bは、清浄なチャンバー部品500の上に形成されたパーティクル抑制膜502を示す。最適な型のパーティクル抑制膜及びそのパーティクル抑制膜の厚みは実験を通じて選択することができ、後続の基板処理の間にパーティクル抑制膜の上に形成される新しい堆積物中の膜応力を効果的に低減し、チャンバー部品上の新しい堆積物の安定した堆積速度を維持し、後続の基板処理の際の処理チャンバー内のパーティクルレベルを減少させる。理論によって拘束されるわけではないが、新しい堆積物は、清浄な部品表面より、パーティクル抑制膜上により強固に密着し、その膜と新しい堆積物との間の相互作用は新しい堆積物中の応力を緩和して、より厚い堆積物が、クラック及びフレーキングが生じる前に形成されることが可能であると信じられている。パーティクル抑制膜の選択は、処理チャンバー内のチャンバー部品上のパーティクル抑制膜を実施し、形成するコストをさらに考慮されることができ、また装置の所有コストへの影響も考慮されることができる。本発明の一形態では、BTBASベースの窒化珪素の製造工程のためのパーティクル抑制膜502は、例えば、二酸化珪素(SiO)のような酸化物であることができ、その厚みは約1000オングストローム(A)以下と約3000オングストローム(A)との間にあり、この膜の厚みは実験によって決めることができる。
図5Cは、パーティクル抑制膜502上に形成された新しい堆積物504である。新しい堆積物504は、処理チャンバーの中で単一の製造工程で形成されることができる。もしくは、新しい堆積物504は、複数の製造工程で交互に形成されることもできる。例えば、SiN工程では、新しい堆積物504はSiNを含有する。図5Dは臨界厚みを超える厚みを有する新しい堆積物506を示し、臨界厚みを超えることにより、膜506中にクラック506a〜506cが結果的に形成されている。パーティクル抑制膜502上に形成される堆積物506の臨界厚みは、チャンバー部品300上に形成される、図3Bに示す膜304の臨界厚みより厚い。このように、パーティクル抑制膜502の使用によって、チャンバー洗浄工程間の時間を延長することができ、結果として処理装置の生産量が増加する。
本発明の一の形態において、SiO2のパーティクル抑制膜が、BTBASベースのLPCVD工程によって、チャンバー部品上に形成されたSiN堆積物中の膜応力を減少させるために使われても良い。本発明の発明者は、複数の300mm基板(ウェハ)の処理のために構成されたバッチ式の処理システムを使用し、チャンバー部品上に形成されたSiO膜が、このSiO膜上に形成されたSiN堆積物の中の膜応力を効果的に減少させ、これによって処理チャンバー内でのパーティクル生成を抑制し、チャンバー洗浄工程間の時間を延長できることを示した。処理チャンバー環境中のパーティクルレベル、処理された基板上のパーティクルレベル、および処理装置の仕様のパーティクルレベルを考慮して、チャンバー洗浄工程間の平均時間は、処理チャンバー内でSiN製造工程が行われる前にSiO膜が形成された場合に、少なくとも3倍長かった。
本発明の一の形態において、SiO膜は、例えば図1Bに示した処理チューブ25のような、バッチ式処理システムのクオーツの処理チューブの内面上に形成されても良い。SiO膜は処理チューブ25を、例えばシラン(SiH),ジシラン(Si),ヘキサクロロジシラン(SiCl),ジクロロシラン(SiHCl),トリクロロシラン(SiHCl),モノクロロシラン(SiHCl),またはSiH(NHBu),のような珪素を含有する反応ガス、及び、O,O,NO,NOまたはNOのような酸素を含有するガスに暴露することによって形成されても良い。選択的に、SiO膜は、テトラエトキシシラン(Si(OC)を含有する反応ガスを用いて、上述の酸素含有ガスを使って、もしくは使わないで、形成されても良い。SiO膜の形成中の処理チャンバーの中の圧力は、約100トールより低く、または約1トールより低くされることができる。処理チューブ25の内面上のSiO膜の形成に続いて、処理チャンバーは、パージ及び排出のステップを使って、製造工程中の基板処理のためにさらに準備されてよい。例えば、パージステップは、窒素(N)、またはアルゴン(Ar)などの不活性ガスを処理チャンバーの中に流すことを伴っても良い。
図6A〜図6Cは、本発明の一形態によるチャンバー部品の断面を図表的に示している。図6Aは、チャンバー部品600に形成されたパーティクル抑制膜602上に形成された新しい堆積物604を示している。図6Bは、堆積物604の上に形成され、堆積物604の中の膜応力を緩和し、クラック606a〜606cをシールする、第2のパーティクル抑制膜608を示している。選択的に、第2のパーティクル抑制膜608は、堆積物604が臨界厚みに達し、クラック606a〜606cが形成される前に形成されても良い。第2のパーティクル抑制膜608の形成に続いて、基板の処理はチャンバー洗浄工程を行わない処理チャンバーの中で続けられても良い。図6Cはさらに基板が処理された後に、第2のパーティクル抑制膜608の上に形成された第2の新しい堆積物610を示している。第2のパーティクル抑制膜608は、その下層の堆積物604からのパーティクル形成、及び第2の新しい堆積物610からのパーティクル形成を抑制する。パーティクル抑制膜は、チャンバー部品の上に、それぞれの製造工程の後、または選択的に、複数の製造工程の後の選択された合間に形成されることができる。
図7A〜図7Bは、本発明の一形態によるチャンバー部品の断面を図表的に示している。図7Aは、チャンバー部品700上にすでに形成されている予め存在している堆積物702を示している。
図7Bは、堆積物702の少なくとも一部を化学的に転換させることによって形成されたパーティクル抑制膜706を示している。例えば、パーティクル抑制膜706は高い窒素含有量、酸素含有量、または窒素及び酸素両方の含有量を有することができ、HO,O,O,N,NO,N2,NO及びNHのうちの少なくとも一を含有する反応ガスに堆積物702を暴露することによって形成されても良い。パーティクル抑制膜の形成中の処理チャンバー内の圧力は、例えば、約10ミリトールと約100トールとの間であることができる。
選択的に、パーティクル抑制膜706は、堆積物704が臨界厚みに達し、クラック704a〜704cが形成される前に形成されても良い。パーティクル抑制膜706は、それぞれの製造工程の後、または、選択的に、複数の製造工程の間の特定の合間に形成されることができる。
一の例において、パーティクル抑制膜706は、SiN堆積物702をNH3含有する反応ガスに暴露することによって形成されても良い。このパーティクル抑制膜706は、SiN堆積物702の窒素含有量を増加させることによるSiN堆積物の化学的転換を通じて形成される。本発明の発明者は、SiN堆積物を化学的に転換させることは、SiNの膜応力を減少させ、チャンバー洗浄工程間の時間を延長することができることを発見した。図7Cは、さらに基板が処理された後にパーティクル抑制膜706の上に形成された新しい堆積物708を示している。
パーティクル抑制層の形成は、処理チャンバー内のチャンバー部品の温度を、第1の温度から第2の温度へ上昇させること、及び、第2の温度でチャンバー部品を少なくとも一度反応ガスに暴露することを伴ってよい。反応ガスへの暴露は、パージ及び排気のステップと結合されても良い。例えば、第1の温度は、基板が処理チャンバー内で製造工程に供されるときのチャンバー部品の温度であることができる。例えば、第1の温度は約400度と800度との間にあってよく、約100度と約300度との間以上第1の温度より高い第2の温度まで上げられてよい。第2の温度までの上昇は、堆積物からの水素のような不純物をガス抜きし、それによってチャンバー部品上の堆積物の膜応力を減少させることができる。さらに、チャンバー部品の温度は、チャンバー部品上のパーティクル抑制層の形成に続くパージ及び排気のステップの間に変えられても良い。第2の温度でのパーティクル抑制層の形成に引き続いて、チャンバー部品の温度は、不活性ガスパージ下において第1の温度へ下げられても良い。
選択的に、第2の温度でのチャンバー部品上のパーティクル抑制層の形成に引き続いて、チャンバー部品の温度はパージ及び排気の間に第1の温度以下まで下げられて良く、チャンバー部品の温度は、次いで第1の温度まで上げられてよい。チャンバー部品の温度を第1の温度以下に下げることは、処理チャンバー内で基板を処理する前に、チャンバー部品からのゆるく密着していた堆積物のフレーキングを増加させ得る。
先の記載において、高い膜応力を有するSiN膜を備える堆積物が、本発明のいくつかの形態を立証するために使用された。
図6A〜図6Cは、本発明の一形態によるチャンバー部品の断面を図表的に示している。図6Aは、チャンバー部品600に形成されたパーティクル抑制膜602上に形成された新しい蒸着材料604を示している。図6Bは、蒸着材料604の上に形成され、蒸着材料604の中の膜応力を緩和し、クラック606a〜606cをシールする、第2のパーティクル抑制膜608を示している。選択的に、第2のパーティクル抑制膜608は、蒸着材料604が臨界厚みに達し、クラック606a〜606cが形成される前に形成されても良い。第2のパーティクル抑制膜608の形成に続いて、基板の処理はチャンバー洗浄工程を行わない処理チャンバーの中で続けられても良い。図6Cはさらに基板が処理された後に、第2のパーティクル抑制膜608の上に形成された第2の新しい蒸着材料610を示している。第2のパーティクル抑制膜608は、その下層の蒸着材料604からのパーティクル形成、及び第2の新しい蒸着材料610からのパーティクル形成を抑制する。パーティクル抑制膜は、チャンバー部品の上に、それぞれの製造工程の後、または選択的に、複数の製造工程の後の選択された合間に形成されることができる。
図8は、本発明が実施され得る形態を有するコンピュータシステム1201を図示している。コンピュータシステム1201は、図1A、図1B、または図2のそれぞれコントローラ124,90,240として、もしくはこれらの図のシステムと共に使用され得る同様のコントローラとして使用されることができ、上述の機能のいくつかまたはすべてを行う。コンピュータシステム1201は、バス1202、または情報を通信するための他の通信機構、及び情報を処理するための、バスに連結されたプロセッサー1203を備えている。
また、コンピュータシステム1201は、ランダムアクセスメモリー(RAM)または他の動的記憶デバイス(例えば、動的RAM(DRAM)、静的RAM(SRAM),および同位相DRAM(SDRAM))のような主記憶装置1204を備え、この主記憶装置1204は情報及びプロセッサー1203によって実行される命令を記憶するためにバス1202に連結されている。加えて、主記憶装置1204は、プロセッサー1203による命令の実行中の一時的な変数または他の中間的な情報を記憶するために使用されて良い。さらに、コンピュータシステム1201は読み取り専用記憶装置(ROM)1205または他の静的記憶装置(例えば、プログラマブルROM(PROM)、消去可能PROM(EPROM)、及び電子的消去可能PROM(EEPROM)を備え、それらはプロセッサー1203のための静的な情報及び命令を記憶するためにバス1202に連結される。
また、コンピュータシステム1201は、バス1202に連結され、情報及び命令を記憶するための一以上の記憶装置をコントロールする、磁気ハードディスク1207のようなディスクコントローラ1206、及び取り外し可能なメディアドライブ1208(例えば、フロッピー(登録商標)ディスクドライブ、読み取り専用コンパクトディスクドライブ、読み書き可能コンパクトディスクドライブ、テープドライブ、及び取り外し可能な磁気光学式ドライブ)を備える。記憶装置は適切なデバイスインターフェース(例えば、小型コンピュータシステムインターフェース(SCSI)、統合型デバイスエレクトロニクス(IDE)、拡張型IDE(E−IDE)、ダイレクトメモリーアクセス(DMA)または超DMA)を使用するコンピュータシステム1201に付け加えられても良い。
また、コンピュータシステム1201は、特殊用途のロジックデバイス(例えば、特定用途葉集積回路(ASICs))または構成可能なロジックデバイス(例えば、単純プログラム可能なロジックデバイス(SPLDs)、複雑プログラム可能なロジックデバイス(CPLDs)、及び、フィールドプログラマブルゲートアレイ(FPGAs))(図示されず)を備えてもよい。また、コンピュータシステムは、テキサスインスツルメント社製TM8320シリーズのチップ、モトローラ社製DSP56000、DSP56100、DSP56300、DSP56600、及びDSP96000シリーズのチップ、ルーセントテクノロジー社製DSP1600、およびDSP3200シリーズ、またはアナログデバイス社製ADSP2100、及びADSP21000シリーズのような、一以上のデジタルシグナルプロセッサー(DSPs)(図示せず)を備えてもよい。デジタルドメインに変換されるアナログ信号を処理するために特に設計された他のプロセッサーが使用されても良い。
また、コンピュータシステム1201は、コンピュータのユーザーに情報を表示するために、カソードレイチューブ(CRT)のような表示装置1210をコントロールする、バス1202に連結されたディスプレイコントローラ1209を備えても良い。コンピュータシステムは、コンピュータのユーザーと相互通信すると共にプロセッサー1203に情報を提供するための、キーボード1211及びポインティングデバイス(pointing device)1212のような入力デバイスを備えている。
例えば、ポインティングデバイス1212は、マウス、トラックボール、またはポインティングスティックであって良く、命令情報及びコマンド選択をプロセッサー1203に通信し、ディスプレイ1210上のカーソルの動きを制御する。さらに、プリンタ(図示されず)が、記憶され、及び/又はコンピュータシステム1201によって作られたデータの印刷されたリストを提供しても良い。
コンピュータシステム1201は、主記憶装置1204のような記憶装置に含まれている一以上の命令の一以上のシーケンスを実行するプロセッサー1203に応じる形で、本発明に係る一部もしくはすべての処理ステップを行う。そのような命令は、ハードディスク1207または取り外し可能なメディアドライブ1208のような、コンピュータで読み取り可能な他の一の媒体から主記憶装置1204の中に読み込まれてよい。また、マルチプロセッシングアレンジメント(multi−processing arrangement)の一以上のプロセッサーが、主記憶装置1204の中に記憶されている命令のシーケンスを実行するために採用されても良い。選択的な形態において、ハードワイヤードの配線がソフトウェアの命令の変わりに、またはそれと組み合わされて使用されても良い。このように、実施形態は、ハードウェアの配線及びソフトウェアのいかなる特定な組み合わせにも限られるものではない。
上述のように、コンピュータシステム1201は、少なくとも一のコンピュータで読み込み可能な媒体または記憶装置を備え、これら媒体または記憶装置は本発明の教示に従ってプログラムされた命令を保持し、データ構造、表、記録、またはここに記載された他のデータを記憶する。コンピュータで読み取り可能な媒体の例としては、コンパクトディスク、ハードディスク、フロッピー(登録商標)ディスク、テープ、磁気光ディスク、PROMs (EPROM, EEPROM, フラッシュEPROM), DRAM, SRAM, SDRAM, または、その他の磁気媒体、コンパクトディスク(例えばCD−ROM)、またはその他の光媒体、パンチカード、 紙テープ、または穴パターンが開けられた他の物理的媒体、搬送波(後述する)、または、コンピュータが読み取ることができるその他の媒体がある。
本発明は、コンピュータで読み取り可能な媒体のいずれか一に、もしくは組み合わせに記憶された形でソフトウェアを備え、このソフトウェアによってコンピュータシステム1201を制御し、本発明を実施するための一以上の装置を駆動し、コンピュータシステム1201を人間であるユーザーと対話できるようにすることができる。そのようなソフトウェアは、デバイスドライバー、オペレ−ティングシステム、開発ツール及びアプリケーションソフトウェアを備えることができるが、それに限られるわけではない。また、そのようなコンピュータで読み取り可能な媒体は、本発明にかかるコンピュータプログラム製品を備え、このコンピュータプログラム製品によって、本発明の実施において行われる処理の全部または一部(もし処理が分散されるならば)が行われる。
本発明のコンピュータコードデバイス(computer code device)は、いかなる解釈可能な、または実行可能なコード機構であって良く、解釈可能なプログラム、ダイナミックリンクライブラリー(DLLs)、JAVA(登録商標)クラス、及び完全実行可能プログラムを備えてよいが、それに限られるわけではない。さらに、本発明の処理の部分は、より高い効率、信頼性、及び/又はコストのために分散されても良い。
“コンピュータで読み取り可能な媒体”という言葉は、実行のためにプロセッサー1203に命令を共に供給するすべての媒体を参照してここに使用されている。コンピュータで読み取り可能な媒体は、不揮発性媒体、揮発性媒体、及び伝達媒体を含む多くの形態をとることができ、これらの例に限られるわけではない。例えば、不揮発性媒体は、ハードディスク1207または取り外し可能なメディアドライブ1208のような、光ディスク、磁気ディスク、及び光磁気ディスクを含む。揮発性媒体は、主記憶装置1204のようなダイナミックメモリーを含む。伝達メディアは、バス1202を形成する配線を含めて、同軸ケーブル、銅線、光ファイバーを含んでいる。また、伝達メディアは、電波及び赤外線データ通信の間に発生するような音波または光波の形態をとっても良い。
コンピュータで読み取り可能な媒体のさまざまな形態は、プロセッサー1203への実行のための一以上の命令の一以上のシーケンスの実行に含まれてよい。例えば、命令は、最初リモートコンピュータの磁気ディスクで行われて良い。リモートコンピュータは、本発明の全て、または一部を実施するための命令を遠隔操作でダイナミックメモリーに読み込ませ、その命令を、モデムを使って電話線で送信することができる。コンピュータシステム1201に対してローカルとされたモデムは電話洗浄のデータを受け取り、そのデータを赤外線信号に変換するための赤外送信機を使用してよい。バス1202に連結された赤外線検知器は、赤外線信号の形で運ばれたデータを受け取ることができ、そのデータをバス1202上に置くことができる。バス1202は、データを主記憶装置1204へ運び、プロセッサー1203は主記憶装置1204から命令を受け取り実行する。主記憶装置1204によって受信された命令は記憶装置1207または1208に、プロセッサー1203による実行の前もしくは後に、任意的に記憶される。
また、コンピュータシステム1201は、バス1202に連結された通信インターフェース1213を備えている。通信インターフェース1213は、ネットワークリンク1214に連結している双方向のデータ通信を提供し、ネットワークリンク1214は、例えばローカルエリアネットワーク(LAN)に接続され、またはインターネットのような他の一の通信ネットワークに接続されている。例えば、通信インターフェース1213は、パケットスイッチトLANに取り付けられるネットワークインターフェースカードであってよい。他の一の例として、通信インターフェース1213は、アシンメトリカルデジタルサブスクライバーライン(ADSL)カード、統合サービスデジタルネットワーク(ISDN)カード、または対応する型の通信ラインへのデータ通信接続を提供するモデムであってよい。また、無線リンクが実施されてよい。そのような実施において、通信インターフェース1213は、さまざまな形の情報を表現しているデジタルデータ流れを運ぶ、電気的な、電気磁気的な、または光学的な信号を送受信する。
ネットワークリンク1214は、典型的には一以上のネットワークを通じてデータ通信を他のデータデバイスに提供する。例えば、ネットワークリンク1214はローカルネットワーク1215(例えばLAN)を通じて、または、サービスプロバイダーによって操作される装置を通じて、他の一のコンピュータへの接続を提供することができる。ここで、サービスプロバイダーは、通信ネットワーク1216を通じて通信サービスを提供している。ローカルネットワーク1214及び通信ネットワーク1216は、例えば、デジタルデータ流れを運ぶ電気的な信号、電気磁気的な信号、または光学的な信号、及び関連する物理的なフィルム(例えば、CAT5ケーブル、同軸ケーブル、光ファイバー等)を使用している。
デジタルデータをコンピュータシステム1201へ及びコンピュータシステム1201から運ぶ、様々なネットワークを通じた信号及び、ネットワークリンク1214上及び通信インターフェース1213を通じた信号は、ベースバンド信号または信号に基づいた搬送波の形で実施されても良い。ベースバンド信号はデジタル信号を、デジタルデータビットの流れの記述的なものである非変調電気パルスとして運ぶ。ここで、”ビット”という言葉はシンボルを意味するように広く解釈され、それぞれのシンボルは少なくとも一以上の情報ビットを運ぶ。また、デジタルデータは搬送波を変調するために用いられることができ、搬送波は、導電性の媒体の上を伝播される、または伝播媒体を通じる電磁波として送られる、振幅、位相、及び/又は周波数を変えられたキーシグナルを有するようにされる。このように、デジタルデータは、”配線された“通信チャンネルを通じて非変調ベースバンドデータとして送られても良く、及び/又は搬送波を変調させることによる、ベースバンドとは異なる前もって決められた周波数帯の中で送られても良い。コンピュータシステム1201は、プログラムコードを含むデータを、ネットワーク1215,1216、ネットワークリンク1214及び通信インターフェース1213を通じて送受信することができる。さらに、ネットワークリンク1214はLAN1215を通じて、パーソナルデジタルアシスタント(PDA),ラップトップコンピュータ、または携帯電話のような携帯装置1217へ接続を供給しても良い。
コンピュータシステム1201は、チャンバー洗浄工程と基板処理との間の時間を延長するために、本発明にかかる方法を実行するように構成されても良い。本発明によれば、コンピュータシステム1201は、パーティクル抑制層をチャンバー部品上に供給するように構成されても良く、パーティクル抑制層は処理チャンバー内のパーティクル形成を抑制する。さらに、コンピュータシステム1201は基板を処理するための処理ツールを制御するように構成されても良い。
本発明の特定の形態のみが上記に詳細に記載されたが、多くの変形が、当業者によってこの発明の貴重な教示及び利点から著しくかけ離れることなくこの手本とすべき形態の範囲内で可能である。
従って、そのようなすべての変形は本発明の技術的範囲内に含まれる。
本発明の実施形態によるバッチタイプの製造システムの単純化されたブロックダイアグラムを示す。 本発明の実施形態によるもう一つのバッチタイプの製造システムの単純化されたブロックダイアグラムを示す。 本発明の実施形態による製造装置の単純化されたブロックダイアグラムを示す。 製造中のチャンバー部品の断面を図式的に示す。 製造中のチャンバー部品の断面を図式的に示す。 製造中のチャンバー部品の断面を図式的に示す。 本発明の実施形態によるチャンバー洗浄工程間の時間を延長するためのフローチャートである。 本発明の実施形態によるチャンバー部品の断面を図式的に示す。 本発明の実施形態によるチャンバー部品の断面を図式的に示す。 本発明の実施形態によるチャンバー部品の断面を図式的に示す。 本発明の実施形態によるチャンバー部品の断面を図式的に示す。 本発明の実施形態によるもう一つのチャンバー部品の断面を図式的に示す。 本発明の実施形態によるもう一つのチャンバー部品の断面を図式的に示す。 本発明の実施形態によるもう一つのチャンバー部品の断面を図式的に示す。 本発明の実施形態による、さらにもう一つのチャンバー部品の断面を図式的に示す。 本発明の実施形態による、さらにもう一つのチャンバー部品の断面を図式的に示す。 本発明の実施形態による、さらにもう一つのチャンバー部品の断面を図式的に示す。 本発明を実施するために使われることのできる一般目的のコンピュータを示す。
符号の説明
10、102・・・処理チャンバー
15、20、65、122・・・加熱器
25・・・処理チューブ
26・・・ターンテーブル
30・・・熱反射板
35、112・・・基板ホルダー
40、110・・・基板(ウェハ)
88、106・・・真空ポンプシステム
92、108・・・プロセスモニターシステム
94、104・・・ガス注入システム
300・・・チャンバー部品
302,304,702・・・予め存在している堆積物
306,508,606,704・・・クラック
500・・・清浄なチャンバー部品
502,602,608,706・・・パーティクル抑制膜
504,604,610,708・・・新しい堆積物

Claims (30)

  1. 処理システムの処理チャンバーのためのチャンバー洗浄工程間の時間を延長する方法であって、
    処理チャンバーの中に1つ以上の第1の基板を導入するステップと、
    前記処理チャンバーの中で前記1つ以上の第1の基板上に第1の製造工程を実施するステップであって、第1の膜状堆積物が前記処理チャンバー内のチャンバー部品上に形成されるステップと、
    前記1つ以上の第1の基板を前記処理チャンバーから取り出すステップと、
    前記処理チャンバー内の前記チャンバー部品を反応ガスに暴露し、パーティクル抑制膜を形成するステップであって、前記パーティクル抑制膜は、前記チャンバー部品上に存在している第1の膜状堆積物の少なくとも一部から形成された酸化膜または酸化窒化膜であるステップと、
    前記処理チャンバー内に1つ以上の第2の基板を導入するステップと、
    前記処理チャンバー内で前記1つ以上の第2の基板上に第2の製造工程を実行するステップであって、新しい膜状堆積物が前記パーティクル抑制膜の上に形成され、前記パーティクル抑制膜は、前記1つ以上の第2の基板の処理の間に、前記処理チャンバーの中における、前記第1の膜状堆積物又は前記新しい膜状堆積物のうちの一方もしくは両方からのパーティクル形成を抑制するステップと、
    前記処理チャンバーから前記1つ以上の第2の基板を取り出すステップと、
    を備えていることを特徴とする方法。
  2. 前記チャンバー部品は、処理チューブ、壁部、ガス供給ライン、マニホールド、又は基板支持部材、もしくはこれらのうちの二以上の組み合わせであることを特徴とする請求項1に記載の方法。
  3. 前記パーティクル抑制膜は、酸化膜であることを特徴とする請求項1に記載の方法。
  4. 前記パーティクル抑制膜は、SiO膜であることを特徴とする請求項1に記載の方法。
  5. 処理システムの処理チャンバーのためのチャンバー洗浄工程間の時間を延長する方法であって、
    処理チャンバーの中に1つ以上の第1の基板を導入するステップと、
    前記処理チャンバーの中で前記1つ以上の第1の基板上に第1の製造工程を実施するステップであって、第1の膜状堆積物が前記処理チャンバー内のチャンバー部品上に形成されるステップと、
    前記1つ以上の第1の基板を前記処理チャンバーから取り出すステップと、
    前記処理チャンバー内の前記チャンバー部品を反応ガスに暴露し、パーティクル抑制膜を形成するステップであって、前記パーティクル抑制膜は、前記チャンバー部品上に存在している第1の膜状堆積物の少なくとも一部から形成された窒化膜、酸化膜または酸化窒化膜であるステップと、
    前記処理チャンバー内に1つ以上の第2の基板を導入するステップと、
    前記処理チャンバー内で前記1つ以上の第2の基板上に第2の製造工程を実行するステップであって、新しい膜状堆積物が前記パーティクル抑制膜の上に形成され、前記パーティクル抑制膜は、前記1つ以上の第2の基板の処理の間に、前記処理チャンバーの中における、前記第1の膜状堆積物又は前記新しい膜状堆積物のうちの一方もしくは両方からのパーティクル形成を抑制するステップと、
    前記処理チャンバーから前記1つ以上の第2の基板を取り出すステップと、
    を備え、前記方法が、前記チャンバー部品の温度を第1の温度から第2の温度へ昇温するステップ及び前記チャンバー部品を前記第2の温度で反応ガスに暴露するステップと、
    前記1つ以上の第2の基板を導入する前に、前記チャンバー部品の温度を前記第1の温度まで下げるステップと、
    をさらに含むことを特徴とする方法。
  6. 前記反応ガスは、HO、O、O、N、NO、NO、NO、及びNHからなるグループから選択された少なくとも一のガスを含有し、前記第1の膜状堆積物の少なくとも一部から化学的に転換させることによって窒化膜、酸化膜又は酸化窒化膜を形成し、前記第1の膜状堆積物の膜応力を減少させることを特徴とする請求項に記載の方法。
  7. 前記暴露は、10ミリトール〜100トールの処理チャンバー圧力で行われることを特徴とする請求項に記載の方法。
  8. 前記暴露は、前記1つ以上の第2の基板を導入する前に、前記処理チャンバーをパージし、排気するステップをさらに含むことを特徴とする請求項に記載の方法。
  9. 前記暴露、前記パージ、及び前記排気のステップは、少なくとも一度繰り返されることを特徴とする請求項に記載の方法。
  10. 前記第1の温度は、400℃〜800℃にあることを特徴とする請求項に記載の方法。
  11. 前記第2の温度は、前記第1の温度より、100℃〜300℃高いことを特徴とする請求項に記載の方法。
  12. 前記チャンバー部品の温度が前記第1の温度まで復帰する前に、前記チャンバー部品の温度を前記第2の温度から前記第1の温度より低い温度まで下げるステップをさらに含むことを特徴とする請求項に記載の方法。
  13. 前記第1及び第2の製造工程の実施は、SiNの製造工程の実施を含み、前記第1の膜状堆積物及び新しい膜状堆積物は、SiNであることを特徴とする請求項1に記載の方法。
  14. 前記第1及び第2の製造工程の実施は、さらに前記処理チャンバー圧力を100トール以下にするステップを含むことを特徴とする請求項1に記載の方法。
  15. 前記第1及び第2の製造工程の実施は、さらに前記処理チャンバー圧力を1トール以下にするステップを含むことを特徴とする請求項1に記載の方法。
  16. 前記暴露するステップ、前記1つ以上の第2の基板を導入するステップ、前記第2の製造工程を実施するステップ、及び前記1つ以上の第2の基板を取り出すステップからなる一連のステップを、少なくとも一回繰り返すステップをさらに含むことを特徴とする請求項1に記載の方法。
  17. 前記1つ以上の第2の基板を導入するステップ、前記第2の製造工程を実施するステップ、及び前記1つ以上の第2の基板を取り出すステップからなる一連のステップを、少なくとも一回、前記処理チャンバー内のパーティクルレベルが前もって決められたレベルを超えるまで繰り返すステップをさらに含むことを特徴とする請求項1に記載の方法。
  18. 前記第2の製造工程を実施するステップは、前記処理チャンバー内でSiN製造処理を実施するステップであって、前記新しい膜状堆積物は前記SiO膜の上に形成されたSiN蒸着材料であり、前記SiO膜は、基板処理の間に、前記処理チャンバーの中において、前記第1の膜状堆積物又は前記SiN堆積物のうちの一方、もしくは両方からのパーティクル形成を抑制する、ステップを備えていることを特徴とする請求項に記載の方法。
  19. 前記SiN製造工程は、前記1つ以上の第2の基板を有機シランベースの前躯体及び窒素を含有するガスに暴露し、前記1つ以上の第2の基板上にSiNを形成させるステップを含むことを特徴とする請求項18に記載の方法。
  20. 前記SiN製造工程は、前記1つ以上の第2の基板をビスターシャリーブチルアミノシラン前躯体にアンモニアガスの存在下で暴露し、前記1つ以上の第2の基板上にSiNを形成させるステップを含むことを特徴とする請求項18に記載の方法。
  21. 前記第2の製造工程を実施するステップは、前記処理チャンバー内でSiN製造工程を実施するステップであって、新しい膜状の堆積物は、パーティクル抑制膜上に形成されたSiN堆積物である、ステップを備えることを特徴とする請求項に記載の方法。
  22. 前記SiN製造工程は、前記1つ以上の第2の基板を有機シランベースの前躯体及び窒素を含有するガスに暴露し、前記1つ以上の第2の基板上にSiNを堆積させるステップを含むことを特徴とする請求項21に記載の方法。
  23. 前記SiN製造工程は、前記1つ以上の第2の基板をビスターシャリーブチルアミノシラン前躯体にアンモニアガスの存在下で暴露し、前記1つ以上の第2の基板上にSiNを堆積させるステップを含むことを特徴とする請求項21に記載の方法。
  24. 処理システムの処理チャンバーのためのチャンバー洗浄工程間の時間を延長する方法であって、
    前記処理チャンバーの中に1つ以上の第1の基板を導入し、前記処理チャンバー内のチャンバー部品を第1の温度まで加熱するステップと、
    前記処理チャンバーの中で前記1つ以上の第1の基板上に前記第1の温度で第1の製造工程を実施するステップであって、第1の膜状堆積物が前記処理チャンバー内のチャンバー部品上に形成されるステップと、
    前記1つ以上の第1の基板を前記処理チャンバーから取り出すステップと、
    前記処理チャンバー内の前記チャンバー部品の温度を前記第1の温度より高い第2の温度まで昇温するステップと、
    前記処理チャンバー内の前記チャンバー部品上の前記第1の膜状堆積物を前記第2の温度で反応ガスに暴露するステップであって、前記反応ガスはHO、O、O、N、NO、NO、NO、及びNHのうちの少なくとも1つを含有し、前記第1の膜状堆積物の少なくとも一部を化学的に転換し、前記チャンバー部品上に窒化膜、酸化膜、または酸化窒化膜のパーティクル抑制膜を形成する、ステップと、
    前記処理チャンバー内の前記チャンバー部品を前記第1の温度まで下げるステップと、
    前記処理チャンバーの中に1つ以上の第2の基板を導入するステップと、
    前記処理チャンバー内の前記1つ以上の第2の基板上に前記第1の温度で製造工程を実行するステップであって、新しい膜状堆積物が前記パーティクル抑制膜の上に形成され、前記パーティクル抑制膜は、前記1つ以上の第2の基板の処理の間に、前記処理チャンバーの中における、前記第1の膜状堆積物又は前記新しい膜状堆積物のうちの一方、もしくは両方からのパーティクル形成を抑制するステップと、
    前記処理チャンバーから前記1つ以上の第2の基板を取り出すステップと、
    を備えていることを特徴とする方法。
  25. 前記チャンバー部品は、処理チューブ、壁部、ガス供給ライン、マニホールド、又は基板支持部材、若しくはこれらのうちの二以上の組み合わせであることを特徴とする請求項24に記載の方法。
  26. 前記第1の温度は、400℃〜800℃にあることを特徴とする請求項24に記載の方法。
  27. 前記第2の温度は、前記第1の温度より100℃〜300℃高いことを特徴とする請求項24に記載の方法。
  28. 前記チャンバー部品を前記第1の温度まで下げるステップは、前記チャンバー部品を前記第2の温度から前記第1の温度より低い第3の温度まで下げ、次いで前記チャンバー部品の温度を前記第1の温度へ戻すステップを含むことを特徴とする請求項24に記載の方法。
  29. 前記第1及び第2の製造工程を実施するステップはSiN製造工程を実施するステップであって、前記第1の膜状堆積物及び前記新しい膜状堆積物がSiNである、ステップを備えることを特徴とする請求項24に記載の方法。
  30. 前記1つ以上の第2の基板を導入するステップ、前記第2の製造工程を実施するステップ、及び前記1つ以上の第2の基板を取り出すステップを、少なくとも一回、前記処理チャンバー内のパーティクルレベルが前もって決められたレベルを超えるまで繰り返すステップをさらに含むことを特徴とする請求項24に記載の方法。
JP2007506147A 2004-03-31 2005-01-26 チャンバー洗浄工程間の時間を延長する方法 Expired - Fee Related JP5219505B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/814,713 US7604841B2 (en) 2004-03-31 2004-03-31 Method for extending time between chamber cleaning processes
US10/814,713 2004-03-31
PCT/US2005/002509 WO2005104207A1 (en) 2004-03-31 2005-01-26 Method for extending time between chamber cleaning processes

Publications (3)

Publication Number Publication Date
JP2007531304A JP2007531304A (ja) 2007-11-01
JP2007531304A5 JP2007531304A5 (ja) 2008-03-13
JP5219505B2 true JP5219505B2 (ja) 2013-06-26

Family

ID=34960384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007506147A Expired - Fee Related JP5219505B2 (ja) 2004-03-31 2005-01-26 チャンバー洗浄工程間の時間を延長する方法

Country Status (4)

Country Link
US (1) US7604841B2 (ja)
JP (1) JP5219505B2 (ja)
TW (1) TW200536947A (ja)
WO (1) WO2005104207A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4426518B2 (ja) * 2005-10-11 2010-03-03 東京エレクトロン株式会社 処理装置
JP4866658B2 (ja) * 2006-05-23 2012-02-01 東京エレクトロン株式会社 半導体製造装置
JP4245012B2 (ja) * 2006-07-13 2009-03-25 東京エレクトロン株式会社 処理装置及びこのクリーニング方法
JP5008957B2 (ja) 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
KR100809852B1 (ko) * 2007-05-17 2008-03-04 (주)엘오티베큠 일체형 진공발생장치
CN102270579A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 一种遮挡晶片制备方法
US8590705B2 (en) * 2010-06-11 2013-11-26 Air Products And Chemicals, Inc. Cylinder surface treated container for monochlorosilane
JP2014209558A (ja) * 2013-03-27 2014-11-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
CN107099782A (zh) * 2016-02-23 2017-08-29 常州国成新材料科技有限公司 一种制备石墨烯、六角氮化硼等薄膜材料的化学气相沉积装置
JP6648627B2 (ja) 2016-04-27 2020-02-14 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置
CN108165953B (zh) * 2017-12-25 2020-06-30 上海华力微电子有限公司 改善hto厚度稳定性的方法
US20210340670A1 (en) * 2018-10-19 2021-11-04 Lam Research Corporation In situ protective coating of chamber components for semiconductor processing
JP7076499B2 (ja) * 2020-06-22 2022-05-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム
CN113889403A (zh) * 2021-12-08 2022-01-04 陕西亚成微电子股份有限公司 一种栅氧化层生长方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605465B2 (ja) * 1990-08-31 1997-04-30 日本電気株式会社 容量絶縁膜の形成方法
DE69323716T2 (de) * 1993-01-28 1999-08-19 Applied Materials Inc Verfahren zur CVD-Beschichtung einer Mehrschichtstruktur in einer einzigen Kammer
JPH09167755A (ja) * 1995-12-15 1997-06-24 Nec Corp プラズマ酸化膜処理装置
US5824375A (en) * 1996-10-24 1998-10-20 Applied Materials, Inc. Decontamination of a plasma reactor using a plasma after a chamber clean
US6950193B1 (en) * 1997-10-28 2005-09-27 Rockwell Automation Technologies, Inc. System for monitoring substrate conditions
US6090705A (en) * 1998-01-20 2000-07-18 Tokyo Electron Limited Method of eliminating edge effect in chemical vapor deposition of a metal
JP3959203B2 (ja) * 1999-05-21 2007-08-15 新日本無線株式会社 半導体装置の製造方法
TW440952B (en) * 1999-07-12 2001-06-16 Lam Res Co Ltd Waferless clean process of dry etcher
US6426015B1 (en) * 1999-12-14 2002-07-30 Applied Materials, Inc. Method of reducing undesired etching of insulation due to elevated boron concentrations
US6468903B2 (en) 2000-11-15 2002-10-22 Asm International N.V. Pre-treatment of reactor parts for chemical vapor deposition reactors
JP2002158218A (ja) * 2000-11-21 2002-05-31 Toshiba Corp 成膜方法
US6413321B1 (en) * 2000-12-07 2002-07-02 Applied Materials, Inc. Method and apparatus for reducing particle contamination on wafer backside during CVD process
US6805952B2 (en) 2000-12-29 2004-10-19 Lam Research Corporation Low contamination plasma chamber components and methods for making the same
US6589868B2 (en) 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
JP4897159B2 (ja) 2001-08-03 2012-03-14 株式会社日立国際電気 半導体装置の製造方法
JP4700236B2 (ja) 2001-08-03 2011-06-15 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2003100743A (ja) 2001-09-26 2003-04-04 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP2003188159A (ja) * 2001-12-19 2003-07-04 Seiko Epson Corp Cvd装置及び半導体装置の製造方法
JP2004153066A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
US7371427B2 (en) * 2003-05-20 2008-05-13 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
US20060093756A1 (en) * 2004-11-03 2006-05-04 Nagarajan Rajagopalan High-power dielectric seasoning for stable wafer-to-wafer thickness uniformity of dielectric CVD films

Also Published As

Publication number Publication date
WO2005104207A1 (en) 2005-11-03
US20050221001A1 (en) 2005-10-06
JP2007531304A (ja) 2007-11-01
TW200536947A (en) 2005-11-16
US7604841B2 (en) 2009-10-20

Similar Documents

Publication Publication Date Title
JP5219505B2 (ja) チャンバー洗浄工程間の時間を延長する方法
US7205187B2 (en) Micro-feature fill process and apparatus using hexachlorodisilane or other chlorine-containing silicon precursor
US7509962B2 (en) Method and control system for treating a hafnium-based dielectric processing system
JP6671262B2 (ja) 窒化膜の形成方法および形成装置
US8178448B2 (en) Film formation method and apparatus for semiconductor process
US7351668B2 (en) Film formation method and apparatus for semiconductor process
KR101076470B1 (ko) 반도체 장치 및 그 제조 방법
CN111593329A (zh) 包括处理步骤的循环沉积方法及用于其的装置
US20080063791A1 (en) Film formation method and apparatus for semiconductor process
JP6047039B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US20050056219A1 (en) Formation of a metal-containing film by sequential gas exposure in a batch type processing system
WO2004066377A1 (ja) 被処理基板上にシリコン窒化膜を形成するcvd方法
CN105225926A (zh) 清洁方法、半导体器件的制造方法及衬底处理装置
US20220277952A1 (en) Substrate Processing Apparatus, Method of Manufacturing Semiconductor Device and Non-transitory Computer-readable Recording Medium
US20060068606A1 (en) Method and apparatus for forming silicon nitride film
US20130102161A1 (en) Method of Manufacturing Semiconductor Device, Cleaning Method, Substrate Processing Apparatus and Non-Transitory Computer-Readable Recording Medium
CN108695149B (zh) 蚀刻方法、蚀刻装置以及存储介质
JP6902958B2 (ja) シリコン膜の形成方法および形成装置
CN101548375A (zh) 半导体装置以及其制造方法
JP6987021B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP2014075491A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JPH07201738A (ja) 薄膜形成前処理方法および薄膜形成方法
US20200095678A1 (en) Method of cleaning, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11380538B2 (en) Method of forming nitride film and apparatus for forming nitride film
JP6441989B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5219505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees