JP2007531304A5 - - Google Patents

Download PDF

Info

Publication number
JP2007531304A5
JP2007531304A5 JP2007506147A JP2007506147A JP2007531304A5 JP 2007531304 A5 JP2007531304 A5 JP 2007531304A5 JP 2007506147 A JP2007506147 A JP 2007506147A JP 2007506147 A JP2007506147 A JP 2007506147A JP 2007531304 A5 JP2007531304 A5 JP 2007531304A5
Authority
JP
Japan
Prior art keywords
film
temperature
chamber
deposit
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007506147A
Other languages
English (en)
Other versions
JP2007531304A (ja
JP5219505B2 (ja
Filing date
Publication date
Priority claimed from US10/814,713 external-priority patent/US7604841B2/en
Application filed filed Critical
Publication of JP2007531304A publication Critical patent/JP2007531304A/ja
Publication of JP2007531304A5 publication Critical patent/JP2007531304A5/ja
Application granted granted Critical
Publication of JP5219505B2 publication Critical patent/JP5219505B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

図6A〜図6Cは、本発明の一形態によるチャンバー部品の断面を図表的に示している。図6Aは、チャンバー部品600に形成されたパーティクル抑制膜602上に形成された新しい蒸着材料604を示している。図6Bは、蒸着材料604の上に形成され、蒸着材料604の中の膜応力を緩和し、クラック606a〜606cをシールする、第2のパーティクル抑制膜608を示している。選択的に、第2のパーティクル抑制膜608は、蒸着材料604が臨界厚みに達し、クラック606a〜606cが形成される前に形成されても良い。第2のパーティクル抑制膜608の形成に続いて、基板の処理はチャンバー洗浄工程を行わない処理チャンバーの中で続けられても良い。図6Cはさらに基板が処理された後に、第2のパーティクル抑制膜608の上に形成された第2の新しい蒸着材料610を示している。第2のパーティクル抑制膜608は、その下層の蒸着材料604からのパーティクル形成、及び第2の新しい蒸着材料610からのパーティクル形成を抑制する。パーティクル抑制膜は、チャンバー部品の上に、それぞれの製造工程の後、または選択的に、複数の製造工程の後の選択された合間に形成されることができる。

Claims (33)

  1. 処理システムの処理チャンバーのためのチャンバー洗浄工程間の時間を延長する方法であって、
    処理チャンバーの中に1つ以上の第1の基板を導入するステップと、
    前記処理チャンバーの中で前記1つ以上の第1の基板上に第1の製造工程を実施するステップであって、第1の膜状堆積物が前記処理チャンバー内のチャンバー部品上に形成されるステップと、
    前記1つ以上の第1の基板を前記処理チャンバーから取り出すステップ
    記処理チャンバー内の前記チャンバー部品を反応ガスに暴露し、パーティクル抑制膜を形成するステップであって、前記パーティクル抑制膜は、前記チャンバー部品上に存在している第1の膜状堆積物の上に形成された酸化膜又は酸化窒化膜、又は前記チャンバー部品上に存在している第1の膜状堆積物の少なくとも一部から形成された窒化膜、酸化膜または酸化窒化膜であるステップと、
    前記処理チャンバー内に1つ以上の第2の基板を導入するステップと、
    前記処理チャンバー内で前記1つ以上の第2の基板上に第2の製造工程を実行するステップであって、新しい膜状堆積物が前記パーティクル抑制膜上に形成され、前記パーティクル抑制膜は、前記1つ以上の第2の基板の処理の間に、前記処理チャンバーの中における、前記第1の膜状堆積物又は前記新しい膜状堆積物のうちの一方もしくは両方からのパーティクル形成を抑制するステップと、
    前記処理チャンバーから前記1つ以上の第2の基板を取り出すステップと、
    を備えていることを特徴とする方法。
  2. 前記チャンバー部品は、処理チューブ、壁部、ガス供給ライン、マニホールド、又は基板支持部材、もしくはこれらのうちの二以上の組み合わせであることを特徴とする請求項1に記載の方法。
  3. 前記パーティクル抑制膜は、酸化膜であることを特徴とする請求項1に記載の方法。
  4. 前記パーティクル抑制膜は、SiO 膜であることを特徴とする請求項1に記載の方法。
  5. 前記SiO 膜は、前記チャンバー部品を、酸素を含有するガスと珪素を含有するガスとに暴露することによって堆積されていることを特徴とする、請求項4に記載の方法。
  6. 前記酸素を含有するガスは、0 、0 、NO、N 0、及びN0 からなるグループから選択された少なくとも一のガスを含有し、前記珪素を含有するガスは、SiH 、Si 、Si Cl 、SiH CI 、SiHC1 、SiH Cl、SiH (NHBut) 、及びSi(OC からなるグループから選択された少なくとも一のガスを含有することを特徴とする請求項5に記載の方法。
  7. 前記SiO 膜は、前記チャンバー部品をSi(OC を含有するガスに暴露することによって堆積されていることを特徴とする請求項4に記載の方法。
  8. 前記反応ガスは、H 0、0 、0 、N 、NO、N 0、N0 、及びNH からなるグループから選択された少なくとも一のガスを含有し、前記第1の膜状堆積物の少なくとも一部から化学的に転換させることによって窒化膜、酸化膜又は酸化窒化膜を形成し、前記第1の膜状堆積物の膜応力を減少させることを特徴とする請求項1に記載の方法。
  9. 前記チャンバー部品の温度を第1の温度から第2の温度へ昇温するステップ及び前記チャンバー部品を前記第2の温度で反応ガスに暴露するステップと、
    前記1つ以上の第2の基板を導入する前に、前記チャンバー部品の温度を前記第1の温度まで下げるステップと、
    をさらに含むことを特徴とする請求項1に記載の方法。
  10. 前記暴露は、約10ミリトール約100トール処理チャンバー圧力で行われることを特徴とする請求項に記載の方法。
  11. 前記暴露は、前記1つ以上の第2の基板を導入する前に、前記処理チャンバーをパージし、排気するステップをさらに含むことを特徴とする請求項に記載の方法。
  12. 前記暴露、前記パージ、及び前記排気のステップは、少なくとも一度繰り返されることを特徴とする請求項11に記載の方法。
  13. 前記第1の温度は、約400℃約800℃あることを特徴とする請求項に記載の方法。
  14. 前記第2の温度は、前記第1の温度より、約100℃約300℃高いことを特徴とする請求項に記載の方法。
  15. 前記チャンバー部品の温度が前記第1の温度まで復帰する前に、前記チャンバー部品の温度を前記第2の温度から前記第1の温度より低い温度まで下げるステップをさらに含むことを特徴とする請求項に記載の方法。
  16. 前記第1及び第2の製造工程の実施は、SiNの製造工程の実施を含み、前記第1の膜状堆積物及び新しい膜状堆積物は、SiNであることを特徴とする請求項1に記載の方法。
  17. 前記第1及び第2の製造工程の実施は、さらに前記処理チャンバー圧力を約100トール以下にするステップを含むことを特徴とする請求項1に記載の方法。
  18. 前記第1及び第2の製造工程の実施は、さらに前記処理チャンバー圧力を約1トール以下にするステップを含むことを特徴とする請求項1に記載の方法。
  19. 記暴露するステップ、前1つ以上の第2の基板導入するステップ、前記第2の製造工程を実施するステップ、及び前記1つ以上の第2の基板を取り出すステップからなる一連のステップを、少なくとも一回繰り返すステップをさらに含むことを特徴とする請求項1に記載の方法。
  20. 1つ以上の第2の基板を導入するステップ、前記第2の製造工程を実施するステップ、及び前記1つ以上の第2の基板を取り出すステップからなる一連のステップを、少なくとも一回、前記処理チャンバー内のパーティクルレベルが前もって決められたレベルを超えるまで繰り返すステップをさらに含むことを特徴とする請求項に記載の方法。
  21. 前記第2の製造工程を実施するステップは、前記処理チャンバー内でSiN製造処理を実施するステップであって、前記新しい膜状堆積物は前記SiO 膜の上に形成されたSiN蒸着材料であり、前記SiO 膜は、基板処理の間に、前記処理チャンバーの中において、前記第1の膜状堆積物又は前記SiN堆積物のうちの一方、もしくは両方からのパーティクル形成を抑制する、ステップを備えていることを特徴とする請求項5に記載の方法。
  22. 前記SiN製造工程は、前記1つ以上の第2の基板を有機シランベースの前躯体及び窒素を含有するガスに暴露し、前記1つ以上の第2の基板上にSiNを堆積させるステップを含むことを特徴とする請求項21に記載の方法。
  23. 前記SiN製造工程は、前記1つ以上の第2の基板をビスターシャリーブチルアミノシラン前躯体にアンモニアガスの存在下で暴露し、前記1つ以上の第2の基板上にSiNを堆積させるステップを含むことを特徴とする請求項21に記載の方法。
  24. 前記第2の製造工程を実施するステップは、前記処理チャンバー内でSiN製造工程を実施するステップであって、新しい膜状の堆積物は、パーティクル抑制膜上に形成されたSiN堆積物である、ステップを備えることを特徴とする請求項8に記載の方法。
  25. 前記SiN製造工程は、前記1つ以上の第2の基板を有機シランベースの前躯体及び窒素を含有するガスに暴露し、前記1つ以上の第2の基板上にSiNを堆積させるステップを含むことを特徴とする請求項24に記載の方法。
  26. 前記SiN製造工程は、前記1つ以上の第2の基板をビスターシャリーブチルアミノシラン前躯体にアンモニアガスの存在下で暴露し、前記1つ以上の第2の基板上にSiNを堆積させるステップを含むことを特徴とする請求項24に記載の方法。
  27. 処理システムの処理チャンバーのためのチャンバー洗浄工程間の時間を延長する方法であって、
    前記処理チャンバーの中に1つ以上の第1の基板を導入し、前記処理チャンバー内のチャンバー部品を第1の温度まで加熱するステップと、
    前記処理チャンバーの中で前記1つ以上の第1の基板上に前記第1の温度で第1の製造工程を実施するステップであって、第1の膜状堆積物が前記処理チャンバー内のチャンバー部品上に形成されるステップと、
    前記1つ以上の第1の基板を前記処理チャンバーから取り出すステップと、
    前記処理チャンバー内の前記チャンバー部品の温度を前記第1の温度より高い第2の温度まで昇温するステップと、
    前記処理チャンバー内の前記チャンバー部品上の前記第1の膜状堆積物を前記第2の温度で反応ガスに暴露するステップであって、前記反応ガスはH 0、0 、0 、N 、NO、N 0、N0 、及び NH のうちの少なくとも1つを含有し、前記第1の膜状堆積物の少なくとも一部を化学的に転換し、前記チャンバー部品上に窒化膜、酸化膜、または酸化窒化膜のパーティクル抑制膜を形成する、ステップと、
    前記処理チャンバー内の前記チャンバー部品を前記第1の温度まで下げるステップと、
    前記処理チャンバーの中に1つ以上の第2の基板を導入するステップと、
    前記処理チャンバー内の前記1つ以上の第2の基板上に前記第1の温度で製造工程を実行するステップであって、新しい膜状堆積物が前記パーティクル抑制膜上に形成され、前記パーティクル抑制膜は、前記1つ以上の第2の基板の処理の間に、前記処理チャンバーの中における、前記第1の膜状堆積物又は前記新しい膜状堆積物のうちの一方、もしくは両方からのパーティクル形成を抑制するステップと、
    前記処理チャンバーから前記1つ以上の第2の基板を取り出すステップと、
    を備えていることを特徴とする方法。
  28. 前記チャンバー部品は、処理チューブ、壁部、ガス供給ライン、マニホールド、又は基板支持部材、若しくはこれらのうちの二以上の組み合わせであることを特徴とする請求項27に記載の方法。
  29. 前記第1の温度は、約400℃約800℃あることを特徴とする請求項27に記載の方法。
  30. 前記第2の温度は、前記第1の温度より約100℃約300℃高いことを特徴とする請求項27に記載の方法。
  31. 前記チャンバー部品を前記第1の温度まで下げるステップは、前記チャンバー部品を前記第2の温度から前記第1の温度より低い第3の温度まで下げ、次いで前記チャンバー部品の温度を前記第1の温度へ戻すステップを含むことを特徴とする請求項27に記載の方法。
  32. 前記第1及び第2の製造工程を実施するステップはSiN製造工程を実施するステップであって、前記第1の膜状堆積物及び前記新しい膜状堆積物がSiNである、ステップを備えることを特徴とする請求項27に記載の方法。
  33. 前記1つ以上の第2の基板を導入するステップ、前記第2の製造工程を実施するステップ、及び前記1つ以上の第2の基板を取り出すステップを、少なくとも一回、前記処理チャンバー内のパーティクルレベルが前もって決められたレベルを超えるまで繰り返すステップをさらに含むことを特徴とする請求項27に記載の方法。
JP2007506147A 2004-03-31 2005-01-26 チャンバー洗浄工程間の時間を延長する方法 Expired - Fee Related JP5219505B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/814,713 2004-03-31
US10/814,713 US7604841B2 (en) 2004-03-31 2004-03-31 Method for extending time between chamber cleaning processes
PCT/US2005/002509 WO2005104207A1 (en) 2004-03-31 2005-01-26 Method for extending time between chamber cleaning processes

Publications (3)

Publication Number Publication Date
JP2007531304A JP2007531304A (ja) 2007-11-01
JP2007531304A5 true JP2007531304A5 (ja) 2008-03-13
JP5219505B2 JP5219505B2 (ja) 2013-06-26

Family

ID=34960384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007506147A Expired - Fee Related JP5219505B2 (ja) 2004-03-31 2005-01-26 チャンバー洗浄工程間の時間を延長する方法

Country Status (4)

Country Link
US (1) US7604841B2 (ja)
JP (1) JP5219505B2 (ja)
TW (1) TW200536947A (ja)
WO (1) WO2005104207A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4426518B2 (ja) * 2005-10-11 2010-03-03 東京エレクトロン株式会社 処理装置
JP4866658B2 (ja) * 2006-05-23 2012-02-01 東京エレクトロン株式会社 半導体製造装置
JP4245012B2 (ja) * 2006-07-13 2009-03-25 東京エレクトロン株式会社 処理装置及びこのクリーニング方法
JP5008957B2 (ja) 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
KR100809852B1 (ko) * 2007-05-17 2008-03-04 (주)엘오티베큠 일체형 진공발생장치
CN102270579A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 一种遮挡晶片制备方法
US8590705B2 (en) * 2010-06-11 2013-11-26 Air Products And Chemicals, Inc. Cylinder surface treated container for monochlorosilane
JP2014209558A (ja) * 2013-03-27 2014-11-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
CN107099782A (zh) * 2016-02-23 2017-08-29 常州国成新材料科技有限公司 一种制备石墨烯、六角氮化硼等薄膜材料的化学气相沉积装置
JP6648627B2 (ja) 2016-04-27 2020-02-14 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置
CN108165953B (zh) * 2017-12-25 2020-06-30 上海华力微电子有限公司 改善hto厚度稳定性的方法
CN113196451A (zh) * 2018-10-19 2021-07-30 朗姆研究公司 用于半导体处理的室部件的原位保护性涂层
JP7076499B2 (ja) * 2020-06-22 2022-05-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム
CN113889403A (zh) * 2021-12-08 2022-01-04 陕西亚成微电子股份有限公司 一种栅氧化层生长方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605465B2 (ja) * 1990-08-31 1997-04-30 日本電気株式会社 容量絶縁膜の形成方法
DE69323716T2 (de) * 1993-01-28 1999-08-19 Applied Materials Verfahren zur CVD-Beschichtung einer Mehrschichtstruktur in einer einzigen Kammer
JPH09167755A (ja) * 1995-12-15 1997-06-24 Nec Corp プラズマ酸化膜処理装置
US5824375A (en) * 1996-10-24 1998-10-20 Applied Materials, Inc. Decontamination of a plasma reactor using a plasma after a chamber clean
US6950193B1 (en) * 1997-10-28 2005-09-27 Rockwell Automation Technologies, Inc. System for monitoring substrate conditions
US6090705A (en) 1998-01-20 2000-07-18 Tokyo Electron Limited Method of eliminating edge effect in chemical vapor deposition of a metal
JP3959203B2 (ja) * 1999-05-21 2007-08-15 新日本無線株式会社 半導体装置の製造方法
TW440952B (en) * 1999-07-12 2001-06-16 Lam Res Co Ltd Waferless clean process of dry etcher
US6426015B1 (en) * 1999-12-14 2002-07-30 Applied Materials, Inc. Method of reducing undesired etching of insulation due to elevated boron concentrations
US6468903B2 (en) 2000-11-15 2002-10-22 Asm International N.V. Pre-treatment of reactor parts for chemical vapor deposition reactors
JP2002158218A (ja) * 2000-11-21 2002-05-31 Toshiba Corp 成膜方法
US6413321B1 (en) 2000-12-07 2002-07-02 Applied Materials, Inc. Method and apparatus for reducing particle contamination on wafer backside during CVD process
US6805952B2 (en) 2000-12-29 2004-10-19 Lam Research Corporation Low contamination plasma chamber components and methods for making the same
US6589868B2 (en) 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
JP4700236B2 (ja) 2001-08-03 2011-06-15 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP4897159B2 (ja) 2001-08-03 2012-03-14 株式会社日立国際電気 半導体装置の製造方法
JP2003100743A (ja) 2001-09-26 2003-04-04 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP2003188159A (ja) * 2001-12-19 2003-07-04 Seiko Epson Corp Cvd装置及び半導体装置の製造方法
JP2004153066A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
US7371427B2 (en) * 2003-05-20 2008-05-13 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
US20060093756A1 (en) * 2004-11-03 2006-05-04 Nagarajan Rajagopalan High-power dielectric seasoning for stable wafer-to-wafer thickness uniformity of dielectric CVD films

Similar Documents

Publication Publication Date Title
JP2007531304A5 (ja)
TWI707971B (zh) 複合退火以及選擇性沈積製程
TWI666336B (zh) 選擇性地在基板上沈積材料的方法
JP4704618B2 (ja) ジルコニウム酸化膜の製造方法
JP2021511672A (ja) 窒化ケイ素の薄膜のための処理方法
TW201908508A (zh) 在金屬表面上沉積阻擋層的方法
US20030203113A1 (en) Method for atomic layer deposition (ALD) of silicon oxide film
JP2010205854A (ja) 半導体装置の製造方法
KR20160063271A (ko) 주기적인 알루미늄 산질화물 퇴적
TWI784399B (zh) 半導體裝置之製造方法、基板處理裝置、程式及基板處理方法
KR101630234B1 (ko) 공정챔버의 세정방법
TW201220397A (en) Method of depositing cyclic thin film
KR100653217B1 (ko) 금속 함유막을 증착하는 박막 증착 장치의 건식 세정 방법
JP5807511B2 (ja) 成膜装置及びその運用方法
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
JP2018535329A (ja) 酸化アルミニウム及び/又は窒化アルミニウムの製造方法
KR102046163B1 (ko) 반도체 소자의 제조방법
TWI812827B (zh) 氮化膜之成膜方法
JP2011134781A (ja) 半導体装置の製造方法および基板処理装置
TWI814819B (zh) 在基材上形成鈍化層的方法
US20230215763A1 (en) Systems and methods for cleaning and treating a surface of a substrate
TWI831062B (zh) 半導體裝置的製造方法,程式,基板處理方法及基板處理裝置
KR101198243B1 (ko) 탄소 함유 박막을 증착하는 박막 증착 장치의 건식 세정방법
KR20190109262A (ko) 성막 장치의 클리닝 방법, 운용 방법 및 성막 장치
JP2002180250A (ja) 半導体装置の製造方法