CN113196451A - 用于半导体处理的室部件的原位保护性涂层 - Google Patents

用于半导体处理的室部件的原位保护性涂层 Download PDF

Info

Publication number
CN113196451A
CN113196451A CN201980084282.9A CN201980084282A CN113196451A CN 113196451 A CN113196451 A CN 113196451A CN 201980084282 A CN201980084282 A CN 201980084282A CN 113196451 A CN113196451 A CN 113196451A
Authority
CN
China
Prior art keywords
protective coating
reaction chamber
chamber
phase
reactant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980084282.9A
Other languages
English (en)
Inventor
阿希尔·辛格哈尔
大卫·查尔斯·史密斯
卡尔·弗雷德里克·利瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN113196451A publication Critical patent/CN113196451A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在高温将原位保护性涂层沉积在反应室的室部件的表面上。原位保护性涂层可以在高于约200℃的温度下沉积，以提供对特定类型的卤素化学品(例如基于氟的物质、基于氯的物质、基于溴的物质、或基于碘的物质)有抗性的高质量涂层。可将后续的涂层或层沉积于原位保护性涂层上，其具有与下伏的原位保护性涂层不同的蚀刻选择性。可将原位保护性涂层沉积在整个反应室以沉积在室部件的表面上，包含沉积在室壁上。

Description

用于半导体处理的室部件的原位保护性涂层
通过引用并入
PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。
背景技术
随着半导体及其他产业的发展，装置尺寸变得越来越小。这些逐渐地变小的特征需要高度均匀的沉积程序，且膜杂质的存在或其他不均匀性通常会导致半导体装置失效。
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
发明内容
本发明提供了一种在反应室中沉积保护性涂层的方法。所述方法包括：将第一反应物以气相引入反应室中，以吸附于多个室部件的表面上，其中所述多个室部件是所述反应室的一部分；以及将第二反应物以气相引入所述反应室中，其中所述第一反应物与所述第二反应物在高于约200℃的温度下反应，以在所述多个室部件的所述表面上沉积保护性涂层。
在一些实现方式中，所述第一反应物与所述第二反应物在等离子体增强原子层沉积(PEALD)工艺中反应。在一些实现方式中，所述方法还包含：控制供应至所述反应室的射频(RF)信号，以使所述第二反应物的等离子体辉光放电的大部分在介于上部电极和下部电极之间的区域外部的一或更多区域中形成。供应至所述上部电极的所述RF信号的第一相位和供应至所述下部电极的所述RF信号的第二相位之间的相位差可以介于约180度异相和0度异相之间。在一些实现方式中，所述第一反应物与所述第二反应物在热ALD工艺中反应。在一些实现方式中，所述保护性涂层包含：氧化物、氮化物、碳化物、或其组合。所述保护性涂层可以包含：氧化硅(SiO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化铪(HfO2)、氧化锡(SnO2)、或氮化硅(Si3N4)。在一些实现方式中，所述方法还包含：将膜材料沉积于所述反应室中的晶片上以及在所述保护性涂层上；以及将在所述晶片上以及所述保护性涂层上的所述膜材料蚀刻，其中所述膜材料以比所述保护性涂层高得多的速率被蚀刻。用于蚀刻所述膜材料的蚀刻剂包含：基于氟的物质、基于氯的物质、基于溴的物质、基于碘的物质、或其组合。在一些实现方式中，所述方法还包含：在蚀刻所述膜材料之后，在所述反应室中，在所述多个室部件的所述表面上再沉积所述保护性涂层。
另一方面涉及一种在反应室中沉积一保护性涂层的方法。所述方法包含：在反应室中，在多个室部件的表面上沉积保护性涂层，其中所述多个室部件是所述反应室的一部分，其中所述保护性涂层系通过等离子体增强化学气相沉积(PECVD)、等离子体增强原子层沉积(PEALD)、或热原子层沉积(热ALD)在高于约200℃的温度下沉积。
在一些实现方式中，所述方法还包含：在所述反应室中，在所述多个室部件的所述表面上，将膜材料沉积在所述保护性涂层上，其中在暴露于基于氟的物质、基于氯的物质、基于溴的物质、或基于碘的物质的过程中，所述膜材料以比所述保护性涂层高得多的速率被蚀刻。在一些实现方式中，所述方法还包含：在暴露于所述基于氟的物质、基于氯的物质、基于溴的物质、或基于碘的物质之后，在所述反应室中，在所述多个室部件的所述表面上再沉积所述保护性涂层。在一些实现方式中，所述保护性涂层通过PECVD或PEALD沉积，并且所述方法还包含：控制供应至所述反应室的射频(RF)信号，以使等离子体辉光放电的大部分在介于上部电极和下部电极之间的区域外部的一或更多区域中形成。供应至所述上部电极的所述RF信号的第一相位和供应至所述下部电极的所述RF信号的第二相位之间的相位差为约0度异相。在一些实现方式中，所述保护性涂层包含：氧化硅(SiO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化铪(HfO2)、氧化锡(SnO2)、或氮化硅(Si3N4)，且其中所述多个室部件的一或更多种材料包含铝(Al)。
另一方面涉及一种包含等离子体设备的设备，所述等离子体设备包含反应室，其中所述反应室包含多个室部件。所述等离子体设备还包含控制器，其设置有用于进行以下操作的指令：将第一反应物以气相引入反应室中，以吸附于多个室部件的表面上，其中所述多个室部件是所述反应室的一部分；以及将第二反应物以气相引入所述反应室中，其中所述第一反应物与所述第二反应物在高于约200℃的温度下反应，以在所述多个室部件的所述表面上沉积保护性涂层。
在一些实现方式中，所述第一反应物与所述第二反应物在等离子体增强原子层沉积(PEALD)工艺中反应。在一些实现方式中，所述等离子体设备还包含耦合至所述控制器的RF电源，其中所述控制器还设置有用于进行以下操作的指令：控制供应至所述反应室的射频(RF)信号，以使所述第二反应物的等离子体辉光放电的大部分在介于上部电极和下部电极之间的区域外部的一或更多区域中形成。在一些实现方式中，供应至所述上部电极的所述RF信号的第一相位和供应至所述下部电极的所述RF信号的第二相位之间的相位差介于约180度异相和0度异相之间。在一些实现方式中，所述相位差是约0度异相。在一些实现方式中，所述第一反应物与所述第二反应物在热ALD工艺中反应。在一些实现方式中，所述保护性涂层包含：氧化物、氮化物、碳化物、或其组合。在一些实现方式中，所述多个室部件至少包含所述反应室的室壁。在一些实现方式中，所述控制器还设置有用于进行以下操作的指令：将膜材料沉积于所述反应室中的晶片上以及在所述保护性涂层上；以及将在所述晶片上以及所述保护性涂层上的所述膜材料蚀刻，其中所述膜材料以比所述保护性涂层高得多的速率被蚀刻。
另一方面涉及一种包含等离子体设备的设备，所述等离子体设备包含反应室，其中所述反应室包含多个室部件。所述等离子体设备还包含控制器，其设置有用于进行以下操作的指令：在反应室中，在多个室部件的表面上沉积保护性涂层，其中所述多个室部件是所述反应室的一部分，其中所述保护性涂层系通过等离子体增强化学气相沉积(PECVD)、等离子体增强原子层沉积(PEALD)、或热原子层沉积(热ALD)在高于约200℃的温度下沉积。
在一些实施方案中，所述控制器还设置有用于进行以下操作的指令：在所述反应室中，在所述多个室部件的所述表面上，将膜材料沉积在所述保护性涂层上，其中在暴露于基于氟的物质、基于氯的物质、基于溴的物质、或基于碘的物质的过程中，所述膜材料以比所述保护性涂层高得多的速率被蚀刻。在一些实施方案中，所述控制器还设置有用于进行以下操作的指令：在暴露于所述基于氟的物质、基于氯的物质、基于溴的物质、或基于碘的物质之后，在所述反应室中，在所述多个室部件的所述表面上再沉积所述保护性涂层。在一些实施方案中，所述保护性涂层通过PECVD或PEALD沉积，且所述控制器还设置有用于进行以下操作的指令：控制供应至所述反应室的射频(RF)信号，以使等离子体辉光放电的大部分在介于上部电极和下部电极之间的区域外部的一或更多区域中形成。
这些及其他方面参考附图在下文更进一步描述。
附图说明
图1根据一些实施方案描绘了用于在反应室中进行室部件的原位涂覆的示例性设备的横截面示意图。
图2A根据一些实施方案显示了在反应室中涂覆多个室部件的示例性原子层沉积(ALD)方法的流程图。
图2B根据一些实施方案显示了在反应室中涂覆多个室部件的示例性方法的流程图。
图3A根据一些实施方案描绘了具有反应室的示例等离子体设备的横截面示意图，其中等离子体辉光放电是在上部和下部电极之间生成的。
图3B根据一些实施方案描绘了具有图3A的反应室的示例性等离子体设备的横截面示意图，其中等离子体辉光放电是在邻近反应室的室壁处生成。
图3C根据一些实施方案描绘了具有图3A和3B的反应室的示例性等离子体设备的横截面示意图，其中保护性涂层被沉积在反应室的室壁上。
图4A根据一些实施方案描绘了有沉积在晶片上的膜材料以及沉积在保护性涂层上的膜材料的示例性反应室的横截面示意图。
图4B根据一些实施方案描绘了在将膜材料从晶片以及选择性地从保护性涂层蚀刻的情况下的图4A的示例性反应室的横截面示意图。
具体实施方案
在本公开内容中，术语“半导体晶片”、“晶片”、“衬底”、“晶片衬底”和“部分制造的集成电路”可互换使用。本领域的普通技术人员将会理解，术语“部分制造的集成电路”可以指在集成电路制造的许多阶段中的任何阶段期间的硅晶片。在半导体器件工业中使用的晶片或衬底通常具有200mm或300mm或450mm的直径。下面的详细描述假设本公开内容是在晶片上实现的。然而，本公开内容并不限于此。工件可以具有各种形状、尺寸和材料。除半导体晶片外，可利用本公开内容的优点的其它工件包括例如印刷电路板等各种制品。
介绍
当制造半导体装置时，使制造程序精确并可重复是有利的。不幸的是，随着半导体制造设备随时间推移而处理更多晶片，在设备中的化学品及处理条件改变。处理条件及化学品可能导致在晶片中的污染及缺陷问题、以及半导体制造设备的反应室的退化。
半导体装置对污染及缺陷问题越来越敏感。颗粒和膜杂质可源自反应室内部表面。举例而言，颗粒和膜杂质可源自内部室壁、天花板、喷头、衬底支撑件、升降销、气体管线、喷嘴等等。在特定示例中，反应室和/或室部件可由铝制成，例如由6061-T6铝合金(可包含铝及小量的其他材料，例如:铬、铜、铁、镁、锰、硅、钛、锌等等)制成。在许多情况下，颗粒及膜杂质会在反应室暴露于等离子体或其他的苛刻处理条件的同时生成，且这些颗粒及膜杂质可能在处理过程中落在晶片表面上。举例而言，在沉积过程中暴露于原位等离子体的室部件可能脱落或剥落，从而导致非所期望的杂质落到受处理的晶片上。这造成晶片的污染并且使装置失效的可能性增大。
处理条件及化学品不仅对在设备内处理的晶片造成影响，也对半导体制造设备的反应室的内部表面造成影响。因为随着时间推移反应室用于在一系列晶片上沉积膜，各种膜副产物在反应室的内部表面上累积。反应室可经历蚀刻工艺以移除所沉积的膜。在某些情况下，蚀刻工艺会涉及将晶片和反应室暴露于基于卤素的物质，其中基于卤素的物质可包含：氟(F)、氯(Cl)、溴(Br)、或碘(I)。反应室可经历清洁工艺以将膜副产物从反应室的内部表面移除。在某些情况下，清洁工艺涉及将反应室暴露于一或更多种前述的基于卤素的物质。反应室可经历沉积工艺，以在晶片上沉积膜。在某些情况下，沉积工艺涉及将反应室暴露于一或更多种前述的基于卤素的物质。反应室(包含其室部件及室壁)通常由例如铝之类的金属材料制成。由金属材料所制成的室部件和室壁可能受基于卤素的物质侵蚀且可容易形成挥发性盐。举例而言，铝室部件会受到氟自由基侵蚀并形成氟化铝(AlF3)，其在恰当条件下是挥发性的。这类反应显著地增加了室部件的表面积，从而改变了室部件的表面性质，且从而随时间推移改变在反应室中受处理的晶片的沉积或其他处理的结果。另外，这类反应会导致室对部件和室壁的腐蚀、以及反应室随时间推移的退化。
一种对抗颗粒产生的技术是用底涂层涂覆反应室表面。底涂层也可称为调节层或保护性层。底涂层一般是在反应室的内部表面上原位形成的材料层。底涂层可用于将来自暴露的内部表面的金属污染最小化。一般来说，底涂层是在反应室中不存在晶片的时候沉积。底涂层还在以下文献中描述：于2013年11月25日提交的、名称为“CHAMBER UNDERCOATPREPARATION METHOD FOR LOW TEMPERATURE ALD FILMS”的美国专利申请No.14/089,653，其全部内容通过引用在此并入且用于所有目的。
尽管底涂层在颗粒产生及相关污染的减少上是有用的，然而底涂层也存在某些挑战。首先，底涂层通常在反应室的某些内部表面上提供不完全的覆盖。反应室的某些部分可能无法暴露于成膜所需的反应物中。第二，底涂层一般是因暴露于热能而形成，但并未加热到恰当的温度以承受苛刻的处理条件。这样的底涂层将不能长时间维持且在热应力以及等离子体应力作用下易于降解。第三，某些底涂层造成沉积在反应室的内部表面上的微孔结构。当暴露于等离子体时，微孔结构可能导致大量的损失。这样的有微孔的、提供不完全覆盖、或是不适于承受苛刻处理条件的底涂层，将使反应室退化。当经历升温和/或等离子体或基于卤素的化学品时，反应室可随时间推移而退化。
对抗颗粒产生或室退化的另一技术通过异地沉积来提供保护性层涂层。当保护性涂层是在第一反应室中沉积在室部件上，且接着将该室部件移除并安装在第二反应室中，则该保护性涂层视为异地沉积。在这些情况中，当室部件在第一反应室时是用作被涂覆的衬底，而当安装于第二反应室时则是提供其预期的作用。异地涂覆更进一步描述于以下文献中：于2018年4月16日提交的、名称为“EX SITU COATING OF CHAMBER COMPONENTS FORSEMICONDUCTOR PROCESSING”的美国专利申请No.15/954,454，其全部内容通过引用在此并入且用于所有目的。
尽管异地涂覆在限制颗粒污染、提供室部件表面更完整的覆盖、以及保护室免于退化上是有用的，然而异地涂覆也存在某些挑战。首先，异地涂覆是在分开的反应室中沉积，这减少了产量。不仅被涂覆的室部件需要进入另一反应室中的转移和安装步骤，而且室部件还将经历更多的移除、转移、以及重新安装步骤以定期地再涂覆。第二，异地涂覆一般是使用例如等离子体喷涂、热喷涂、或物理气相沉积(PVD)的常规沉积技术进行沉积。这些沉积技术是在例如约200℃以下的温度的低温下进行的。当保护性涂层暴露于严峻的处理条件时，这限制了保护性涂层的质量。因此，当遭遇等离子体或升温时，这样的保护性涂层易于破裂和降解。一旦保护性涂层失效，晶片就容易受到颗粒污染及处理结果飘移的影响，且反应室遭遇退化及侵蚀。
设备
此处所述的方法可由任何合适的设备进行。合适的设备包含用于完成处理操作的硬件以及具有用于根据所提供的实施方案控制处理操作的指令的系统控制器。举例而言，在一些实施方案中，硬件可以包含一或更多包含在处理工具中的处理站。
如此处所述用于在室部件上提供原位保护性涂层的沉积技术可以在任何等离子体增强化学气相沉积(PECVD)设备或原子层沉积(ALD)设备实施。设备可具有许多形式，且可以是包含一或更多室或反应器(有时称为处理站)的处理工具的一部分。对于某些操作而言，例如可从Lam Research Corporation(Fremont,California)获得的来自VECTORTM的产品系列或StrikerTM的产品系列的示例性设备可能是合适的设备。
图1根据一些实施方案描绘了用于在反应室中进行室部件的原位涂覆的示例性设备的横截面示意图。设备100可包含反应室102且可在如本文所述的在反应室102中的多个室部件上沉积保护性涂层。应理解的是，设备100也可用于沉积膜、蚀刻膜、和/或清洁在用于半导体处理的反应室102中的膜副产物。在一些实施方案中，设备100使用ALD或PECVD技术在晶片上沉积膜，且设备100可使用ALD或PECVD技术在反应室102中在室部件上沉积保护性涂层。为了简单起见，将设备100描绘为具有反应室102以维持低压环境的独立反应器。然而，应理解的是，多个设备100可包含在通用处理工具环境中。另外，应理解的是，在一些实施方案中，可通过一或更多系统控制器以程序化方式调整设备的一或更多硬件参数(包含在下文详细描述的那些)。
反应室102与反应物输送系统101流体连通，以将处理气体输送到分配喷头106。反应物输送系统101包含混合容器104，其用于掺合和/或调节用于输送至喷头106的处理气体。一或更多个混合容器入口阀120可以控制处理气体到混合容器104的引入。同样，喷头入口阀105可控制处理气体到喷头106的引入。
有些反应物可在汽化之前以液态形式存储，且之后输送至反应室102。举例而言，图1中的实施方案包含用于把将供应至混合容器104的液态反应物汽化的汽化点103。在反应物皆为气态的情况下，可将汽化点103省略。在一些实施方案中，汽化点103可以是加热汽化器。由这样的汽化器所产生的反应物蒸气可能在下游输送管道中凝结。将不兼容气体暴露于凝结的反应物会产生小颗粒。这些小颗粒可能阻塞管道、阻碍阀运行、污染晶片等等。处理这些问题的某些方式涉及将输送管道抽空和/或清扫，以移除残余反应物。然而，将输送管道清扫会增加反应室循环时间、降低反应室产量。因此，在一些实施方案中，汽化点103下游的输送管道可以是伴热的。在某些示例中，混合容器104也可以是伴热的。在一非限制性示例中，汽化点103下游的管道具有从约100℃到延伸至混合容器104的约150℃的升高的温度分布。
在一些实施方案中，反应物液体可在液体注射器汽化。举例而言，液体注射器可将液体反应物脉冲注入混合容器104上游的载气流。在一实施方案中，液体注射器可通过将液体从较高压至较低压而闪蒸，以将反应物汽化。在另一实施方案中，液体注射器可将液体雾化成分散微滴，分散微滴接着将在加热输送管道中汽化。应理解的是，较小的液滴会比更大的液滴更快地汽化，从而降低在液体注射及完全汽化之间的延迟。较快的汽化可缩短在汽化点103下游的管道长度。在一种情况下，液体注射器可直接安装于混合容器104。在另一情况下，液体注射器可直接安装于喷头106上。
在一些实施方案中，汽化点103上游的液体流量控制器(LFC)可设置成控制用于汽化并输送至反应室102的液体的质量流量。举例而言，LFC可包含位于LFC下游的热质量流量计(MFM)。可接着将LFC的柱塞阀进行调节以响应于由与MFM电气联通的比例积分微分(PID)控制器所提供的反馈控制信号。然而，可能要花费一秒或更长时间以使用反馈控制来将液体流量稳定。这可能延长投配液体反应物的时间。因此，在一些实施方案中，可将LFC在反馈控制模式和直接控制模式之间动态切换。在一些实施方案中，LFC可通过使LFC和PID控制器的感测管停用而从反馈控制模式动态地切换到直接控制模式。
反应室102包含室壁109以相对于外部环境将反应室102封闭。室壁109包含室侧壁、天花板、底板等等。反应室102还包含喷头106以分配处理气体。应理解的是，喷头106可具有任何合适的形状，且可具有任何合适数量和设置的端口，以将处理气体分配到反应室102中。反应室102还包含用于支撑晶片112的卡盘或基座108。在图1中示出的实施方案中，基座108和晶片112位于在喷头106下方，且晶片112显示为放置在基座108上的升降销130上。应理解的是，如本文所述的在反应室102的室部件上沉积保护性涂层可在晶片112不存在于反应室102中时进行。然而，还应理解的是，如本文所述的在反应室102的室部件上沉积保护性涂层可在晶片112存在于反应室102中时进行。上面可能沉积有保护性涂层的室部件包含但不限于：室壁109(包含侧壁、天花板、底板等等)、基座108、喷头106、以及升降销130。
在一些实施方案中，容积107位于喷头106和基座108之间。在一些实施方案中，可将喷头106的位置或基座108的位置进行调整以改变在喷头106和基座108之间的容积107的尺寸。应理解的是，喷头106和/或基座108的竖直位置可以通过任何合适的机制改变。容积107的示例性尺寸包含但不限于：在约0.1升和约2升之间的容积。可能会需要较大尺寸以容纳相对较大的室部件。在一些实施方案中，可在喷头106和基座108之间在容积107中产生等离子体辉光放电，以在室部件上沉积保护性涂层。在一些实施方案中，等离子体辉光放电可在容积107外且邻近于室壁109的区域中产生，以在室部件上沉积保护性涂层。
如图1中所示，喷头106和基座108可与用于RF电源114和匹配网络116电性联通以便为等离子体供电。在一些实施方案中，可通过控制处理站压力、气体浓度、RF电源、RF源频率、RF信号相位差、以及等离子体功率脉冲时间中的一或更多者来控制等离子体能量。举例而言，RF电源114和匹配网络116可在任何合适的功率运行，以形成具有所期望的自由基物质成分的等离子体。同样，RF电源114可以供应任何合适频率的RF功率。在一些实施方案中，RF电源114可以配置成彼此独立地控制高频和低频RF电源。示例性的低频RF频率可以包含但不限于：介于50kHz和700kHz之间的频率。示例性的高频RF频率可以包含但不限于：介于1.8MHz和2.45GHz之间的频率。此外，RF电源114可以控制供应至下部和上部电极两者的RF信号的相位差。举例而言，相位差可以介于约180度异相和0度异相之间。应理解的是，可分散地或连续地调整任何合适的参数，以便为表面反应提供等离子体能量。在一非限制性示例中，可以使等离子体功率间歇地脉冲化。
在一些实施方案中，可由一或更多等离子体监测器原位监测等离子体。在一种情况下，可由一或更多的电压、电流传感器(例如VI探针)来监测等离子体功率。在另一种情况下，可由一或更多光发射光谱传感器(OES)来测量等离子体密度和/或处理气体浓度。在另一种情况下，可由一或更多的相位传感器来监测和测量等离子体位置。在一些实施方案中，可基于来自此原位等离子体监测器的测量结果以程序化方式调节一或更多等离子体参数。其他等离子体监测器可包含但不限于：红外线(IR)监测器、声波监测器、以及压力传感器。
在一些实施方案中，可通过输入/输出控制(IOC)顺序指令来控制等离子体。在一个示例中，用于设定用于等离子体处理阶段的等离子体条件的指令可包含在沉积处理配方的相应的等离子体活化配方阶段中。在一些情况下，可以将处理配方阶段按顺序设置，使得沉积处理阶段的所有指令与该处理阶段同时执行。在一些实施方案中，用于设定一或更多等离子体参数的指令可包含在等离子体处理阶段之前的配方阶段中。例如，第一配方阶段可包含：用于设定惰性气体和/或反应物气体的流量的指令、用于将等离子体产生器设定到功率设定点的指令、以及用于第一配方阶段的时间延迟指令。后续的第二配方阶段可包含：用于启动等离子体产生器的指令、以及用于第二配方阶段的时间延迟指令。第三配方阶段可包含：用于将等离子体产生器停用的指令、以及用于第三配方阶段的时间延迟指令。应理解的是，这些配方阶段可在本公开的范围内以任何合适的方式进一步细分和/或重复。
在一些实施方案中，在保护性涂层是通过热驱动反应而非等离子体驱动反应形成的情况下，可以将RF电源114和匹配网络116省略。例如，保护性涂层可由热ALD形成。然而，RF电源114和匹配网络116对于例如清洁操作及处理操作的与沉积无关的处理而言可能是有用的。
在一些实施方案中，基座108可通过加热器110而进行温度控制。另外，在一些实施方案中，反应室102的压力控制可通过排气阀118提供。如图1中所示，排气阀118调节由下游真空泵系统(未显示)所提供的真空。真空泵系统可包含粗抽泵和/或涡轮分子泵。然而，在一些实施方案中，反应室102的压力控制也可以通过改变一或更多种引入反应室102的气体的流率进行调节。
在一些实施方案中，控制器150为一系统的一部分，此系统可为设备100的一部分。这样的系统可包括半导体处理设备，半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台和/或具体的处理组件(晶片基座、气流系统等)。这些系统可以与用于控制它们在处理半导体晶片或衬底之前、期间和之后的操作的电子器件一体化。电子器件可以称为“控制器”，该控制器可以控制一个或多个系统的各种元件或子部件。根据处理要求和/或系统的类型，控制器可以被编程以控制本文公开的任何处理，包括控制工艺气体输送、温度设置、压强设置、真空设置、功率设置、RF发生器设置、RF匹配电路设置、相差设置、频率设置、流率设置、流体输送设置、位置及操作设置、晶片转移进出工具和其他转移工具和/或与具体系统连接或通过接口连接的装载锁。
控制器150可以与设备100操作性地通信。在一些实施方案中，控制器150包括用于执行存在数据系统(例如存储器)中的指令的处理器系统(例如微处理器)。在一些实施方案中，控制器150可以与等离子体产生器控制器通信以控制等离子体参数和/或条件。在一些实施方案中，控制器150可与基座108通信以控制基座升降以及温度。控制器150可包含用于控制设备100的运行的处理条件的指令。控制器150通常将包含一或更多存储器装置以及一或更多个处理器。处理器可以包含CPU或计算机、模拟和/或数字输入/输出链接、步进马达控制板等等。用于实行恰当的控制操作的指令是在处理器上执行。这些指令可存储在关联于控制器150的存储器装置上或者可以通过网络提供这些指令。
在一些实施方案中，控制器150可控制所有或大部分的设备100的活动。举例而言，控制器150可执行系统控制软件，系统控制软件包含指令集，指令集用于控制在反应室102中在保护性涂层的沉积步骤中的等离子体生成、等离子体位置、以及例如气流成分及温度之类的参数。在一些实施方案中，控制器150可执行控制软件，控制软件包含控制室压力、气流流量、RF信号相位差、以及涉及以保护性涂层涂覆室部件的其他参数的指令集。存储在与控制器150关联的存储器装置的其他计算机程序、脚本文件、或例程可以在一些实施方案中施行。
在一些实施方案中，控制器150可以设置有进行以下操作的指令：在反应室102中的多个室部件的表面上沉积保护性涂层，其中多个室部件是反应室102的一部分，其中保护性涂层是在高于约200℃的温度以等离子体增强化学气相沉积(PECVD)、等离子体增强原子层沉积(PEALD)、或热原子层沉积(热ALD)进行沉积。在一些实施方案中，控制器150还可以配置有用于执行以下操作的指令：在反应室102中的多个室部件的表面上，在保护性涂层上沉积膜材料，其中该膜材料在暴露于基于氟的蚀刻、基于氯的蚀刻、基于溴的蚀刻、或基于碘的蚀刻期间以比保护性涂层高得多的速率被蚀刻。在一些实施方案中，控制器150还可以配置有用于进行以下操作的指令：控制供应至反应室的RF信号以使很大一部分等离子体辉光放电形成于在邻近基座108的区域外部的一或更多区域中。
宽泛地讲，控制器150可以定义为接收指令、发布指令、控制操作、启用清洁操作、启用端点测量等等的具有各种集成电路、逻辑、存储器和/或软件的电子器件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或一个或多个微处理器或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置的形式(或程序文件)与控制器通信、定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定工艺的操作参数的指令。在一些实施方案中，操作参数可以是由工艺工程师定义的用于在制备晶片的一个或多个(种)层、材料、表面、电路和/或管芯期间完成一个或多个加工步骤的配方(recipe)的一部分。
在一些实现方案中，控制器150可以是计算机的一部分或者与该计算机耦接，该计算机与系统集成、耦接到系统、或者通过网络连接到系统、或这些的组合。例如，控制器150可以在“云端”或者是晶片厂(fab)主机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的工艺。在一些实例中，远程计算机(例如，服务器)可以通过网络给系统提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，该参数和/或设置然后从远程计算机通信到系统。在一些实例中，控制器150接收数据形式的指令，该指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，参数可以针对将要执行的工艺类型以及工具类型，控制器150被配置成连接或控制该工具类型。因此，如上所述，控制器150可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的工艺和控制)工作。用于这些目的的分布式控制器的实例可以是与一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的室内的一个或多个集成电路，它们结合以控制室内的工艺。
如上所述，根据工具将要执行的一个或多个工艺步骤，控制器150可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者在将晶片的容器搬运到半导体制造工厂中的工具位置和/或装载口以及从工具位置和/或装载口搬运晶片的容器的材料搬运中使用的工具通信。
上文所述的设备/工艺可以与光刻图案化工具或工艺结合使用，例如，用于制备或制造半导体器件、显示器、LED、光伏电池板等。通常，虽然不是必然地，这些工具/工艺将在共同的制造设施中一起使用或操作。膜的光刻图案化通常包含以下操作中的一些或所有，每个操作启用多个可行的工具：(1)使用旋涂或喷涂工具在工件，即，衬底上施加光致抗蚀剂；(2)使用热板或加热炉或UV固化工具固化光致抗蚀剂；(3)使用例如晶片步进机之类的工具使光致抗蚀剂暴露于可见光或紫外线或x-射线灯；(7)使抗蚀剂显影以便选择性地去除抗蚀剂并且从而使用例如湿式工作台之类的工具将其图案化；(5)通过使用干式或等离子体增强蚀刻工具将抗蚀剂图案转印到下方的膜或工件上；并且(6)使用例如射频或微波等离子体抗蚀剂剥离器之类的工具去除抗蚀剂。
原位保护性涂层
本公开内容涉及在反应室中的室部件的保护性涂层的原位沉积。原位保护性涂层可沉积在室壁以及在反应室中的室部件的其他暴露的、内部的表面。原位保护性涂层是在高温环境和/或等离子体环境下沉积的，因此原位保护性涂层可能能够抵抗后续的等离子体处理、高温处理、以及其他苛刻的处理条件。举例而言，原位保护性涂层可在反应室中在高于约200℃、或是在介于约250℃和约650℃之间的温度下沉积。原位保护性涂层的材料可能对一或更多种基于卤素的化学品有高抗性。沉积在原位保护性涂层上的后续的层可具有与原位保护性涂层不同的蚀刻选择性。在一些实施方案中，在反应室中晶片处理的使用之前，将原位保护性涂层沉积。在一些实施方案中，在一或更多晶片通过反应室处理之后，沉积或再沉积原位保护性涂层。反应室可以是例如图1中的设备100的处理设备的一部分。
如本文中所使用的，当在反应室中将保护性涂层沉积于室部件上，而该室部件是该反应室的一部分时，该保护性涂层被视为“原位”沉积。换句话说，当室部件安装于反应室中以其所预期的用途(例如作为喷头、升降销等等)使用时，保护性涂层的沉积发生在室部件上。因此，室部件是在其参与制造过程所在的相同反应室中进行涂覆。室部件并不需要在该室部件作为其中的一部分的独立室中进行涂覆。如此处所使用的，本公开的原位保护性涂层也可以称为：保护性涂层、表面涂层、原位涂层、底涂层、调节层、保护性层、表面层、原位层等等。
如上文所述，本公开的保护性涂层可使用PECVD技术或ALD技术沉积。在一些实施方案中，保护性涂层可由热ALD或等离子体增强ALD(PEALD)沉积。气相沉积工艺可将反应性气体供应至晶片表面，以在等离子体环境或热环境中引发反应并且生产材料膜。PECVD使用等离子体来增强膜沉积机制并且可提供材料的快速成长以及高产量。ALD使用两种或更多种处理气体，这两种或更多种处理气体交替地且按顺序引入。ALD使用表面自限制反应逐层地沉积膜。PECVD使用活化的气相反应以沉积膜，而ALD使用表面媒介的沉积反应以逐层地沉积膜。典型的ALD循环可包括：(i)配料，以输送并吸附前体材料至衬底表面上，(ii)从室中清扫掉过量的前体材料，并将自限性单层留在衬底表面上，(iii)输送反应物材料以与吸附的前体材料反应，以及(iv)从室中清扫掉未反应的反应物材料或反应副产物。在ALD循环中的沉积反应可以是热引发的或是等离子体引发的。ALD可用于产生高度保形膜。
保护性涂层或底涂层可以在反应室中沉积在室部件的表面上。可原位地沉积保护性涂层并且减少晶片处理中的颗粒污染以及缺陷问题。保护性涂层可在反应室内在高温和/或等离子体条件下形成以提供高质量的涂层。
图2A根据一些实施方案显示了在反应室中涂覆多个室部件的示例性ALD方法的流程图。图2A中的处理200a的操作可包含额外的、较少的、或不同的操作。ALD方法可以包含热ALD或PEALD。
在处理200a的方框210，将第一反应物以气相引入反应室以吸附至多个室部件的表面上，其中多个室部件是该反应室的一部分。第一反应物以自限制的方式吸附至室部件的暴露表面上。第一反应物是在ALD循环的配料阶段期间提供至反应室中，其中第一反应物的示例性配料时间可以介于约1秒和约30秒之间。在一些实施方案中，清扫阶段可跟随在方框210的配料阶段之后，其中清扫阶段可以将任何过剩的第一反应物从反应室清扫掉。在一些实施方案中，第一反应物可包括：含金属前体和/或含硅前体。
在处理200a的方框220，将第二反应物以气相引入反应室，其中第一反应物与第二反应物反应，以在高于约200℃的温度下在多个室部件的表面上沉积成层的保护性涂层。在某些情况下，该反应是热驱动的。在某些情况下，该反应是等离子体驱动的。在一些实施方案中，沉积反应在高温环境中发生。高温环境涉及高于约200℃、介于约225℃和约700℃之间、介于约250℃和约650℃之间、或介于约300℃和约600℃之间的升高的温度。应理解的是，在一些保护性涂层的沉积步骤中，要沉积高质量的膜，高温环境并不是必要的。可通过确保反应室到达并维持在升高的温度、或至少通过确保例如衬底支撑件(例如基座)的室部件到达并维持在升高的温度，以在反应过程中维持高温环境。
第二反应物吸附在室部件的暴露表面上，并产生有限吸附量的保护性涂层。第二反应物是在ALD循环的反应阶段期间提供至反应室中。ALD循环的反应阶段可以将多个室部件的表面暴露于等离子体和/或高温，其中这样的暴露可持续介于约0.5秒到约20分钟之间的时间区间。在一些实施方案中，清扫阶段可跟随在方框220的反应之后，其中清扫阶段可将任何过剩的第二反应物及副产物从反应室清扫掉。在一些实施方案中，第二反应物可包括：含氧气体(例如O2)、含氮气体(例如N2或NH3)、或含碳气体。第二反应物的等离子体活化物质可包含第二反应物的自由基和/或离子。
保护性涂层可以在晶片不存在于反应室中的情况下沉积在多个室部件的表面上。因此，用于沉积保护性涂层的ALD循环发生在反应室中没有晶片的情况下。然而，在一些情况下，应理解的是，保护性涂层可以在晶片存在于反应室中的情况下沉积在多个室部件的表面上。在一些实施方案中，重复方框210和方框220以执行多个ALD循环来产生所期望的保护性涂层的厚度。在一些实施方案中，保护性涂层的厚度介于约0.1μm和约4μm之间、或在约0.5μm和约3μm之间、或在约0.5μm和约2μm之间。
保护性涂层可对至少某些基于卤素的化学品有抗性，其中基于卤素的化学品可包含：基于氟的物质(例如F2、NF3、ClF3)、基于氯的物质(例如Cl2、ClF3、BCl3)、基于溴的物质(例如HBr)、基于碘的物质(例如I2)、或其组合。对基于卤素的化学品的暴露可能在沉积处理、蚀刻处理、和/或清洁处理过程中发生。基于卤素的化学品可包含：含卤素蚀刻剂、含卤素前体、以及含卤素副产物。保护性涂层可沉积在多个室部件的表面上，以保护室部件免被侵蚀。在一些实施方案中，保护性涂层对特定的基于卤素的化学品的抗性可由其蚀刻率来测量或确定。在一些实施方案中，当暴露于一或更多种基于卤素的化学品时，保护性涂层的蚀刻率低于约每分钟
Figure BDA0003120958280000171
低于约每分钟
Figure BDA0003120958280000172
低于约每分钟
Figure BDA0003120958280000173
低于约每分钟
Figure BDA0003120958280000174
或介于约每分钟
Figure BDA0003120958280000175
和约每分钟
Figure BDA0003120958280000176
之间。根据基于卤素的化学品的类型，蚀刻速率可能变化。举例而言，保护性涂层可抵抗基于氟的物质，但无法抵抗基于氯的物质。在一些实施方案中，保护性涂层的移除可使用不损害室部件的下层材料(例如铝)的替代化学品进行。
在一些实现方案中，保护性涂层包含氧化物、氮化物、碳化物、或其组合。举例而言，保护性涂层可包含：氧化硅(SiO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化铪(HfO2)、氧化锡(SnO2)、或氮化硅(Si3N4)。应理解的是，保护性涂层并不限于二元金属氧化物、氮化物、或碳化物，还可包含对基于卤素的化学品有抗性的其他类型的材料。保护性涂层的蚀刻速率取决于其组成以及该保护性涂层是暴露于何种化学品。举例而言，Al2O3可对基于氯的物质有强抗性，ZrO2可对基于氟的物质以及基于溴的物质有强抗性，HfO2可对基于氯的物质有强抗性，SnO2可能不对基于氯的物质有抗性，而SiO2可能不对基于氟的物质有抗性。因此，当暴露于基于氯的物质时SnO2的沉积层可能被以高蚀刻率移除，但是当暴露于相同的基于氯的物质时Al2O3的保护性涂层可能被以非常低的蚀刻速率移除。表1提供了保护性涂层以及以相对的方式呈现当其暴露于特定的基于卤素的化学品时相应的蚀刻率。
表1
SiO<sub>2</sub> Al<sub>2</sub>O<sub>3</sub> SnO<sub>2</sub> ZrO<sub>2</sub> HfO<sub>2</sub>
Cl<sub>2</sub> 低 低 高 低 中
NF<sub>3</sub> 高 低 低 低 低
BCl<sub>3</sub> 低 中 高 低 中
HBr 低 低 高 低 未知
当待蚀刻的膜在被基于特定的卤素的化学品蚀刻的时候具有高蚀刻率时，对该基于特定的卤素的化学品具有低蚀刻率的保护性涂层是良好的保护性涂层候选者。
在特定处理条件下沉积保护性涂层将改善涂层的质量。在一些实施方案中，涂层的质量可至少与其密度相关。因此，原位且基于此处所述的处理条件(例如高温)沉积的保护性涂层可具有比异地和/或基于不同处理条件(例如低温)沉积的涂层更高的密度。即使这样的涂层享有相同的组成，情况也可能如此。在具有改善的密度的情况下，保护性涂层可以基本上是无孔的。在一些实施方案中，用于沉积高质量涂层的处理条件包含高的温度范围(例如高于约200℃)。在一些实施方案中，用于沉积高质量涂层的处理条件包含低室压强(例如低于约10托)。在一些实施方案中，相比于异地和/或在不同处理条件下沉积的涂层而言，高质量涂层维持较长时间且能够承受热应力以及等离子体应力。
以ALD沉积保护性涂层通常提供高保形性。在一些实施方案中，保形性可通过将在特征的底部、侧壁、或顶部上沉积的膜的平均厚度与特征的底部、侧壁、或顶部上沉积的膜的平均厚度相比较来计算。举例而言，保形性可通过将在侧壁上沉积的膜的平均厚度除以在特征顶部上沉积的膜的平均厚度再乘上100以得到百分比来计算。在一些实施方案中，保护性涂层的保形性是介于约50％和约100％之间、介于约80％和约100％之间、或介于约85％和约100％之间。
在一些实施方案中，多个室部件的表面包含在反应室中多个室部件的暴露的、内部的表面。可调节在方框210和220执行的ALD工艺的条件，以促成高质量原位保护性涂层的保形沉积发生于多个室部件的暴露的、内部的表面上。在一些实施方案中，多个室部件包含室壁，室壁可包括反应室的侧壁、底板、以及天花板。在一些实施方案中，等离子体辉光放电可在邻近于反应室的室壁的区域产生，以将等离子体导向室壁。在一些情况下，等离子体辉光放电可在反应室的喷头和基座之间的区域外部的区域中产生。将等离子体导向室壁可促使在多个室部件的暴露的、内部的表面上更均匀、更完整、且更保形的保护性涂层的沉积。
在一些实施方案中，可通过控制在提供至反应室中的喷头和基座中的每一者的RF信号之间的相位、或是更普遍的是，通过控制在提供至反应室中的上部电极和下部电极中的每一者的RF信号之间的相位来将等离子体导向室壁。在供应至上部电极和下部电极的RF信号之间的相位差的控制辅助了控制在反应室中产生的等离子体辉光放电的位置。供应至上部电极的RF信号的第一相位及供应至下部电极的RF信号的第二相位之间的相位差可以在约180度异相和0度异相之间。举例而言，在上部电极和下部电极之间的相位差可基本上为0度异相，使得等离子体辉光放电集中在接近室壁处。
在处理200a的一些实施方案中，将膜材料沉积在反应室中的多个室部件的表面上，其中在暴露于基于氟的蚀刻、基于氯的蚀刻、基于溴的蚀刻、或基于碘的蚀刻的过程中，膜材料以比保护性涂层高得多的速率被蚀刻。在不将保护性涂层移除的情况下可将膜材料从反应室移除。在一些实施方案中，将膜材料沉积在反应室中的晶片上、以及反应室中的其他地方。在一些实施方案中，将膜材料沉积在保护性涂层上作为额外的保护性层。取决于反应室预期要提供的沉积/蚀刻/清洁化学品，可选择将多种保护性涂层沉积在室部件的表面上。第一保护性涂层会对第一蚀刻剂有抗性，而第二保护性涂层会对第二蚀刻剂有抗性。举例而言，第二保护性涂层可包含Al2O3以抵抗基于氯的蚀刻剂，而第一保护性涂层可包含ZrO2以抵抗基于氟的蚀刻剂。应理解的是，取决于预期在反应室中进行的蚀刻/清洁操作，额外的保护性涂层可沉积在多个室部件的表面上。可针对保护性涂层中的每一者对特定蚀刻/清洁化学品的抗性而进行选择。
在处理200a的方框240，将膜材料选择性地沉积在反应室中的晶片上以及在保护性涂层上。在将保护性涂层沉积在多个室部件的表面上之后，可将晶片导入反应室中以进行处理。膜材料可以用与保护性涂层的材料不同的材料形成。举例而言，膜材料可包含：金属、金属氧化物、电介质材料、半导体材料等等。在将膜材料沉积于晶片上的步骤中，膜材料的沉积也可以发生在多个室部件的表面上。在晶片上的膜材料的厚度可以大于在多个室元件的表面上的膜材料的厚度。
在处理200a的方框250，将在保护性涂层上的膜材料选择性地蚀刻，其中膜材料以比保护性涂层高得多的速率被蚀刻。如此处所使用的，该高得多的速率可为五倍大以上、十倍大以上、或百倍大以上的蚀刻速率。在一些实施方案中，除了可将膜材料从多个室部件的表面上蚀刻之外，还可以从晶片蚀刻。可使用基于卤素的蚀刻剂来蚀刻膜材料，其中基于卤素的蚀刻剂包含：基于氟的物质、基于氯的物质、基于溴的物质、基于碘的物质、或其组合。基于卤素的蚀刻剂可用作清洁处理的一部分，以将膜材料从反应室移除。膜材料具有不同于下层的保护性涂层的蚀刻选择性。蚀刻剂可对膜材料相对于保护性涂层而言有选择性。在一些实施方案中，当暴露于基于卤素的蚀刻剂时，膜材料相对保护性涂层的蚀刻选择性大于约10：1。以这样的方式，当从反应室清洁膜时，保护性涂层可被保留。在一些实施方案中，终点蚀刻可用于确定基于卤素的蚀刻剂何时完成膜材料的蚀刻，使得保护性涂层不被蚀刻。在一些实施方案中，保护性涂层的成分可取决于当室部件的表面将暴露于特定类型的沉积或清洁化学品时需要何种类型的抗性而进行选择。
在处理200a的方框260，在反应室中在多个室部件的表面上将保护性涂层选择性地再沉积。在反应室中处理一或更多晶片之后，最初在方框210和220沉积的保护性涂层可随时间裂解或受损。应理解的是，可在反应室的使用最初开始时沉积保护性涂层，或是在使用反应室之后在多个室部件的表面上沉积/再沉积。在一些实施方案中，使用与在方框210和220中所述的相同的处理条件来再沉积保护性涂层。这使得能在使用反应室之后保护性涂层的“恢复”。在一些实施方案中，在处理成百上千的晶片之后，将保护性涂层再沉积于多个室部件的表面上。在一些实施方案中，再沉积保护性涂层的步骤可周期性地且以自动的方式发生。
图2B根据一些实施方案显示了在反应室中涂覆多个室部件的示例性方法的流程图。图2B中的处理200b的操作可包含额外的、较少的、或不同的操作。
在处理200b的方框230，在反应室中将保护性涂层沉积在多个室部件的表面上，其中室部件是反应室的一部分。保护性涂层是通过等离子体增强化学气相沉积(PECVD)、等离子体增强原子层沉积(ALD)、或热原子层沉积(ALD)在高于约200℃的温度下沉积。可以在晶片存在或是不存在于反应室中的情况下，将保护性涂层沉积在多个室部件的表面上。在一些实施方案中，保护性涂层的厚度是在约0.1μm和约4μm之间、或在约0.5μm和约3μm之间、或在约0.5μm和约2μm之间。
以PEALD和热ALD将保护性涂层沉积于多个室部件的表面上的实施方面在图2A中的方框210和220中进行描述。在使用PECVD的实施方案中，相比于ALD技术而言可以以较高的产量将保护性涂层沉积于多个室部件的表面上，但可能无法实现比ALD技术更高的保形性。
在一些实施方案中，可以将保护性涂层在高于约200℃、介于约225℃和约700℃之间、介于约250℃和约650℃之间、或介于约300℃和约600℃之间的升高的温度下沉积。可通过确保反应室到达并维持在升高的温度、或至少通过确保例如衬底支撑件的室部件到达并维持在升高的温度，以在反应过程中维持高温环境。
保护性涂层可对至少某些基于卤素的化学品有抗性，其中基于卤素的化学品可以包含：基于氟的物质(例如F2、NF3、ClF3)、基于氯的物质(例如Cl2、ClF3)、基于溴的物质(例如HBr)、基于碘的物质(例如I2)、或其组合。对基于卤素的化学品的暴露可能在沉积处理、蚀刻处理、和/或清洁处理过程中发生。基于卤素的化学品可以包含：含卤素蚀刻剂、含卤素前体、以及含卤素副产物。在一些实施方案中，当暴露于一或更多种基于卤素的化学品时，保护性涂层的蚀刻率低于约每分钟
Figure BDA0003120958280000221
低于约每分钟
Figure BDA0003120958280000222
低于约每分钟
Figure BDA0003120958280000226
低于约每分钟
Figure BDA0003120958280000224
或介于约每分钟
Figure BDA0003120958280000223
和约每分钟
Figure BDA0003120958280000225
之间。根据基于卤素的化学品的类型，蚀刻速率可以变化。
在一些实施方案中，保护性涂层包含氧化物、氮化物、碳化物、或其组合。举例而言，保护性涂层可以包含：SiO2、Al2O3、ZrO2、HfO2、SnO2、或Si3N4。应理解的是，保护性涂层并不限于二元金属氧化物、氮化物、或碳化物，还可以包含对基于卤素的化学品有抗性的其他类型的材料。保护性涂层的蚀刻速率取决于其组成以及该保护性涂层被暴露于何种化学品。
原位并根据此处所述的处理条件沉积的保护性涂层可具有比异地和/或根据不同处理条件沉积的涂层更高的密度，且因而具有较高的质量，即使这些涂层享有相同的成分也如此。在具有改善的密度的情况下，保护性涂层可以基本上是无孔的。相比于异地和/或在不同处理条件下沉积的涂层而言，保护性涂层维持较长时间且能够承受热应力以及等离子体应力。
在一些实现方案中，多个室部件的表面包含在反应室中的多个室部件的暴露的、内部的表面。在一些实施方案中，多个室部件包含室壁，室壁可以包括反应室的侧壁、底板、以及天花板。在一些实施方案中，等离子体辉光放电可以在邻近于反应室的室壁的区域中产生，以将等离子体导向室壁。等离子体辉光放电可以在反应室的喷头和基座之间的区域外部的区域中产生。
在一些实施方案中，可以通过控制在提供至反应室中的喷头和基座的每一者的RF信号之间的相位、或者是更普遍的是，通过控制在提供至反应室中的上部电极和下部电极的每一者的RF信号之间的相位来将等离子体导向室壁。在供应至上部电极和下部电极的RF信号之间的相位差的控制辅助了控制在反应室中产生的等离子体辉光放电的位置。供应至上部电极的RF信号的第一相位和供应至下部电极的RF信号的第二相位之间的相位差可介于约180度异相和0度异相之间。举例而言，在上部电极和下部电极之间的相位差可以基本上为0度异相，使得等离子体辉光放电集中在接近室壁处。
在处理200b的一些实施方案中，在反应室中将膜材料沉积在多个室部件的表面上，其中在暴露于基于氟的蚀刻、基于氯的蚀刻、基于溴的蚀刻、或基于碘的蚀刻的过程中，膜材料以比保护性涂层高得多的速率被蚀刻。取决于反应室预期要提供的沉积/蚀刻/清洁化学品，可选择沉积多种保护性涂层在室部件的表面上。保护性涂层中的一者会对第一蚀刻剂有抗性而保护性涂层中的另一者会对第二蚀刻剂有抗性。举例而言，第二保护性涂层可以包含Al2O3以抵抗基于氯的蚀刻剂，而在方框230沉积的保护性涂层可以包含ZrO2以对抗基于氟的蚀刻剂。应理解的是，取决于预期在反应室中进行的沉积/蚀刻/清洁操作，额外保护性涂层可以沉积在多个室部件的表面上。可针对保护性涂层中的每一者对特定化学品的抗性进行选择。
如图2B的处理200b中所示，方框240、250和260可选择性地在方框230之后进行。方框240、250、和260的方面是在图2A的处理200a中描述。在方框240可将膜材料沉积于反应室中的晶片上以及沉积在保护性涂层上。保护性涂层上的膜材料可在方框250被蚀刻，其中膜材料以比保护性涂层高得多的速率被蚀刻。在方框260可在反应室中在多个室部件的表面上将保护性涂层再沉积。
可通过在反应室中将沉积导向多个室部件的表面上来避免或减少如本公开中所述的原位保护性涂层的不完整覆盖。更完整的覆盖可提供更均匀沉积的保护性涂层，不像一般底涂层那样多孔。在一些实施方案中，可使用被设置成控制等离子体辉光放电的位置使得等离子体进一步引导至多个室部件的表面的设备来实现更完整的覆盖。在提供热ALD的一些实施方案中，可使用被设置成在反应室中将多个室部件的表面加热至升高的温度的设备来实现更完整的覆盖。
图3A-3C显示了具有反应室的示例性等离子体设备，该反应室被配置成引导等离子体，使得保护性涂层沉积在至少反应室的室壁上。这样的等离子体设备的方面在以下文献中更详细描述：于2017年10月17日提交的、名称为“METHODS AND SYSTEMS FORCONTROLLING PLASMA GLOW DISCHARGE IN A PLASMA CHAMBER,”的美国专利申请No.15/786,497，其全部内容通过引用并入且用于所有目的。
图3A根据一些实施方案描绘了具有反应室的示例性等离子体设备的横截面示意图，其中等离子体辉光放电在上部电极和下部电极之间生成。反应室300包含室壁302。室壁302可以通过电性接地310而接地。上部电极304可用作将处理气体分配到反应室300内的喷头，而下部电极306可用作支撑反应室300中的晶片的基座。在一些实施方案中，将RF电源320耦合至电极304、306中的一者且与接地308耦合，并且同时与上部电极304和下部电极306两者耦合。可以将RF电源320连接至控制器322，控制器322可以包含相位改变控制单元。控制器322可以用于调整由RF电源320所输出的RF信号的相位。在一些实施方案中，控制器322可以用于调整供应的上部电极304的第一相位和供应至下部电极306的第二相位之间的相位差。等离子体辉光放电330的位置可能受相位差的影响，其中相位差可以介于约0度异相及180度异相之间。
如图3A中所示，反应室300可提供集中在上部电极304和下部电极306之间的等离子体辉光放电300。在一些实施方案中，输送至上部电极304和下部电极306的RF信号之间的相位差基本上可以为180度异相。将相位差控制为异相使得等离子体辉光放电330更加会包含于上部电极304和下部电极306之间。然而，通过将相位差控制在低于180度异相且接近0度异相，等离子体辉光放电330会朝向室壁302移动。
图3B根据一些实施方案描绘了具有图3A的反应室的示例等离子体设备的横截面示意图，其中等离子体辉光放电是在邻近反应室的室壁处生成。在反应室300中，将等离子体辉光放电340强制或移动朝向室壁302，其提供了到电性接地310的路径。在上部电极304及下部电极306之间没有引燃等离子体或是几乎没有引燃等离子体，且将等离子体导向室壁302的电性接地310。换句话说，等离子体辉光放电340位于邻近下部电极306的区域外部的区域。在一些实施方案中，输送至上部电极304和下部电极306的RF信号之间的相位差可基本上为0度异相。换句话说，RF信号基本上同相地输送至上部电极304和下部电极306。将相位差控制为同相使得等离子体辉光放电340能邻近于室壁302，室壁302包含反应室300的侧壁、底板、以及天花板。
图3C根据一些实施方案描绘了具有图3A及3B的反应室的示例等离子体设备的横截面示意图，其中保护性涂层沉积在反应室的室壁上。通过将等离子体辉光放电340的位置控制到邻近于室壁302处，可以将等离子体优先导向包含室壁302的多个室部件的暴露的、内部的表面。这样的表面可包含侧壁、底板、天花板、喷头的部分、衬底支撑件的部分、升降销的部分、气体管线的部分、和/或喷嘴的部分，这些表面本来可能难以暴露于等离子体。在一些实施方案中，可将等离子体优先导向整个反应室300的各处。以这样的方式将等离子体导向使得保护性涂层能在多个室部件的暴露的、内部的表面上的沉积，上述表面原本可能难以涂覆。这使得保护性涂层350能在整个反应室300更完整覆盖。如图3C中所示，将保护性涂层350形成于室壁302上、在上部电极304的表面上、及在下部电极306的表面上。应理解的是，在上部电极304及下部电极306的表面上的保护性涂层350的厚度可能小于在室壁302上的保护性涂层350的厚度。保护性涂层350是在可能高于约200℃的高温环境中沉积的。保护性涂层350选择性地对各种基于卤素的化学品有抗性。保护性涂层350是如本公开中所描述的高质量原位保护性涂层。
图4A根据一些实施方案描绘了有沉积在晶片上的膜材料以及沉积在保护性涂层上的膜材料的示例性反应室的横截面示意图。反应室400包含室壁402，其中保护性涂层444沉积在室壁402上。可根据保护性涂层444相对后续将在反应室400中沉积的膜而言的蚀刻选择性、以及根据室400暴露所针对的用于沉积/蚀刻/清洁的何种化学品，来选择保护性涂层444。在图4A中，膜材料442a沉积在被支撑于基座406上的晶片436上。膜材料442b也沉积在室壁402上，且具有与沉积在晶片436上的膜材料442a相同的成分。在一些实施方案中，膜材料442a、442b包含：金属、金属氧化物、电介质材料、或半导体材料。沉积在室壁402上的膜材料442b被配置在保护性涂层444上。
图4B根据一些实施方案描绘了在将膜材料从晶片以及选择性地从保护性涂层蚀刻的情况下的图4A的示例性反应室的横截面示意图。从晶片436将膜442a蚀刻，并且将室壁402上的膜材料442b选择性地蚀刻，使得保护性涂层444保留在室壁402上。在一些实施方案中，基于卤素的蚀刻剂用于进行蚀刻处理，其中保护性涂层444对基于卤素的蚀刻剂的化学品有抗性。因此，在蚀刻处理过程中，膜材料442b以比保护性涂层444高得多的速率被蚀刻。可选择基于卤素的蚀刻剂作为蚀刻/清洁操作的一部分，以从反应室400将膜材料442a、442b移除，并且可选择保护性涂层444以抵抗基于卤素的蚀刻剂。
结论
在以上的描述中，说明了大量的特定细节，以提供对所提出的实施方案的彻底理解。所公开的实施方案可在没有这些特定细节中的一些或全部的情况下实行。在其他的示例中，为了不使本发明难以理解，公知的工艺操作不会有详细描述。虽然所公开的实施方案是结合特定实施方案而进行说明的，但应理解，其并非意图限制所公开的实施方案。
虽然上述的实施方案为了清楚和理解的目的进行了详细描述，但显而易见的是，某些变化和修改可在所附权利要求的范围内实施。应当注意，存在实现所提供的实施方案的工艺、系统和设备的许多替代方式。因此，所描述的实施例应被认为是说明性的而不是限制性的，并且所述实施方案不应受限于本文所给出的细节。

Claims (20)

1.一种沉积方法，其包括：
将第一反应物以气相引入反应室中，以吸附于多个室部件的表面上，其中所述多个室部件是所述反应室的一部分；以及
将第二反应物以气相引入所述反应室中，其中所述第一反应物与所述第二反应物在高于约200℃的温度下反应，以在所述多个室部件的所述表面上沉积保护性涂层。
2.根据权利要求1所述的方法，其中所述第一反应物与所述第二反应物在等离子体增强原子层沉积(PEALD)工艺中反应。
3.根据权利要求2所述的方法，其还包含：
控制供应至所述反应室的射频(RF)信号，以使所述第二反应物的等离子体辉光放电的大部分在介于上部电极和下部电极之间的区域外部的一或更多区域中形成。
4.根据权利要求3所述的方法，其中，供应至所述上部电极的所述RF信号的第一相位和供应至所述下部电极的所述RF信号的第二相位之间的相位差介于约180度异相和0度异相之间。
5.根据权利要求4所述的方法，其中所述相位差是约0度异相。
6.根据权利要求1所述的方法，其中所述第一反应物与所述第二反应物在热ALD工艺中反应。
7.根据权利要求1-6中的任一项所述的方法，其中所述保护性涂层包含：氧化物、氮化物、碳化物、或其组合。
8.根据权利要求7所述的方法，其中所述保护性涂层包含：氧化硅(SiO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化铪(HfO2)、氧化锡(SnO2)、或氮化硅(Si3N4)。
9.根据权利要求1-6中的任一项所述的方法，其中所述多个室部件的一或更多材料包含铝(Al)。
10.根据权利要求1-6中的任一项所述的方法，其中所述多个室部件至少包含所述反应室的室壁。
11.根据权利要求1-6中的任一项所述的方法，其还包含：
将膜材料沉积于所述反应室中的晶片上以及在所述保护性涂层上；以及
将在所述晶片上以及所述保护性涂层上的所述膜材料蚀刻，其中所述膜材料以比所述保护性涂层高得多的速率被蚀刻。
12.根据权利要求11所述的方法，其中用于蚀刻所述膜材料的蚀刻剂包含：基于氟的物质、基于氯的物质、基于溴的物质、基于碘的物质、或其组合。
13.根据权利要求11所述的方法，其还包含：在蚀刻所述膜材料之后，在所述反应室中，在所述多个室部件的所述表面上再沉积所述保护性涂层。
14.根据权利要求1-6中的任一项所述的方法，其中所述第一反应物与所述第二反应物在介于约250℃和约650℃之间的温度下反应，以在所述多个室部件的所述表面上沉积所述保护性涂层。
15.一种方法，其包含：
在反应室中，在多个室部件的表面上沉积保护性涂层，其中所述多个室部件是所述反应室的一部分，其中所述保护性涂层系通过等离子体增强化学气相沉积(PECVD)、等离子体增强原子层沉积(PEALD)、或热原子层沉积(热ALD)在高于约200℃的温度下沉积。
16.根据权利要求15所述的方法，其还包含：
在所述反应室中，在所述多个室部件的所述表面上，将膜材料沉积在所述保护性涂层上，其中在暴露于基于氟的物质、基于氯的物质、基于溴的物质、或基于碘的物质的过程中，所述膜材料以比所述保护性涂层高得多的速率被蚀刻。
17.根据权利要求16所述的方法，其还包含：
在暴露于所述基于氟的物质、基于氯的物质、基于溴的物质、或基于碘的物质之后，在所述反应室中，在所述多个室部件的所述表面上再沉积所述保护性涂层。
18.根据权利要求16所述的方法，其中所述保护性涂层通过PECVD或PEALD沉积，其中所述方法还包含：
控制供应至所述反应室的射频(RF)信号，以使等离子体辉光放电的大部分在介于上部电极和下部电极之间的区域外部的一或更多区域中形成。
19.根据权利要求18所述的方法，其中供应至所述上部电极的所述RF信号的第一相位和供应至所述下部电极的所述RF信号的第二相位之间的相位差为约0度异相。
20.根据权利要求15-19中的任一项所述的方法，其中所述保护性涂层包含：氧化硅(SiO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化铪(HfO2)、氧化锡(SnO2)、或氮化硅(Si3N4)，且其中所述多个室部件的一或更多种材料包含铝(Al)。
CN201980084282.9A 2018-10-19 2019-10-08 用于半导体处理的室部件的原位保护性涂层 Pending CN113196451A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862748194P 2018-10-19 2018-10-19
US62/748,194 2018-10-19
PCT/US2019/055264 WO2020081303A1 (en) 2018-10-19 2019-10-08 In situ protective coating of chamber components for semiconductor processing

Publications (1)

Publication Number Publication Date
CN113196451A true CN113196451A (zh) 2021-07-30

Family

ID=70284052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980084282.9A Pending CN113196451A (zh) 2018-10-19 2019-10-08 用于半导体处理的室部件的原位保护性涂层

Country Status (7)

Country Link
US (1) US20210340670A1 (zh)
JP (2) JP2022514171A (zh)
KR (1) KR20210062712A (zh)
CN (1) CN113196451A (zh)
SG (1) SG11202103979UA (zh)
TW (1) TWI835888B (zh)
WO (1) WO2020081303A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
US11761079B2 (en) 2017-12-07 2023-09-19 Lam Research Corporation Oxidation resistant protective layer in chamber conditioning
US10760158B2 (en) 2017-12-15 2020-09-01 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing
JP6999616B2 (ja) * 2019-08-07 2022-01-18 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US12205845B2 (en) * 2020-10-23 2025-01-21 Applied Materials, Inc. Semiconductor processing chamber to accommodate parasitic plasma formation
JP7580264B2 (ja) 2020-12-21 2024-11-11 東京エレクトロン株式会社 基板処理方法
WO2023055653A1 (en) * 2021-09-30 2023-04-06 Entegris, Inc. Articles having removable coatings and related methods
US20230416913A1 (en) * 2022-06-28 2023-12-28 Entegris, Inc. Modules for delivery systems and related methods
US20240266149A1 (en) * 2023-02-03 2024-08-08 Tokyo Electron Limited Methods for Semiconductor Process Chamber

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040025903A1 (en) * 2002-08-09 2004-02-12 Howard Bradley J. Method of in-situ chamber cleaning
US20050221001A1 (en) * 2004-03-31 2005-10-06 Tokyo Electron Limited Of Tbs Broadcast Center Method for extending time between chamber cleaning processes
CN104651807A (zh) * 2013-11-25 2015-05-27 朗姆研究公司 用于低温ald膜的室底涂层制备方法
US20150203967A1 (en) * 2014-01-17 2015-07-23 Lam Research Corporation Method and apparatus for the reduction of defectivity in vapor deposited films
US9805974B1 (en) * 2016-06-08 2017-10-31 Asm Ip Holding B.V. Selective deposition of metallic films
CN107313027A (zh) * 2016-04-27 2017-11-03 应用材料公司 用于半导体工艺腔室部件的保护涂层的原子层沉积

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58151031A (ja) * 1983-02-14 1983-09-08 Hitachi Ltd プラズマ化学気相堆積装置
JPH07326581A (ja) * 1994-05-31 1995-12-12 Sony Corp プラズマ装置およびこれを用いたプラズマｃｖｄ方法
JPH0822980A (ja) * 1994-07-06 1996-01-23 Nissin Electric Co Ltd プラズマ処理装置
US5810937A (en) * 1996-03-13 1998-09-22 Applied Materials, Inc. Using ceramic wafer to protect susceptor during cleaning of a processing chamber
JP4592867B2 (ja) * 2000-03-27 2010-12-08 株式会社半導体エネルギー研究所 平行平板形プラズマｃｖｄ装置及びドライクリーニングの方法
US6942929B2 (en) * 2002-01-08 2005-09-13 Nianci Han Process chamber having component with yttrium-aluminum coating
US7879731B2 (en) * 2007-01-30 2011-02-01 Applied Materials, Inc. Improving plasma process uniformity across a wafer by apportioning power among plural VHF sources
JP5575299B2 (ja) * 2009-11-27 2014-08-20 東京エレクトロン株式会社 成膜方法および成膜装置
US20130122711A1 (en) * 2011-11-10 2013-05-16 Alexei Marakhtanov System, method and apparatus for plasma sheath voltage control
KR20140125404A (ko) * 2012-01-30 2014-10-28 헴로크세미컨덕터코포레이션 반응기에서의 표면의 복구 및/또는 보호 방법
JP6071537B2 (ja) * 2012-12-26 2017-02-01 東京エレクトロン株式会社 成膜方法
US20150218700A1 (en) * 2013-03-08 2015-08-06 Applied Materials, Inc. Chamber component with protective coating suitable for protection against flourine plasma
US11572617B2 (en) * 2016-05-03 2023-02-07 Applied Materials, Inc. Protective metal oxy-fluoride coatings
US9803277B1 (en) * 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
JP6964515B2 (ja) * 2017-12-27 2021-11-10 東京エレクトロン株式会社 サセプターのクリーニング方法
US20200058469A1 (en) * 2018-08-14 2020-02-20 Tokyo Electron Limited Systems and methods of control for plasma processing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040025903A1 (en) * 2002-08-09 2004-02-12 Howard Bradley J. Method of in-situ chamber cleaning
US20050221001A1 (en) * 2004-03-31 2005-10-06 Tokyo Electron Limited Of Tbs Broadcast Center Method for extending time between chamber cleaning processes
CN104651807A (zh) * 2013-11-25 2015-05-27 朗姆研究公司 用于低温ald膜的室底涂层制备方法
US20150203967A1 (en) * 2014-01-17 2015-07-23 Lam Research Corporation Method and apparatus for the reduction of defectivity in vapor deposited films
CN107313027A (zh) * 2016-04-27 2017-11-03 应用材料公司 用于半导体工艺腔室部件的保护涂层的原子层沉积
US9805974B1 (en) * 2016-06-08 2017-10-31 Asm Ip Holding B.V. Selective deposition of metallic films

Also Published As

Publication number Publication date
TWI835888B (zh) 2024-03-21
WO2020081303A1 (en) 2020-04-23
JP2022514171A (ja) 2022-02-10
SG11202103979UA (en) 2021-05-28
TW202032671A (zh) 2020-09-01
JP2024161438A (ja) 2024-11-19
KR20210062712A (ko) 2021-05-31
US20210340670A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
JP7325417B2 (ja) 半導体処理のためのチャンバ構成要素のエクスサイチュコーティング
KR102612832B1 (ko) 플라즈마 보조 원자층 증착의 rf 보상을 위한 방법 및 장치
TWI835888B (zh) 沉積方法
US11286560B2 (en) Thickness compensation by modulation of number of deposition cycles as a function of chamber accumulation for wafer to wafer film thickness matching
CN115698372A (zh) 在室清洁中的锡氧化物的移除
US10431451B2 (en) Methods and apparatuses for increasing reactor processing batch size
JP2023501371A (ja) 高周波電力増加によるプラズマ強化原子層堆積
US20210395885A1 (en) Throughput improvement with interval conditioning purging
KR102706039B1 (ko) 반응기 프로세싱 배치 (batch) 사이즈를 증가시키기 위한 방법들 및 장치들
CN115720596A (zh) 具有宽间隙电极间距的低压条件下的高选择性、低应力和低氢碳硬掩模

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination