JP2011192680A - 低抵抗率およびロバストな微接着特性を有するタングステン薄膜の成膜方法 - Google Patents

Abstract

【課題】良好な均一性、および下部層に対して良好な接着性を有する低抵抗率のタングステン膜を形成する方法が提供される。
【解決手段】低温下でパルス核生成層プロセスを用いてタングステン核生成層を形成する。その後、バルクタングステン充てん物を堆積させる前に、成膜された核生成層を処理する。本処理により、堆積されるタングステン成膜の抵抗率が低減される。ある実施形態では、核生成層の成膜は、水素を利用せずに、ホウ素ベースの化学作用により行われる。またある実施形態では、処理は、核生成層を、還元剤およびタングステン含有前駆体の交互のサイクルに曝す工程を含む。
【選択図】図２

Description

本発明は、タングステン膜を生成する方法に係る。本発明の実施形態は、低電気抵抗率、良好な均一性、および、良好な接着性を有するタングステン薄膜が必要とされる集積回路への用途に適している。

化学気相成長法（ＣＶＤ）技術を用いてタングステン膜を成膜する技術は、多くの半導体製造方法において主要な部分である。タングステン膜は、水平方向の相互接続、互いに隣接する金属層間のビア、および、シリコン基板の上の第１の金属層とデバイスとの間のコンタクトといった用途への低抵抗率電気接続として利用することができる。従来のタングステン成膜方法では、ウェハを真空チャンバ内でプロセス温度にまで加熱した後に、非常の薄いタングステン膜の一部（シードまたは核生成層として機能する）を堆積する。その後、残りのタングステン膜（バルク層）を核生成層上に堆積する。従来、タングステンバルク層は、成長中のタングステン層上で、タングステン六フッ化物（ＷＦ_６）を水素（H₂）を利用して還元することで生成される。タングステンバルク層は通常、核生成層よりも速く堆積されるが、先ずは核生成層を形成しないと、容易に、および信頼性高く生成できない。

良好な均一性、および下部層に対して良好な接着性を有する低抵抗率のタングステン膜を形成する方法が提供される。本方法では、低温下でパルス核生成層プロセスを用いてタングステン核生成層を形成して、その後、バルクタングステン充てん物を堆積させる前に、成膜された核生成層を処理する。本処理により、タングステン成膜の抵抗率が低減される。ある実施形態では、核生成層の成膜は、水素を利用せずに、ホウ素ベースの化学作用により行われる。またある実施形態では、処理は、核生成層を、還元剤およびタングステン含有前駆体の交互のサイクルに曝す工程を含む。本方法は、高アスペクト比および／または幅の狭いフィーチャに対して成膜する際に好適である。膜は狭い線幅で低抵抗率であり、ステップカバレッジに優れている。

本発明の上述、およびその他の特徴を、以下において関連図面を参照しながら詳述する。

以下の詳細な説明は、以下の図面を参照しながら読むことにより、より完全に分かるであろう。
アスペクト比の低い、または高いフィーチャに対してタングステンを成膜する断面概略図である。 本発明の様々な実施形態による方法の関連する動作を示すプロセスフロー図である。 本発明の様々な実施形態による還元剤のパルスおよび低抵抗率処理の間隔を示すグラフである。 本発明の様々な実施形態による還元剤のパルスおよび低抵抗率処理の間隔を示すグラフである。 本発明の様々な実施形態による方法の関連する動作を示すプロセスフロー図である。 本発明の様々な実施形態による方法の関連する動作を示すプロセスフロー図である。 本発明により形成された、チタン接着層をタングステン核生成層およびタングステンバルク層とともに含む積層膜の断面概略図である。 従来の核生成層、および、本発明の一実施形態により形成された層のＸＲＤスペクトルを示す。 本発明の実施形態によるタングステン成膜プロセスを行うのに適した処理システムのブロック図である。

以下の記載において、本発明の完全な理解を促すべく、タングステン薄膜の形成に係る多くの詳細を述べる。方法は、パルス核生成層（ＰＮＬ）成膜技術に係り、これについては以下に詳述する。ここで示し、記載する特定の方法および／または構造の変形例、適応例、または変更例が当業者には明らかであり、本発明の範囲内に含まれる。

ＰＮＬ技術においては、還元剤、パージガス、およびタングステン含有前駆体のパルスが、順次、反応チャンバへ投入、パージされる。このプロセスは、所望の厚みを得るまで周期的に繰り返される。ＰＮＬは文献に記載されている原子層成膜技術に類似している。ＰＮＬの原子層成膜（ＡＬＤ）との違いは、ＰＮＬのほうが動作圧範囲が高く（１Ｔｏｒｒより高い）、サイクルごとの成長速度が速いことである（サイクルごとに１を超える単層の膜が成長する）。本発明のコンテキストでは、ＰＮＬは、広義には半導体基板の反応のための反応物を順次追加する循環プロセスを実現する。故に、この概念は、従来ＡＬＤとして称されてきた技術を実現している。ＰＮＬ型のプロセスに関するさらなる説明は、米国特許第6,635,965号明細書、 6,844,258号明細書、 7,005,372号明細書、 および7,141,494号明細書、および米国特許出願第11/265,531号明細書に説明されており、これらを参照によりここに組み込む。

本発明は、タングステン核生成層によりタングステンを成膜する方法に係る。一般的に、核生成層は、自身の上に順次バルク材料を形成するのを促す薄い共形層である。核生成層は、１以上のＰＮＬサイクルを利用して形成される。ここで記載する方法は、非常に薄いが、良好なプラグフィル（plugfill）を行うのに十分であり、低抵抗率であり、良好な微接着性を有する核生成層を提供する。方法は、高アスペクト比の小さなフィーチャに対してタングステンを成膜する際に特に有効である。

フィーチャが小さくなると、薄いＷ膜の拡散効果により、タングステン（Ｗ）のコンタクトまたは線路抵抗が増加する。効率的なタングステン成膜プロセスには、タングステン核生成層が必要であるが、これら層は通常、バルクタングステン層よりも電気抵抗率が高い。故に、タングステン膜全体（タングステン核生成層およびバルクタングステン）の電気抵抗を低く抑えるために、タングステン核生成層を出来るだけ薄く生成する必要がある。タングステン層の全抵抗を示す簡略化された式は以下の通りである。
R_total = R_bulk + R_nucleation = ρ_bulk (L_bulk/A) + ρ_nucleation(L_nucleation/A)

上述の簡略化された式は全抵抗R_totalを表し、ρは材料の抵抗率を表し、Ｌは層における電流の流れ方向の長さを表し、Ａは電流の流れに垂直な断面積を表す。（上述の式において、全抵抗に対する幾らかの貢献要素は、説明をし易くする目的から省略していることに留意されたい。）抵抗率は、材料固有の特性であり、材料内の電荷の運動に対する該材料の抵抗の計測値である。材料の抵抗率は、集積回路の電気動作に影響を及ぼす。低抵抗率のタングステン膜により、集積回路設計における電力損失および過熱が最小限に抑えられる。ρ_nucleation > ρ_bulkであるので、全抵抗を出来るだけ低く抑える目的からは、核生成層の厚みを最小限とするべきである。且つこのタングステン核生成層の厚みは、下にある基板を完全にカバーして高品質のバルク成膜の生成を助けることができる程度に厚い必要もある。最適な厚みを得るには、タングステン核生成層を１以上のＰＮＬ成膜サイクルで形成してもよい。

幅が狭く、および／または、高アスペクト比であり、且つ薄いフィーチャに対しては、薄い核生成層を得ることが益々重要である。図１は、高アスペクト比のフィーチャ１０３と対比させて、低アスペクト比のフィーチャ１０１を示す。（これらフィーチャは、原寸に比例しては描かれていないが、それぞれ高アスペクト比および低アスペクト比のフィーチャの間の核生成層の性質上の違いを示している。）ここでは、厚みｔは、両フィーチャについて同じであるが、フィーチャ１０３の幅Ｗ２は、フィーチャ１０１の幅Ｗ１よりもかなり狭く、核生成層がフィーチャの全量の実質的に高い割合を占めている。この結果、核生成層のフィーチャの全抵抗に対する相対的貢献が、かなり高くなっている。従って、小さなフィーチャ（例えば１０：１のアスペクト比または４００Ａの開口を持つフィーチャ）については、核生成層の厚みを減らすこと（例えば５０Ａから３０Ａ未満へ）して、積層体全体の抵抗率を低減させることが重要となる。

低抵抗率のタングステン膜を提供することに加えて、ここで記載する方法は、均一性および下部の材料に対して良好な接着性を有する膜を提供する。ある実施形態では、方法は、巨視的な接着性のみならず微接着性を提供する。巨視的な接着性は、スクライブ／テープ試験で計測することができる。スクライブ／テープ試験では、タングステン膜を、ダイアモンドカッターで削り、削られた領域の上にテープを接着させ、その後テープをはがす。スクライブ／テープ試験の後にチタン窒化障壁層上にタングステン膜が残存すれば「パス」となり、テープによりタングステン膜の部分が剥がれてしまったら「フェイル」となる。微接着性に劣っている場合は、タングステン成膜がミクロンのレベルで剥がれることになる。巨視的なレベルの接着性に問題がなく、スクライブ／テープ試験で下部層に接着し続けている膜でも、微細な剥がれを呈することもある。

方法では、フィーチャに対して低温下でパルス核生成層プロセスを用い、その後、バルクタングステン充てん物を堆積させる前に、成膜された核生成層を処理する。図２は、或る実施形態による動作の概略を示すプロセスフロー図である。先ず、基板を準備して、プロセスブロック２０１が示すように反応チャンバ内に載置する。上述したように、多くの実施形態では、基板は部分的に製造された電子デバイス（例えば、部分的に製造された集積回路）である。本発明の具体的な用途を以下に述べる。基板は、高アスペクト比および／または狭い幅のフィーチャを含む。様々な実施形態では、高アスペクト比の範囲は、５：１から３０：１の範囲である。ある実施形態では、アスペクト比は、少なくとも１０：１または２０：１である。３００−４００オングストロームという狭い幅を有するフィーチャに対しても、このプロセスの利用は好適である。場合によっては、フィーチャが高アスペクト比および狭い幅の両方を備える場合があるが、これらのうちのいずれか一方の幾何学上特性のみを有するフィーチャの場合であっても、本プロセスの利用は好適である。例えば、ある実施形態では、低抵抗率のタングステン層を、約５００オングストロームの幅であり、アスペクト比が約３０：１であるフィーチャに対して堆積させることができる。またある実施形態では、平面状の表面に対して、およびより低アスペクト比のフィーチャ、および、より幅広のフィーチャを有する表面に対しても、本方法を利用することで効果が生じる。

次に、プロセスブロック２０３が示すように、低温パルス核生成層（ＰＮＬ）プロセスを実行して、タングステン核生成層を成膜する。タングステン核生成層をＰＮＬプロセスを利用して成膜する方法は、基板を、還元剤とタングステン含有前駆体（例えばWF₆）の交互のパルスに曝す工程を含む。低温タングステン核生成層プロセスを利用して共形核生成層を成膜する技術は、２００５年１１月１日出願の米国特許出願第11/265,531号明細書に記載されており、ここにその全体を全ての目的から参照として組み込む。基板の温度は低い（約摂氏３５０未満であり、例えば約摂氏２５０から３５０度、または摂氏２５０から３２５度）。ある実施形態では、温度は約摂氏３００度である。上述の出願第11/265,531号明細書は、還元剤／タングステン含有前駆体のパルスシーケンスを記載しており、その結果を利用して低抵抗率の膜を成膜する可能性が記載されている。様々な実施形態では、ホウ素を含む（例えば、ジボラン）およびホウ素を含まない（例えばシラン）還元剤を利用して、核生成層が成膜される。さらに、ある実施形態では、核生成層成膜工程は、低温サイクルの後に１以上の高温（例えば摂氏３９５度）のＰＮＬサイクルを含む。ある実施形態では、ここにその全体を全ての目的から参照として組み込む２００８年２月１３日出願の米国特許出願第12/030,645号明細書に記載されているような非常に低い／高いアスペクト比のフィーチャにタングステン核生成層を成膜する方法を利用して、核生成層を成膜する。これら方法は、ホウ素含有還元剤およびタングステン含有前駆体のＰＮＬサイクルを、水素を伴わず行って、これらフィーチャ内に、非常に薄く（例えば、約１２オングストロームの）ステップカバレッジに優れたタングステン核生成層を成膜する工程を含む。これら方法を追従するある実施形態では、ジボランまたは（別のボランまたはホウ素含有還元剤）が、核生成層の成膜中に利用される唯一の還元剤である。

図２に戻ると、次の動作２０５は、抵抗率を下げるためのより高温の処理プロセスに係る。図３ａおよび図３ｂは、実行されてもよい処理の例を示すグラフである。図３ａは、ここにその全体を全ての目的から参照として組み込む２００７年１２月５日に出願された米国特許出願第11/951,236号明細書に記載されているような処理プロセスの例を示している。そこで記載されている処理プロセスは、成膜された核生成層を、還元剤の多数のパルスに曝す工程である（別の反応化合物のパルスは利用しない）。この図面では、ジボランが還元剤として記載されているが、他の還元剤を利用することもできる。処理により抵抗率が低減し、且つ、良好な接着性および抵抗の不均一性も実現される。多数の還元剤パルスを利用すると、同じ曝露時間で単一のパルスを利用するときよりも顕著に向上した抵抗率および均一性が得られることが分かる。しかし、パルスが多すぎると、最終的なタングステン膜の下部層への接着性は劣ることになる。前述の出願第11/951,236号明細書に記載されているように、最適なパルス数（例えば２から８の間）を用いることで、低抵抗率、低不均一性、および許容範囲の接着性が得られる。

図３ｂは、核生成層が堆積された基板を、還元剤およびタングステン含有前駆体パルスの多数の交互のサイクルに曝す処理プロセスの別の例を示す。ジボラン（B₂H₆）およびタングステン六フッ化物（WF₆）が、それぞれ還元剤およびタングステン含有前駆体として示されているが、実施形態によっては他の化合物を利用することもできる。

還元剤およびタングステン含有前駆体の交互のパルスは、さらに、タングステン核生成層を成膜する際にも利用されるが、この処理においては、通常は、実質的にタングステンは堆積されない。場合によっては、この処理を利用することで、図３ａが示す多数のパルス処理よりも欠陥の少ない膜が提供されることが分かっている。特に、B₂H₆ およびWF₆を交互させることで、微細な剥がれ（micro-peeling、つまりミクロンレベルで、局所的に発生するタングステンバルク層の下部表面からの剥がれのことである）が実質的に低減される、またはなくなることが分かっている。特定の理論によらずとも、これは、WF₆または他のタングステン前駆体が膜上に残存する還元剤を捕捉するためであると考えられている。

図２に示すように、処理プロセスは、核生成層成膜よりも高温で行われる。温度の範囲は、摂氏３７５度から摂氏４１５度の範囲である（例えば、約摂氏３９５度）。核生成層成膜からこの処理に移るまでの間に、基板を約摂氏３５０度から摂氏４１５度の間に、または、実施形態によっては、約摂氏３７５度から摂氏４１５度の間に加熱して、核生成層を複数の還元剤または還元剤／タングステン含有前駆体パルスに曝す前に安定させる工程が含まれる。実施形態によっては、基板温度は約摂氏３９５度である。より低い温度を用いて同等の処理効果を得ようとすると、より長いパルス期間が必要となる場合もある。

１つのパルスにおける還元剤（および利用する場合にはタングステン含有前駆体）のガス流速は、例えば約１００から５００ｓｃｃｍの間である。パルス投与時間は、約０．５から５秒の間で変化させてよい（例えば、約１から２秒の間）。各パルス間の間隔は、通常、約２から５秒の間で変化する。図３ｂのようにタングステン含有前駆体を利用する場合には、パルス投与時間は、タングステン成膜が全く起こらない程度に、または、実質的に起こらない程度に短くせねばならない。（ある実施形態では、例えば原子層以下の、僅かな量のタングステンが処理中に堆積される。）ある実施形態では、還元剤およびタングステン含有前駆体のパルスは、１秒未満という短さでよい。一例では、１秒間B₂H₆パルスをかけ、その後１秒間パージして、次に１秒間WF₆パルスをかけ、次に、２．５秒間パージする。このサイクルをこの後４回繰り返す。

これら動作条件の下では、還元剤パルスの数（図３ａ参照）および／または還元剤／タングステン前駆体サイクルの数（図３ｂ参照）は、通常、２から８の間である。特定の実施形態では、５パルスまたはサイクルが利用される。チャンバ圧は、マルチパルス還元剤処理中に大幅に変化してよい（約２および１００Ｔｏｒｒの間で、および、より好適には約２０および４０Ｔｏｒｒの間で）。これらパラメータは、３００ｍｍのウェハに基づいており、ウェハのサイズ、利用される処理機器、還元剤等に応じて調節されてよい。

所望のタングステン膜の特性を得るためには、パルスの投与時間、投与量、パルス間の間隔に応じた最適なパルス数というものが存在することが分かっている。用いるパルス数が少なすぎると、タングステン膜の抵抗率およびシート抵抗の均一性が悪化する。用いるパルス数が多すぎると、タングステン膜の抵抗率および均一性は良好になるが、接着性が悪くなり、微細な剥がれが生じる率が高くなる。多くの実施形態では、最適な範囲は２−８であるが、最適なパルス数は動作条件にもよる。これよりも顕著に多い数のパルスも、顕著に異なる処理条件によっては利用可能であろう。ガス流速および／またはパルス投与時間は、同じであっても、パルス毎に変えてもよい。

図２に戻り、タングステン核生成層の処理の後、処理２０７でバルクタングステン層をフィーチャに成膜する。多くの実施形態で、バルクタングステンはＣＶＤプロセスにより堆積される。ＣＶＤプロセスは、低抵抗率の膜を急速に生成する。任意の適切なＣＶＤプロセスを、任意の適切なタングステン含有前駆体とともに利用することができる。幾らかの実施形態では、ＰＮＬプロセスでタングステン核生成層を形成するのに利用したものと同じタングステン含有前駆体を利用する（通常は、WF₆, WCl₆およびW(CO)₆のいずれか）。しばしば、ＣＶＤプロセスは、水素分子およびこれら前駆体のうちの１以上を用いて行われる。他の実施形態では、ＣＶＤプロセスは、タングステン前駆体をシランとともに利用したり、または、水素とシランの混合物、または、水素とボランの混合物（例えばジボラン）を利用したりする。ＣＶＤではないプロセスを利用してバルク層を形成することもできる。この例としては、ＡＬＤ／ＰＮＬおよび物理気相成長法（ＰＶＤ）が含まれる。

バルクタングステンは任意の厚みで成膜可能である。集積回路用のタングステン相互接続線は、全厚み（タングステン核生成層およびバルクタングステン）が約２０および１，０００オングストロームの範囲であってよい。通常のビットラインでは、タングステン膜の全厚みは、通常約６００オングストローム以下となっている。生成するタングステン膜の抵抗率は、好適には、約３０μΩ‐ｃｍ以下の値が好適である。抵抗率は、全厚みに占める核生成層の割合による。図２を参照して上述したプロセスを利用して成膜される６００Ａの膜（核生成＋ＣＶＤタングステン）の抵抗率は、約１４μΩ‐ｃｍ未満であり、場合によっては約１１μΩ‐ｃｍ未満である。さらに、この膜の抵抗率は、未処理膜の抵抗率より低い。タングステン膜が十分な厚みに成膜されると、図１のプロセスフローが完了する。

図４ａは、図２に示したプロセスの特定の実施形態を示すプロセスフロー図である。ここでも図２同様に、動作４０１で、高アスペクト比および／または狭い幅を有する基板を、堆積チャンバに載置する。そして動作４０３で、B₂H₆およびWF₆の交互パルスに基板を曝すことにより低温ＰＮＬプロセスを行う。この核生成層の成膜に水素は介在させない。一例では、２秒間B₂H₆パルスをかけ、その後３秒間パージして、次に０．５秒間WF₆パルスをかけ、次に、３秒間パージする。このサイクルは、フィーチャに所望の厚みの核生成層が共形成膜されるまで繰り返される。この低温ＰＮＬプロセスを利用することで、核生成層は、約１５オングストローム未満の厚みを有し（例えば１２オングストローム）、且つ、プラグフィルも十分行える。その後、基板温度を上昇させ（例えば約摂氏３００度から約摂氏３９５度へ）、動作４０７の低抵抗率処理に備えさせる。他の温度を利用することもでき、実施形態によっては、温度を少なくとも摂氏５０度または少なくとも摂氏７５度に上昇させる。成膜される核生成層はその後、動作４０９で水素を利用してB₂H₆およびWF₆の交互パルスに曝される。上述したように、通常、この動作では計測可能な程度のタングステンは堆積されない。この動作の効果は、タングステンプラグの抵抗率を下げることである。ある実施形態では、２から８のサイクル（例えば５サイクル）を行う。多数のパルス処理の後に、動作４０９でバルクタングステン層を成膜する。マルチステーション堆積装置では、核生成層は、第１のステーションで堆積され、これとは別の１以上のステーションで低抵抗率処理が行われてよい。

さらに以下の実験セクションで詳述するように、図４ａに示す実施形態によるプロセス（つまり、ＰＮＬ核生成層を、処理中に水素を介在させず、B₂H₆およびWF₆の多数のサイクルを用いて成膜する処理）により、水素を用いる処理、および／または、還元剤のみの処理により核生成層を成膜する処理と比して、低抵抗率および良好な接着性が実現され、且つ、微細な剥がれがなくなる、または低減される。

図２−４に示した方法の実施形態のように、ホウ素ベースの核生成化学作用を比較的低温下（例えば、摂氏３００度）で水素を用いず行い、ホウ素ベースの抵抗率処理をこれより高温で行うことにより、ステップカバレッジに優れ、低抵抗率の膜を生成することができる。図６は、従来の核生成プロセス（水素を用い、還元剤としてシランを用いる）および水素を用いずに形成されたジボランベースの核生成層のＸＲＤスペクトルを示す。従来の膜は、Ｗ結晶性に対応するピークを示しているが、ジボランベースのプロセスは、アモルファスＷに見える。特定の理論によらずとも、膜のアモルファス特性により、共形のタングステンの、溝その他のフィーチャ内への充てんが促される。さらに、粒子境界がないことにより、後続のＣＶＤ反応時にフッ素の攻撃から下部の障壁層が守られる。この結果、核生成層自身が、従来のＰＮＬプロセスを用いて成膜された核生成層よりも抵抗率が低くなる。さらに、B₂H₆のパルスとB₂H₆/WF₆のパルスとを用いて核生成膜を処理することで、ＣＶＤ充てん時の大幅なＷ粒子成長が促進される。

図４ｂは、別の実施形態の動作を示すプロセスフロー図である。動作４５１で、堆積チャンバに基板が載置される。様々な実施形態では、基板は少なくとも高アスペクト比／幅の狭いフィーチャを有してよいが、これら実施形態の方法はこのような基板に限定されない。そして動作４５３で低温ＰＮＬプロセスを行い、タングステン核生成層を成膜する。図４ａで示したプロセスと違って、水素を流しながら行う。核生成層の成膜は通常、WF6および１以上の還元剤の交互パルスの多数のサイクルを用いて行われる。一実施形態では、核生成層の成膜は、B₂H₆ および WF₆の交互パルスを１サイクル行い、その後、SiH₄ およびWF₆のサイクルを多数行うことにより生成されてよい。その後、基板温度を上昇させ（例えば約摂氏３００度から約摂氏３９５度へ）、動作４５７の低抵抗率処理に備えさせる。他の温度を利用することもでき、実施形態によっては、温度を少なくとも摂氏５０度または少なくとも摂氏７５度に上昇させる。成膜される核生成層はその後、動作４５９で水素を利用してB₂H₆およびWF₆の交互パルスに曝される。上述したように、通常、この動作では計測可能な程度のタングステンは堆積されない。この動作の効果は、タングステンプラグの抵抗率を下げることである。ある実施形態では、２から８のサイクル（例えば５サイクル）を行う。多数のパルス処理の後に、動作４５９でバルクタングステン層を成膜する。マルチステーション堆積装置では、核生成層は、第１のステーションで堆積され、これとは別の１以上のステーションで低抵抗率処理が行われてよい。

さらに以下の例７を参照しながら説明するように、図４ｂに示すプロセスでは、マルチパルス処理を用いないプロセスに比して抵抗率が低くなることが分かった。さらに、タングステン前駆体パルスを用いない、ホウ素含有還元剤によるマルチパルス処理を用いるプロセス（このプロセスによると、抵抗率が低くなり、ピーリング試験が示すように接着性も不良な場合が多い）に比して接着性は向上した。図４ａのプロセス同様に、動作４５９が示すマルチパルス処理によると、ホウ素含有還元剤による多数のパルスを利用して、タングステン前駆体パルスは用いない場合（例えば図３ａの場合）にありがちなタングステンの微細な剥がれの可能性が顕著に低減され、抵抗率が下がる。上述したように、特定の理論によらずとも、B₂H₆パルス間にWF₆パルスを挿入することで、膜表面からの未反応B₂H₆の捕捉が促される（捕捉しないと、微細な剥がれが促進される）。上述したマルチパルスホウ素含有化合物／タングステン前駆体処理の一例では、１秒間B₂H₆パルスをかけ、その後１秒間パージして、次に１秒間WF₆パルスをかけ、次に、２．５秒間パージする。このサイクルをこの後４回繰り返す。特定の例においては、B₂H₆の流速は３００ｓｃｃｍであり、WF₆の流速は１００ｓｃｃｍである。

様々な実施形態によると、このプロセスを用いて、６００オングストロームにつき約１４μΩ‐ｃｍ以下の抵抗率を有するタングステン膜を提供することができ、ある実施形態では、約１１μΩ‐ｃｍ以下となる。この膜は、さらに、約５パーセント未満という抵抗不均一性を有してよい。

＜実験＞ 以下の例において、本発明の側面および利点をさらに述べる。以下の例は、本発明の側面を例示して、より詳しく述べる意図を持ち、限定は意図していない。

＜例１＞
以下の表に示すように、摂氏３００度でタングステン核生成堆積シーケンスにより、Ｗ核生成層を、ＡＲが８．５：１で、上面開口が０．１４μｍのフィーチャ内に形成した。約４２オングストロームの核生成層がプロセスＡで、２５オングストロームがプロセスＣで、３５オングストロームがプロセスＢで成膜された。その後、以下に示すシーケンスにより摂氏３９５度未満の温度で処理を行った。（プロセスＡの「処理」では、パルス投入期間がより長いB₂H₆/WF6サイクルが行われ、この工程中にタングステン膜が成膜されたことを留意されたい。）このプロセスは図４ａの実施形態同様に行われた。次いで、バルクタングステン層を各核生成層上に堆積させた。６００オングストロームでの抵抗率と、３ｍｍのエッジを除いた抵抗不均一性を計測した。膜は、さらに、微細な剥がれについても試験された。プロセス条件および結果を以下の表１に示す。

プロセスＢおよびＣは、どちらも多数のパルス処理を有しており、プロセスＡに比して抵抗率が向上している。プロセスＣは、タングステン核生成層成膜時に水素を利用せず、処理でＷＦ_６パルスを利用し、プロセスＢに見られる抵抗率における利点を生じ、且つ、微細な剥がれがなかった。

＜例２＞
以下の表に示すように、摂氏３００度でタングステン核生成層堆積シーケンスにより、Ｗ核生成層を半導体基板（平面）上に形成した。約３５オングストロームの厚みの核生成層がプロセスＤで生成され、プロセスＥおよびＦでは約２５オングストロームが成膜された。プロセスＤは、B₂H₆/WF6サイクルを１回行い、その後、Ｈ２を伴うSiH4/WF6サイクルを３回行う。プロセスＥおよびＦは、水素を伴わない低抵抗率タングステン堆積プロセスを用いる。その後、摂氏３９５度未満の温度で、以下に示すシーケンスを５サイクル行ってシーケンスによりを行った。プロセスＤは、B₂H₆のパルスを利用し（介入パルスを伴わず）、プロセスＥおよびＦは両方とも、B₂H₆およびWF₆の交互パルスを利用した。プロセスＥおよびＦは、図４ａの実施形態同様に行われた。次いで、バルクタングステン層を各核生成層上に堆積させた。６００オングストロームでの抵抗率と、４ｍｍのエッジを除いた抵抗不均一性を計測した。各プロセスで、微細な剥がれおよび欠陥を最小限に抑えるべく条件を最適化した。各プロセスで欠陥の大きさは同じであった。プロセス条件および結果を以下の表２に示す。

上述したように、計測した欠陥数から、全ての膜の品質がほぼ同じであった。欠陥を少なくするように最適化して、プロセスＤおよびＦは顕著に向上した抵抗率（１３．５９μΩ‐ｃｍと比べて、１０．０９および１１．４２μΩ‐ｃｍ）、および、顕著に向上した抵抗不均一性（５．９７パーセントと比べて、１．８３パーセントおよび１．６５パーセント）を持つに至った。

＜例３＞
同様に低抵抗率について調整した図４ａに示すプロセスによれば、同様の抵抗率で、粒子数および微細な剥がれが低減された。
（＊＊この特定の実験では、微細な剥がれは計測されなかったが、他の実験では、プロセスＨは、微細な剥がれは全くない、またはプロセスＧと比べて少なかった。）

＜例４＞
図４ａが示す実施形態による様々なプロセスを利用して、タングステン核生成層を堆積および処理した。特に、核生成層を、プロセスＣ、Ｅ、およびＦの表１および２に示すシーケンスにより堆積した。タングステン含有前駆体およびホウ素含有還元剤の流速およびパルス投与時間を、以下の範囲で変化させた。タングステン含有前駆体(WF₆)流速: 75-150 sccm; タングステン含有前駆体(WF₆)パルス投与時間 0.5-1.5秒 ホウ素含有還元剤(B₂H₆)流速: 200-300 sccm; ホウ素含有還元剤(B₂H₆)パルス投与時間: 0.5-1秒

パルスは、処理プロセスに共通して均一とした（つまり、同じWF₆流速、WF₆パルス投与時間、B₂H₆流速、およびB₂H₆パルス投与時間を、あるプロセスの多数の処理パルス各々に利用した）。ＣＶＤ層を各核生成層に堆積させて、抵抗率、抵抗不均一性、および粒子数を試験した。この実験データに基づいて、粒子数、抵抗率、および抵抗不均一性を最適化する予測をたてた。予測された最適なプロセス（０．５秒および１２５ｓｃｃｍのWF₆パルス、および０．５秒および２７０ｓｃｃｍのB₂H₆パルス）を利用して、ＣＶＤタングステン膜が成膜されたタングステン核生成層を形成した。これは、パルス投与時間および流速の一例に過ぎず、特定のプロセス条件および所望する結果によって他のパルス投与時間および流速を採用することもできる。

＜例５＞
以下のようにプロセス比較を行った。
＜プロセスＩ＞ 核生成層を、B₂H₆/Arパージ/WF6/Arパージ (1サイクル)を行った後で、SiH4/Arパージ/WF6/Arパージ (5サイクル) を、摂氏３００度で、４０Ｔｏｒｒで、Ｈ２雰囲気中で行って生成した。バルクは、摂氏３９５度においてH2還元ＣＶＤ法を用いてWF6で充てんされた。
＜プロセスＪ＞ 核生成層を、B₂H₆/Arパージ/WF6/Arパージ（H2を伴わない）（5サイクル)で生成した。摂氏395度の H2雰囲気中でB₂H₆/Arパージ(6サイクル)により、低抵抗率処理を行った。バルクは、摂氏３９５度においてH2還元ＣＶＤ法を用いてWF6で充てんされた。

図６は、各膜のＸＲＤスペクトルを示しており、プロセスＩは従来のＰＮＬ核生成プロセスを表し、プロセスＪはＨ２を伴わないB₂H₆/WF₆を表す。上述したように、スペクトルは、従来の膜が結晶であり、核生成層がホウ素ベースで形成され、水素プロセスアモルファスがないことを示している。プラグフィル実験を１０：１ＡＲのフィーチャに行ったところ、プロセスＩについては、良好なプラグフィルステップカバレッジを達成するには少なくとも２３オングストロームの核生成膜が必要となることがわかった。フィーチャの底面付近に生成される核生成層が不十分である場合には、H2-WF6 CVD反応の発生に遅延が生じ、フィーチャに空乏が生じる。しかし、プロセスＪでは、良好なプラグフィルステップカバレッジが達成され、核生成膜の抵抗も１２μΩ‐ｃｍと低かった。さらに、この核生成膜（２５オングストロームで５５μΩ‐ｃｍ）の抵抗率は、プロセスＩが形成するＰＮＬ核生成膜（２５オングストロームで７６μΩ‐ｃｍ）のものより低いことも分かった。

ＰＶＤ ＴｉＮに５００オングストロームの膜を堆積したときのブランケットウェハ上のＷ粒径は、プロセスＪを用いると、プロセスＩを用いた際より３倍大きくなる。

＜例６＞
タングステン粒径の差異が電気性能に対して持つ効果を検証するべく、線路抵抗計測を９０ｎｍの線路（ＡＲ２：１）に対して行った。７５オングストロームのＴｉと、１２０オングストロームのＣＶＤ ＴｉＮを、ライナとバリアとしてそれぞれ利用した。この調査では以下の表４に示すように４つのプロセスが利用された。

（ｉ）溝内のＷ粒径が大きいことにより、粒子境界において電子散乱が少ないこと、（ｉｉ）核生成膜の低い抵抗率、および（ｉｉｉ）核生成膜が薄いことによりＣＶＤ Ｗ充てんの割合が高いこと、により、従来のＰＮＬ核生成膜と比べると、プロセス１および２で利用されるホウ素ベースの核生成膜により線路抵抗率は低減する。プロセス１および３で用いる低抵抗率処理も、ＣＶＤ充てん中に大きな粒子成長を促進することにより線路抵抗率低減につながる。

＜例７＞
以下の表に示すように、摂氏３００度でタングステン核生成堆積シーケンスにより、Ｗ核生成層を、ＡＲが８．５：１で、上面開口が０．１４μｍのフィーチャ内に形成した。約４０オングストロームの核生成層がプロセスＡ＊で、約４０オングストロームがプロセスＢ＊で、約４０オングストロームがプロセスＫで成膜された。（プロセスＡ＊およびＢ＊は、異なる実験の例１に関して表１で示したプロセスＡおよびＢと同じである。）その後、摂氏３９５度未満の温度で、以下に示すシーケンスにより処理を行った。（プロセスＡ＊の「処理」は、パルス投入期間がより長いB₂H₆/WF6サイクルが行われ、この工程中にタングステン膜が成膜されることを留意されたい。）次いで、バルクタングステン層を各核生成層上に堆積させた。６００オングストロームでの抵抗率と、４ｍｍのエッジを除いた抵抗不均一性を計測した。膜は、さらに、微細な剥がれについても試験された。プロセス条件および結果を以下の表５に示す。
＊データなし、７−９パーセントの予測率

プロセスＢ＊およびＫは、どちらも多数のパルス処理を有し、プロセスＡ＊よりも向上した抵抗率が得られた。プロセスＫは、処理でWF₆パルスを利用し、プロセスＢ＊に見られる抵抗率における利点を生じ、且つ、微細な剥がれがなかった。

＜装置＞
本発明の方法は、様々な販売業者から入手可能な様々な種類の堆積装置で実行可能である。適切な装置の例には、Novellus Concept-1 Altus、Concept 2 Altus、 oncept-2 ALTUS-S、 Concept 3 Altus堆積システム、または様々な他の市販のＣＶＤ機器がいずれも含まれる。場合によっては、プロセスは多数の堆積ステーションで順次行うこともできる。例えば、米国特許第6,143,082号明細書にその記載があり、ここにその全体を全ての目的から参照として組み込む。幾らかの実施形態では、パルスによる核生成プロセスは、１つの堆積チャンバ内に載置された２つ、５つ、またはそれ以上の数の堆積ステーションのうち１つである第１のステーションで実行される。故に、還元ガスおよびタングステン含有ガスは、ローカライズされた雰囲気を基板表面上に生成する個別のガス供給システムを利用して、第１のステーションの半導体基板の表面に対して交互に導入される。

一例としては、タングステン核生成層を堆積した後、該ウェハを、処理プロセスの一部または全てを行うべく第２のステーションに移し、第１のステーションの上には新たなウェハを載置する。ステーションからステーションへ移動する際ウェハをインデックスを付し、ウェハの並列処理を促す。

図７は、本発明の実施形態によるタングステン薄膜の成膜プロセスを行うのに適した処理システムのブロック図である。

システム７００は移動モジュール７０３を含む。移動モジュール７０３は、清潔な加圧環境を提供して、処理対象の基板が様々な反応モジュール間を移動する際に汚染されるリスクを最小限に抑える。移動モジュール７０３の上には、本発明の実施形態によるＰＮＬ堆積、マルチパルス処理、およびＣＶＤを行う機能を有するマルチステーションリアクタ７０９が載置される。チャンバ７０９は、これら処理を順次行うことのできる多数のステーション７１１、７１３、７１５、および７１７を含みうる。例えば、チャンバ７０９においては、ステーション７１１がＰＮＬ堆積を行い、ステーション７１３がマルチパルス処理を行い、ステーション７１５および７１７がＣＶＤを行うよう構成されてよい。

さらに移動モジュール７０３上には、プラズマまたは化学（非プラズマ）プリクリーン処理を行う機能を有する１以上の単一のまたは多数のステーションモジュール７０７が載置されてよい。モジュールはさらに、様々な他の処理を行うのに利用されてもよい（例えば、ポストライナタングステン窒化処理）。システム７００はさらに、１以上の（本例では２つの）ウェハソースモジュール７０１を含み、ここにウェハが処理の前後に格納される。雰囲気移動チャンバ７１９内の雰囲気ロボット（不図示）は、先ず、ウェハをソースモジュール７０１からロードロック７２１へ移す。移動モジュール７０３内のウェハ移動デバイス（一般的にはロボットアームユニット）は、ウェハをロードロック７２１から移動モジュール７０３に搭載されているモジュールへ、またはこれらモジュール間を移動させる。

ある実施形態では、システムコントローラを利用して、堆積中のプロセス条件を制御する。コントローラは通常、１以上のメモリデバイスと１以上のプロセッサとを含む。プロセッサはＣＰＵまたはコンピュータ、アナログおよび／またはデジタル入出力接続、ステッパモータコントローラ基板等を含んでよい。

コントローラは、堆積装置の全ての行動を制御してよい。システムコントローラは、タイミング、ガスの混合、チャンバ圧、チャンバ温度、ウェハ温度、ＲＦ電源レベル、ウェハチャックまたはぺデスタル位置、その他のプロセス固有のパラメータ等を制御する複数の命令セットを含むシステム制御ソフトウェアを実行する。メモリデバイスにコントローラとの関連で記録されている他のコンピュータプログラムも実施形態によっては利用可能である。

通常、コントローラにはユーザインタフェースが関連付けられる。ユーザインタフェースは、表示スクリーン、装置のグラフィックソフトウェアディスプレイ、および／またはプロセス条件、および、ポインティングデバイス、キーボード、タッチスクリーン、マイクロフォン等のユーザ入力デバイスを含んでよい。

堆積およびプロセスシーケンスのその他のプロセスを制御するコンピュータプログラムコードは、任意の従来のコンピュータ可読プログラミング言語（例えば、アセンブリ言語、Ｃ、Ｃ++、パスカル、フォートラン等）で記述されてよい。コンパイルされたオブジェクトコードまたはスクリプトをプロセッサで実行して、プログラムが示すタスクを実行する。

コントローラパラメータは、例えばプロセスガス組成および流速、温度、圧力、ＲＦ電源レベルおよび低周波であるＲＦ周波数、冷却ガス圧、およびチャンバ壁温度等のプラズマ条件を含むプロセス条件に関する。これらパラメータは、レシピの形式でユーザに提供され、ユーザインタフェースを利用して入力されてよい。

プロセスを監視する信号は、システムコントローラのアナログおよび／またはデジタル入力接続により提供されてよい。プロセスを制御する信号は、堆積装置のアナログおよびデジタル出力接続に対して出力される。

システムソフトウェアは、多くの異なる方法で設計または構成することが可能である。例えば、様々なチャンバコンポーネントのサブルーチンまたは制御オブジェクトを記述することで、本発明の堆積プロセスを実行するのに必要なチャンバコンポーネントの動作を制御することができる。この目的のプログラムまたはプログラムのセクションの例としては、基板位置決めコード、プロセスガス制御コード、圧力制御コード、ヒータ制御コード、およびプラズマ制御コードが含まれる。

基板位置決めプログラムは、基板をぺデスタルまたはチャックへ移動させるチャンバコンポーネントを制御することで、基板とチャンバの他のパーツ（ガス入口および／または対象物）との間の間隔を制御するプログラムコードを含みうる。プロセスガス制御プログラムは、ガス組成および流速を制御して、オプションとして、堆積前にチャンバにガスを投入して、チャンバ内の圧力を安定させるコードを含んでよい。圧力制御プログラムは、例えばチャンバの排出システムのスロットルバルブ等を調節することにより、チャンバ内の圧力を制御するコードを含んでよい。ヒータ制御プログラムは、基板を加熱するのに利用されるヒータユニットへの電流を制御するコードを含んでよい。または、ヒータ制御プログラムは、ヘリウム等の伝熱ガスのウェハチャックへの伝達を制御してよい。

堆積中に監視されうるチャンバのセンサの例としては、質量流コントローラ、マノメータ等の圧力センサ、およびぺデスタルまたはチャック内に配置されるサーモカップルを含む。適切にプログラミングされたフィードバックおよび制御アルゴリズムを、これらセンサからのデータとともに用いることで、所望のプロセス条件を維持することができる。

上述の記載は、本発明の実施形態の、シングルチャンバまたはマルチチャンバの半導体処理機器への実装についてであった。

＜応用例＞
本発明は、薄い、抵抗率の低いタングステン層を堆積させる際、幅広い用途に利用可能である。ある好適な応用例は、メモリチップまたはマイクロプロセッサ等の集積回路内の相互接続への適用である。相互接続は、単一のメタライゼーション層で用いられる電線であり、一般的には長くて薄い平坦な構造をしている。これらは、（上述のプロセスにより）タングステン層のブランケット堆積を行い、その後に、通電タングステン線の位置を画定するパターニング処理および、タングステン線外の領域からのタングステンの除去処理を行うことで形成することができる。

主に相互接続に関しては、メモリチップ内のビットラインとして応用される。もちろん、本発明は、相互接続への用途に限定されるものではなく、電子デバイスに共通に見られるビア、コンタクト、その他のタングステン構造に応用することができる。一般的には、本発明は、薄く、抵抗率が低いタングステン層が必要な環境全般に応用可能である。

多くの用途における本発明のさらなる興味深い特徴としては、最終的なタングステン層成膜の比較的低いラフネスが挙げられる。好適には、タングステン層のラフネスは、タングステン層成膜の全厚みの約１０パーセント以下でなくてはならず、より好適には、該タングステン層成膜の全厚みの約５パーセント以下でなくてはならない。タングステン層のラフネスは、原子間力顕微鏡等の様々な技術により計測可能である。

図５は、本発明の方法を利用して形成されうる膜積層体の断面図を示す。膜積層体は、上述した相互接続への応用例を示す。図５の膜積層体は、その下の、タングステンを堆積するフィーチャを含む基板に形成される。フィーチャは、単一のコンポーネントであっても、より一般的には、様々な導電性、絶縁性、および半導体性のコンポーネントを含んだ、マルチフィーチャ複合構造であってもよい。例えば、基板は、シリコンまたは二酸化シリコン等の誘電体を含む上部層を有してよい。基板の上には、チタン層５０３、窒化チタン層５０５、（本発明により形成される）タングステン核生成層５０７、およびタングステンバルク層５０９が、この順で形成されている。チタン層５０３は、通常、下にある基板５０１に対して適度に良好な接着性を実現するＣＶＤプロセスにより堆積される。窒化チタン層５０５は、通常、ＣＶＤまたはＰＶＤ法を用いて成膜され、下にあるチタンおよび／またはシリコンを、後続するタングステン堆積中に、タングステン六フッ化物（WF₆）に曝されないよう保護する。WF₆は非常に激しく反応を起こし、ときにはチタンとともに爆発反応を示すことがわかっている。タングステン核生成層５０７およびタングステンバルク層５０９は、上述した本発明の方法により形成される。上述した相互接続への応用例においては、層５０３、５０５、５０７、および５０９は、全てエッチング処理されて、相互接続線が形成される。別の実施形態では、Ｔｉ／ＴｉＮ層の代わりに窒化タングステン層を用いる。

＜他の実施形態＞
本発明を幾らかの実施形態に基づいて記載してきたが、本発明の範囲内で変更例、変形例、置き換え等が可能である。さらに、本発明の方法および装置を実装するには幾らもの代替的な方法が存在することに留意されたい。故に、以下の添付請求項は、このような全ての変更例、変形例、置き換え、代替均等物等を、本発明の真の精神および範囲内であるとして含むとして解釈されることが意図されている。

Claims (23)

1. 反応チャンバ内の基板の上にタングステン膜を形成する方法であって、
   前記基板を、タングステン含有前駆体および還元剤のパルスに交互に曝して、前記基板の上にタングステン核生成層を堆積させる工程と、
   前記タングステン核生成層の上には実質的にタングステンが堆積されず、ボランおよびタングステン六フッ化物のパルスに交互に曝すことを含む処理を堆積された前記タングステン核生成層に行う工程と、
   処理された前記タングステン核生成層の上にタングステンバルク層を堆積させて、前記タングステン膜を形成する工程と
   を備える方法。
2. 堆積された前記タングステン核生成層の処理により、堆積されるタングステン膜の抵抗率が低減する請求項１に記載の方法。
3. 堆積された前記タングステン核生成層の処理により、前記核生成膜の抵抗率が低減する請求項１に記載の方法。
4. 前記処理は、約摂氏３５０度から摂氏４１５度の間の基板温度で行われる請求項１に記載の方法。
5. 前記処理は、約摂氏３９５度の基板温度で行われる請求項１に記載の方法。
6. 前記タングステン核生成層を堆積させる工程は、約摂氏２５０度から摂氏３１０度の間の基板温度で行われ、前記処理は、約摂氏３５０度から摂氏４１５度の間の温度で行われる請求項１に記載の方法。
7. 前記処理は、ボランおよびタングステン含有前駆体の２個から８個の間の交互のパルスを含む請求項１に記載の方法。
8. 前記タングステン核生成層を堆積させる工程は、約摂氏２５０度から摂氏３５０度の間の基板温度で行われる請求項１に記載の方法。
9. 前記タングステン核生成層を堆積させる工程は、約摂氏３００度の基板温度で行われる請求項１に記載の方法。
10. 前記タングステン核生成層を堆積させる工程は、約摂氏２５０度から摂氏３２５度の間の基板温度で、前記パルスに曝す間中または前記パルス間に実質的に水素を投入しないで行われる請求項１に記載の方法。
11. 前記処理は、水素を投入しながら、約摂氏３５０度から摂氏４１５度の間の温度で行われる請求項１０に記載の方法。
12. 前記タングステン核生成層を堆積させる工程から前記処理へ移るまでの間に、水素の投入開始が含まれる請求項１に記載の方法。
13. 前記タングステン膜の抵抗率は、６００オングストロームについて約１１μΩ‐ｃｍ以下である請求項１に記載の方法。
14. 前記タングステン核生成層を堆積させる工程は、約摂氏２５０度から摂氏３２５度の間の基板温度で、前記タングステン含有前駆体および前記還元剤の前記パルスに曝す間中または前記パルス間に水素を投入しながら行われる請求項１に記載の方法。
15. 前記還元剤はシランである請求項１に記載の方法。
16. 反応チャンバ内の基板の上にタングステン膜を形成する方法であって、
    約摂氏２５０度から摂氏３５０度の間の基板温度で、ホウ素含有還元剤およびタングステン含有前駆体のパルスを交互に与えることで、前記基板の上にタングステン核生成層を形成する工程であって、前記パルスに曝す間中または前記パルス間に水素を投入しない工程と、
    前記タングステン核生成層の上には実質的にタングステンが堆積されず、ボランおよびタングステン含有前駆体のパルスに交互に曝すことを含む処理を堆積された前記タングステン核生成層に行う工程と、
    処理された前記タングステン核生成層の上にタングステンバルク層を堆積させて、前記タングステン膜を形成する工程と
    を備える方法。
17. 前記タングステン膜の抵抗率は、６００オングストロームについて約１１μΩ‐ｃｍ以下である請求項１６に記載の方法。
18. 幅の狭いフィーチャ内にタングステン層を形成する方法であって、
    堆積チャンバ内の堆積ステーション内に、窪んだフィーチャを有する基板を載置する工程と、
    約摂氏２５０度から摂氏３５０度の間の基板温度で、還元剤およびタングステン含有前駆体のパルスを交互に与えることで、少なくとも前記フィーチャ内に共形タングステン核生成層を形成する工程と、
    前記タングステン核生成層の上には実質的にタングステンが堆積されず、少なくとも約摂氏３５０度の基板温度で、ホウ素含有還元剤の多数のパルスに曝すことを含む処理を堆積された前記タングステン核生成層に行う工程と、
    少なくとも約摂氏３５０度の基板温度で前記基板をタングステン含有前駆体および水素に曝すことで、前記フィーチャにタングステンバルク層を実質的に充てんして、化学気相成長法により少なくとも前記フィーチャ内にタングステンを堆積させる工程と
    を備える方法。
19. 前記共形タングステン核生成層を形成する工程は、ホウ素含有還元剤およびタングステン含有前駆体のパルスを交互に与え、前記パルスに曝す間中または前記パルス間に水素を投入しないで行う工程を有する請求項１８に記載の方法。
20. 前記核生成層を処理する工程中に利用される前記ホウ素含有還元剤の前記多数のパルスは、水素を投入しながら与えられ、前記核生成層を堆積させる工程から前記核生成層を処理する工程へ移るまでの間に、水素の投入開始が含まれる請求項１９に記載の方法。
21. 前記基板をホウ素含有還元剤の多数のパルスに曝す工程は、前記基板を、ホウ素含有還元剤およびタングステン含有前駆体のパルスに交互に曝す工程を有する請求項１９に記載の方法。
22. 前記処理中の前記基板温度は、少なくとも約摂氏３７５である請求項１９に記載の方法。
23. 基板にタングステン膜を堆積させる装置であって、
    ａ）マルチステーション基板堆積チャンバと、
    ｂ）前記マルチステーション基板堆積チャンバの動作を制御するコントローラとを備え、
    前記マルチステーション基板堆積チャンバは、
    ｉ）１つの基板支持部と、前記基板をガスのパルスに曝すための１以上のガス入口とを含むタングステン核生成層堆積ステーションと、
    ｉｉ）１つの基板支持部と、前記基板をガスのパルスに曝すための１以上のガス入口とを含む還元剤曝露ステーションである処理ステーションとを有し、
    前記コントローラは、
    ｉ）約摂氏２５０度から摂氏３５０度の間の基板温度で、ホウ素含有還元剤およびタングステン含有前駆体の交互のパルスを投入し、前記パルスに曝す間中または前記パルス間に、前記タングステン堆積ステーション内に水素を投入させない命令と、
    ｉｉ）前記処理ステーション内で、少なくとも約摂氏３５０度の基板温度でホウ素含有還元剤の多数のパルスを投入して、前記多数のパルスの投入中に前記処理ステーションに水素を投入する命令とを有する装置。