TW200531237A - Semiconductor device and method of fabricating the same - Google Patents

Semiconductor device and method of fabricating the same Download PDF

Info

Publication number
TW200531237A
TW200531237A TW094102223A TW94102223A TW200531237A TW 200531237 A TW200531237 A TW 200531237A TW 094102223 A TW094102223 A TW 094102223A TW 94102223 A TW94102223 A TW 94102223A TW 200531237 A TW200531237 A TW 200531237A
Authority
TW
Taiwan
Prior art keywords
base member
semiconductor
layer
semiconductor structure
semiconductor device
Prior art date
Application number
TW094102223A
Other languages
English (en)
Other versions
TWI266394B (en
Inventor
Ichiro Mihara
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of TW200531237A publication Critical patent/TW200531237A/zh
Application granted granted Critical
Publication of TWI266394B publication Critical patent/TWI266394B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/42—Treatment of water, waste water, or sewage by ion-exchange
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2201/00—Apparatus for treatment of water, waste water or sewage
    • C02F2201/002—Construction details of the apparatus
    • C02F2201/004—Seals, connections
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F2303/00—Specific treatment goals
    • C02F2303/22—Eliminating or preventing deposits, scale removal, scale prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

200531237 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置及其製造方法。 【先前技術】 在日本特開2003-298005號公報（P2003 -298005A)所示 習知半導體裝置中，爲在矽基板的尺寸外也具備作爲外部連 接用連接端子的錫球，將上面具有多個連接墊的矽基板藉由 黏接層黏接於基底板的上面，在矽基板周圍的基底板的上面 • 設置絕緣層，在矽基板及絕緣層的上面設置上層絕緣膜，在 上層絕緣膜的上面設置上層配線以連接於矽基板的連接 墊’由最上層絕緣膜包覆除上層配線的連接墊部外的部分， 而在上層配線的連接墊部上設置錫球。 【發明內容】 (發明所欲解決之問題） 但是，在上述習知半導體裝置中，將矽基板藉由黏接層 黏接於基底板的上面，因此僅黏接層部分變厚，另外，在藉 # 由錫球安裝於電路基板上時的反流焊接（溫度240〜260°C ) 時，黏接層中的空隙或水份膨脹，對黏接力產生不良影響， 而有矽基板的相對基底板的黏接可靠度的問題。 本發明之目的在於，提供一種可達成薄型化’且可 提高相對半導體構成體的基底構件的黏接可靠度的半導 體裝置及其製造方法。 (解決問題之手段） 根據本發明，提供一種半導體裝置，其具備，至少由含 200531237 有熱硬化性樹脂的材料構成的基底構件；搭載於上述基底構 件上，且具有半導體基板及設於該半導體基板上的多個外部 連接用電極的至少一個半導體構成體；設於上述半導體構成 體周圍的上述基底構件上的絕緣層；及設在上述半導體構成 體及上述絕緣層上，連接於上述半導體構成體的外部連接用 電極，且具有連接墊部的至少1層配線；上述半導體基板係 藉由上述基底構件的固接力而固接於該基底構件上。 另外，根據本發明，提供一種半導體裝置之製造方法， Φ 其特徵爲具備，分別使具有半導體基板及設於該半導體基板 上的多個外部連接用電極的多個半導體構成體相互分離，而 暫時固接在至少由含有半硬化狀態的熱硬化性樹脂的材料 構成的基底構件形成用構件上； 使上述基底構件形成用構件中的熱硬化性樹脂硬化，以 形成基底構件，同時，藉由上述基底構件的固接力將上述半 導體構成體固接於上述基底構件上，且，在上述半導體構成 體周圍的上述基底構件上形成絕緣層； • 在上述半導體構成體及上述絕緣層上形成至少一層的 配線以連接上述半導體構成體的外部連接用電極； 切斷上述半導體構成體間的上述絕緣層及上述基底構 件’獲得數個至少包含一個上述半導體構成體的半導體裝 置。 (發明效果） 根據本發明，在至少由含有熱硬化性樹脂的材料構 成的基底構件上直接固接半導體構成體，因此無須使用 200531237 以往的黏接層，便可減薄該部分，另外，可提高半導體 構成體的相對基底構件的黏接可靠度。 【實施方式】 (第1實施形態） 第1圖顯示本發明之第1實施形態的半導體裝置的剖面 圖。該半導體裝置具備平面方形的基底板（基底構件）1。S 底板1係將含有補強材的熱硬化性樹脂硬化而形成板狀者。 作爲該基底板1 ’右非限疋之思味而作爲顯Tpc較佳一*例的目 0 的而言的話，例如，使用將環氧系樹脂等的熱硬化性樹脂含 浸於由玻璃等的無機材料構成的纖維或芳族聚醯胺纖維等 的纖維狀補強材料所形成的基材內，然後，形成半硬化（B 級硬化）狀態的、通常稱爲預浸片材的材料。 在基底板1的上面直接固接較基底板1的尺寸還要小某 一程度的尺寸的平面方形的半導體構成體2的下面。該情 況，半導體構成體2具有後述之配線1 0、柱狀電極1 1及封 裝膜 12，一般是稱爲 CSP(晶片尺寸封裝：chip size φ P a c k a g e)，尤其是如後述，採用在矽晶圓上形成配線1 〇、柱 狀電極1 1及封裝膜1 2後，藉由切割以獲得各個半導體構成 體2的方法，因此也特別稱之爲晶圓位準CSP(W-CSP)。以 下，針對半導體構成體2的構成進行說明。 半導體構成體2具備矽基板（半導體基板）3。矽基板3 的下面係直接固接於基底板1的上面。在矽基板3的上面設 置指定功能的積體電路（未圖示），在上面週邊部設置由鋁系 金屬等組成的多個連接墊4，用以連接於積體電路。在除連 200531237 接墊4的中央部外的矽基板3的上面設置由氧化矽等構成的 絕緣膜5，連接墊4的中央部藉由設於絕緣膜5的開口部6 而曝露。 在絕緣膜5的上面設S由環氧系棱f脂及聚醯亞胺系楱f脂 等所構成的保護膜7。在對應於絕緣膜5的開口部6的部分 的保護膜7上設置開口部8。在保護膜7的上面設置銅等構 成的襯底金屬層9°在襯底金屬層9上面全體設置銅構成的 配線1 〇。含有襯底金屬層9的配線1 0的一端部藉由兩開口 部6、8連接於連接墊4。 在配線1 0的連接墊部上面設置銅構成的柱狀電極（外部 連接用電極）1 1。在含有配線1 〇的保護膜7的上面設置由環 氧系樹脂及聚醯亞胺系樹脂等所構成的封裝膜1 2，且使該封 裝膜上面與柱狀電極1 1上面形成於相同面。如此般，被稱 爲W-CSP的半導體構成體2包含矽基板3、連接墊4及絕緣 膜5，又，包含保護膜7、配線10、柱狀電極1 1及封裝膜 12 ° 在半導體構成體2周圍的基底板1的上面設置方形框狀 的絕緣層1 3，且使該絕緣層上面與半導體構成體2的上面形 成爲大致相同面。絕緣層1 3如係由環氧系樹脂及聚醯亞胺 系樹脂等的熱硬化性樹脂、或在此種熱硬化性樹脂中混入二 氧化矽塡料或玻璃纖維等的補強材料者所構成。 在半導體構成體2及絕緣層13的上面設置其上面被平 坦化的第1上層絕緣膜1 4。第1上層絕緣膜i 4係用於疊層 基板的通常稱爲疊層材者，例如，由在環氧系樹脂或 200531237 BT(Bismaleimide Triazine)樹脂等的熱硬化性樹脂中混入二 氧化矽或玻璃等的無機材料組成的纖維等的補強材所構成。 在對應於柱狀電極1 1上面中央部的部分的第1上層絕 緣膜1 4上設置開口部1 5。在第1上層絕緣膜1 4上面設置銅 等組成的第1上層襯底金屬層16。在第1上層襯底金屬層 1 6的上面全體設置銅等組成的第1上層配線1 7。含有第1 上層襯底金屬層16的第1上層配線17的一端部，係藉由第 1上層絕緣膜1 4的開口部1 5連接於柱狀電極1 1上面。 在含有第1上層配線1 7的第1上層絕緣膜1 4上面設置 第1上層絕緣膜14之相同材料構成的第2上層絕緣膜18。 在對應於第1上層配線1 7的連接墊的部分的第2上層絕緣 膜1 8設置開口部1 9。在第2上層絕緣膜1 8上面設置銅等組 成的第2上層襯底金屬層20。在第2上層襯底金屬層20的 上面全體設置銅等組成的第2上層配線21。含有第2上層襯 底金屬層2 0的第2上層配線2 1的一端部，係藉由第2上層 絕緣膜1 8的開口部1 9連接於第1上層配線1 7的連接墊部。 在含有第2上層配線2 1的第2上層絕緣膜1 8上面設置 由焊料阻劑等構成的最上層絕緣膜22。在對應於第2上層配 線2 1的連接墊的部分的最上層絕緣膜22設置開口部23。在 開口部23內及其上方設置錫球24，用以連接第2上層配線 2 1的連接墊部。多數個錫球24係在最上層絕緣膜22上配置 爲矩陣狀。 在基底板1下面設置銅等組成的下層襯底金屬層25。在 下層襯底金屬層25的下面全體設置銅等組成的下層配線 -10- 200531237 26。在含有下層配線26的基底板1下面設置由焊料阻劑等 構成的下層絕緣膜2 7。 包含第1上層襯底金屬層16的第1上層配線17的至少 一部分與包含下層襯底金屬層25的下層配線26，係藉由設 於第1上層絕緣膜1 4、絕緣層1 3及基底板1之指定部位的 貫穿孔28的內壁面上所設的銅等組成的襯底金屬層29a與 銅層29b構成的上下導通部29所連接。該情況，在上下導 通部2 9內，爲使上下配線的電氣導通良好，充塡有銅膏、 φ 銀膏、導電性樹脂等構成的導電材3 0，但也可充塡絕緣性樹 脂或也可爲空洞。 但是，將基底板1的尺寸設爲較半導體構成體2的尺寸 還大某一程度，是爲了響應矽基板3上的連接墊4的數量增 加，將錫球24的配置區域也設爲較半導體構成體2的尺寸 大某一程度，藉以將第2上層配線2 1的連接墊部（最上層絕 緣膜22的開口部23內的部分）的尺寸及間距也設爲較柱狀 電極1 1的尺寸及間距大。 φ 因此配置爲矩陣狀的第2上層配線21的連接墊部，不 僅僅配置在對應於半導體構成體2的區域，還配置於對應設 於半導體構成體2周側面外側的絕緣層的區域上。也就是 說，配置爲矩陣狀的錫球24中至少爲最外周的錫球24，係 配置於較半導體構成體2還要外側的位置周圍。 接著，說明該半導體裝置的製造方法的一例，首先，說 明半導體構成體2的製造方法的一例。該情況，首先如第2 圖所示，準備在晶圓狀態的矽基板（半導體基板）3上，設置 -11- 200531237 由鋁系金屬等組成的連接墊4，由氧化矽等構成的絕緣膜5， 及由環氧系樹脂及聚醯亞胺系樹脂等所構成的保護膜7，藉 由形成於絕緣膜5及保護膜7的開口部6、8而讓連接墊4 的中央部曝露者。 在上述內容中，在晶圓狀態的矽基板3上，在形成有各 半導體構成體的區域形成有指定功能的積體電路，連接墊4 分別電氣連接於形成在對應區域的積體電路。 然後，如第3圖所示，在包含藉由開口部6、8而曝露 φ 之連接墊4的上面的保護膜7的上面全體形成襯底金屬層 9。該情況，襯底金屬層9可僅僅爲由無電解電鍍所形成的 銅層，也可僅僅爲由濺鍍形成的銅層，又可爲在由濺鑛形成 的鈦等的薄膜層上藉由濺鍍形成銅層者。 然後，在襯底金屬層9上面圖案化形成電鍍阻劑膜41。 該情況，在對應於配線1 〇形成區域的部分的電鍍阻劑膜4 1 上形成開口部42。接著，將襯底金屬層9作爲電鍍電流通路 進行銅的電解電鍍，藉以在電鍍阻劑膜4 1的開口部42內的 φ 襯底金屬層9上面形成配線1 〇。然後剝離電鍍阻劑膜4 1。 然後，如第4圖所示，在包含配線10的襯底金屬層9 的上面圖案化形成電鍍阻劑膜43。該情況’在對應於柱狀電 極1 1形成區域的部分的電鑛阻劑膜43上形成開口部44。接 著將襯底金屬層9作爲電鍍電流通路進行銅的電解電鍍’藉 以在電鑛阻劑膜4 3的開口部44內的配線1 0的連接墊部上 面形成柱狀電極1 1。然後剝離電鍍阻劑膜43 ’接著，將配 線1 〇作爲遮罩蝕刻除去襯底金屬層9的不要部分’如第5 -12- 200531237 圖所示，僅在配線1 0下殘留襯底金屬層9。 然後，如第6圖所示，藉由網版印刷法、自旋塗敷法及 凹版塗敷法等，在包含柱狀電極11及配線1 〇的保護膜7的 上面全體形成由環氧系樹脂及聚醯亞胺系樹脂等所構成的 封裝膜1 2，且使該封裝膜的厚度形成爲較柱狀電極1 1的高 度要厚。因此，在該狀態下，柱狀電極11的上面係由封裝 膜1 2所包覆。 然後，適量硏磨封裝膜1 2及柱狀電極1 1的上面側，如 φ 第7圖所示，以使柱狀電極1 1的上面曝露，並且將含有該 曝露之柱狀電極1 1上面的封裝膜1 2上面進行平坦化處理。 在此，適量硏磨柱狀電極1 1的上面側，是因爲藉由電解電 鑛所形成的柱狀電極1 1的高度有誤差，而爲解消此誤差， 將柱狀電極1 1的高度均勻化。然後，對矽基板3貼合切割 膠帶（未圖示），在經過第8圖所示切割步驟後，從切割膠帶 予以剝離，即可獲得多個第1圖所示半導體構成體2。 然後，使用如此般獲得的半導體構成體2，說明製造第 Φ 1圖所示半導體裝置的情況的一例。首先，如第9圖所示， 以可採取多片第1圖所示基底板1的大小尺寸，雖非爲限定 之意味，但準備由平面方形的預浸片材構成的基底板形成用 板（基底構件形成用構件）1 a。該情況，構成基底板形成用板 1 a的預浸片材中的由環氧系樹脂構成的熱硬化性樹脂，成爲 半硬化狀態。 接著，在基底板形成用板1 a上面的指定的數個部位， 分別暫時壓合（暫時固接）於半導體構成體2的矽基板3的下 200531237 面。亦即，使用附加熱機構的晶片接合工具（未圖示），在預 加熱的狀態下邊施加一定壓力邊將半導體構成體2暫時壓合 於基底板形成用板1 a上面的指定部位。暫時壓合條件的一 例，爲溫度90〜130°C，壓力0.1〜IMpa。 然後’在半導體構成體2的周圍的基底板形成用板 上面，例如，藉由網版印刷法或自旋塗敷法等，形成絕緣層 形成用層1 3 a。絕緣層形成用層1 3 a，如係環氧系樹脂及聚 醯亞胺系樹脂等的熱硬化性樹脂、或在此種熱硬化性樹脂中 φ 混入二氧化矽或玻璃等的無機材料構成的纖維等的補強材 者。 然後，在半導體構成體2及絕緣層形成用層13a的上面 配置第1上層絕緣膜形成用片1 4 a。第1上層絕緣膜形成用 片14a，雖非限定之意味，但以片狀疊層材爲較佳，該疊層 材具有在環氧系樹脂等的熱硬化性樹脂中混入二氧化矽塡 料等的補強材，並將該熱硬化性樹脂形成爲半硬化狀態者。 又，第1上層絕緣膜形成用片1 4 a也可使用將環氧系樹脂等 φ 的熱硬化性樹脂含浸於玻璃等的無機材料構成的纖維內，在 將熱硬化性樹脂形成爲半硬化狀態下形成爲片狀的預浸片 材、或、未混入補強材而僅由半硬化狀態的熱硬化性樹脂所 構成的片狀者。 然後，如第1 〇圖所示，使用一對加熱加壓板4 5、4 6而 從上下方向加熱加壓基底板形成用板1 a、絕緣層形成用層 1 3 a及第1上層絕緣膜形成用片1 4 a。加熱加壓條件雖依材 料等而不同，但作爲一例，其爲溫度185〜200 °C (升溫速度 200531237 2.5〜3°C/分）、壓力30kg/cm2(加壓時點在溫度成爲90〜 l〇〇°C時）、時間60分鐘以上。 藉由該加熱加壓條件，基底板形成用板1 a中的熱硬化 性樹脂硬化，形成基底板1，且，將半導體構成體2的矽基 板3下面直接固接於基底板1的上面。另外，藉由該加熱加 壓，絕緣層形成用層1 3 a及第1上層絕緣膜形成用片1 4a硬 化，在半導體構成體2周圍的基底板1的上面形成絕緣層 1 3，在半導體構成體2及絕緣層1 3的上面形成第1上層絕 φ 緣膜1 4。該情況，第1上層絕緣膜14的上面係由上側的加 熱加壓板45的下面所頂壓，而成爲平坦面。因此，不需要 用於使第1上層絕緣膜1 4的上面平坦化的硏磨步驟。 然後，如第1 1圖所示，藉由照射雷射束的雷射加工， 在對應於柱狀電極1 1上面中央部的部分的第1上層絕緣膜 1 4上形成開口部1 5。另外，使用機械鑽頭在第1上層絕緣 膜1 4、絕緣層1 3及基底板1之指定部位形成貫穿孔28。然 後根據需要藉由反拖尾處理除去開口部1 5及貫穿孔28內等 φ 所產生的環氧塗膜等。 然後，如第1 2圖所示，在包含藉由開口部1 5曝露的柱 狀電極11上面的第1上層絕緣膜14的上面全體、基底板1 下面全體及貫穿孔28內壁面，藉由銅的無電解電鍍形成第1 上層襯底金屬層16、下層襯底金屬層25及襯底金屬層29a。 然後，在第1上層襯底金屬層16的上面圖案形成上層電鍍 阻劑膜5 1，另外，在下層襯底金屬層2 5的下面圖案形成下 層電鍍阻劑膜5 2。該情況，在對應於第1上層配線1 7形成 -15- 200531237 區域的部分的上層電鍍阻劑膜5 1上形成開口部5 3。另外， 在對應於下層配線26形成區域的部分的下層電鍍阻劑膜52 上形成開口部54。 然後，將襯底金屬層16、25、29a作爲電解電流通路進 行銅的電解電鍍，在上層電鍍阻劑膜5 1的開口部53內的第 1上層襯底金屬層1 6的上面形成第1上層配線1 7，另外， 在下層電鍍阻劑膜52的開口部54內的下層襯底金屬層25 的下面形成下層配線26，又，在貫穿孔28內的襯底金屬層 29a的表面形成銅層29b。 然後，剝離兩電鍍阻劑膜5 1、52，接著，將第1上層配 線1 7及下層配線26作爲遮罩，蝕刻除去第1上層襯底金屬 層16及下層襯底金屬層25的不要部分，如第13圖所示， 僅在第1上層配線1 7下殘留第1上層襯底金屬層1 6，另外， 僅在下層配線26上殘留下層襯底金屬層25。另外，在該狀 態下，在貫穿孔28內形成襯底金屬層29a與銅層29b所構 成的上下導通部29。 然後，如第1 4圖所示，藉由網版印刷法等在上下導通 部29內充塡由銅膏、銀膏、導電性樹脂等構成的導電材30。 然後根據需要，藉由拋光硏磨等除去從上下導通部29內突 出的多餘導電材3 0。然後，藉由網版印刷法或自旋塗敷法 等，在含有下層配線2 6的基底板1的下面全體形成由焊料 阻劑等構成的下層絕緣膜27。 然後，在含有第1上層配線1 7的第1上層絕緣膜丨4的 上面形成第1上層絕緣膜1 4之相同材料構成的第2上層絕 200531237 緣膜1 8。接著，藉由照射雷射束的雷射加工，在對應於第1 上層配線1 7的連接墊部的第2上層絕緣膜1 8上形成開口部 1 9。然後根據需要藉由反拖尾處理除去開口部1 9內等所產 生的環氧塗膜等。 然後，在包含藉由開口部1 9曝露的第1上層配線1 7的 連接墊部的第2上層絕緣膜18的上面全體，藉由銅的無電 解電鍍形成第2上層襯底金屬層20。然後，在第2上層襯底 金屬層20的上面圖案形成電鍍阻劑膜55。該情況，在對應 p 於第2上層配線2 1形成區域的部分的電鍍阻劑膜5 5上形成 開口部5 6。 然後，將第2上層襯底金屬層20作爲電解電流電路進 行銅的電解電鍍，在電鍍阻劑膜5 5的開口部5 6內的第2上 層襯底金屬層20的上面形成第2上層配線2 1。然後’剝離 電鍍阻劑膜5 5，接著，將第2上層配線21作爲遮罩，蝕刻 除去第2上層襯底金屬層20的不要部分，如第15圖所示， 僅在第2上層配線2 1下殘留第2上層襯底金屬層20。 然後，如第1 6圖所示’藉由網版印刷法或自旋塗敷法 等，在含有第2上層配線21的第2上層絕緣膜18的上面形 成由焊料阻劑等構成的最上層絕緣膜2 2。該情況’在對應第 2上層配線2 1的連接墊部的部分的最上層絕緣膜2 2上形成 開口部23。然後在開口部23內及其上方形成錫球24以連接 第2上層配線21的連接墊部。然後’在相互鄰接的半導體 構成體2之間，切斷最上層絕緣膜22、第2上層絕緣膜1 8、 第1上層絕緣膜1 4、絕緣層1 3、基底板1及下層絕緣膜2 7 ’ -17- 200531237 獲得多個第1圖所示半導體裝置。 在如此般獲得的半導體裝置中，將半導體構成體2的砂 基板3的下面直接固接於由含有預浸片材、即環氧樹脂等的 熱硬化性樹脂的材料構成的基底板1上面，因此無須使用以 往的黏接層，便可將該部分減薄。另外，由預浸片材構成的 基底板1中的空隙或水份極少，而且，半導體構成體2下的 基底板1中的空隙或水份可逃向周圍，因此在藉由錫球24 安裝於電路基板（未圖示）上時的反流焊接（溫度240〜260 °C ) φ 時，不易產生半導體構成體2下的基底板1中的空隙或水份 的膨脹現象，可提高半導體構成體2的相對矽基板3的基底 板1的黏接可靠度。 以上述製造方法，在基底板形成用板la上暫時固接多 個半導體構成體2，相對多個半導體構成體2，一倂形成第 1、第2上層配線1 7、21、下層配線26、上下導通部29及 錫球24,其後將其切斷便可獲得多個半導體裝置，因此可簡 化製造步驟。另外，在第10圖所示製造步驟以降，可與基 φ 底板1 一起搬運多個半導體構成體2,因此可簡化製造步驟。 (第2實施形態） 第1 7圖顯示本發明之第2實施形態的半導體裝置的剖 面圖。在該半導體裝置中，與第1圖所示情況的差異點在於， 將含有下層襯底金屬層25的下層配線26設於基底板1下面 所設的銅等組成的金屬層（硬片）3 1的下面全體，將由預浸片 材1構成的基底板1的厚度減薄爲較第i圖所示情況還要薄。 在製造該第2實施形態的半導體裝置的情況，在第1〇 -18- 200531237 圖所示步驟，如第1 8圖所示，在基底板形成用板1 a的下面 配置銅箔或銅板構成的金屬層3 1，藉由依一對加熱加壓板 4 5、4 6的上下方向的加熱加壓，將金屬層3 1固接於基底板 1的下面。該情況，金屬層31還具有作爲支撐較薄基底板1 的支撐板的功能。接著，如第1 9圖所示，使用機械鑽頭在 第1上層絕緣膜1 4、絕緣層1 3、基底板1及金屬層3 1之指 定部位形成貫穿孔2 8。 然後，如第20圖所示，在包含藉由開口部1 5曝露的柱 φ 狀電極1 1上面的第1上層絕緣膜14的上面全體、基底板1 下面全體及貫穿孔28內壁面，藉由銅的無電解電鍍形成第1 上層襯底金屬層16、下層襯底金屬層25及襯底金屬層29a° 然後，將襯底金屬層16、25、29a作爲電解電流通路進行銅 的電解電鍍，在襯底金屬層16、25、29a的表面全體形成上 層金屬17a、下層金屬26a及金屬29b。 然後，在上層金屬17a上面的第1上層配線17形成虛 域形成上層阻劑膜6 1，在下層金屬2 6 a下面的下層配線2 6 φ 形成區域形成下層阻劑膜62。接著，將兩阻劑膜6 1、62作 爲遮罩進行蝕刻，如第2 1圖所示，在上層阻劑膜6 1下形成 含有第1上層襯底金屬層16的第1上層配線17，另外，在 下層阻劑膜62上形成含有金屬層31及下層襯底金屬層25 的下層配線26，又，在貫穿孔28內形成由襯底金屬層29a 與金屬29b構成的上下導通部。然後，剝離兩阻劑膜6卜62。 以下的步驟與上述第1實施形態的情況相同，故而省略其說 明。 -19- 200531237 (其他的實施形態） 在第1實施形態中，基底板1爲預浸片材等的單一構 件，但基底板可使用將放入玻璃纖維的環氧樹脂、芳族聚醯 胺材、聚醯亞胺材等的熱硬化性樹脂完全硬化的硬片，與將 預浸片材固接於該硬片上面的疊層構造者。此種疊層構造的 基底板，只要預先將硬片與預浸片材暫時黏接，並將半導體 構成體熱壓合於預浸片材的面上即可。硬片可在切割前剝 離，也可作爲完成品予以保留。 φ 另外，在第1圖中，將設於第1上層絕緣膜14上的上 層配線設爲2層，而將設於基底板1下的下層配線設爲1層， 但並不限於此，也可將設於第1上層絕緣膜1 4上的上層配 線設爲1層或3層以上，而將設於基底板1下的下層配線設 爲2層以上。另外，還可在包覆最下層的下層配線的最下層 絕緣膜下，搭載晶片零件等的電子零件而連接於最下層的下 層配線的連接墊部。 ' 另外，在上述實施形態中，相互鄰接之半導體構成體2 φ 間進行切斷，但並不限於此，還可將2個或其以上的半導體 構成體2作爲一組進行切斷，獲得多晶片模組型的半導體裝 置。該情況，複數個一組的半導體構成體2可爲同種或異種 的任一^者。 另外，在上述實施形態中，半導體構成體2具有作爲外 部連接用電極的柱狀電極1 1，但並不限於此，也可不具有柱 狀電極，而具有作爲外部連接用電極的連接墊部的配線1 0， 且具有包覆除配線1 0的連接墊部的部分的過塗敷膜，另外， -20- 200531237 也可不具有柱狀電極，而具有包覆除配線1 〇的連接墊部的 部分的過塗敷膜，且，在配線1 〇的連接墊部上及其近旁的 過塗敷膜上面具有作爲外部連接用電極的連接墊者。 【圖式簡單說明】 第1圖爲顯示本發明之第1實施形態的半導體裝置的剖 面圖。 第2圖爲第1圖所示半導體裝置的製造方法的一例中’ 初期準備者的剖面圖。 φ 第3圖爲接續第2圖的製造步驟的剖面圖。 第4圖爲接續第3圖的製造步驟的剖面圖。 第5圖爲接續第4圖的製造步驟的剖面圖。 第6圖爲接續第5圖的製造步驟的剖面圖。 第7圖爲接續第6圖的製造步驟的剖面圖。 第8圖爲接續第7圖的製造步驟的剖面圖。 第9圖爲接續第8圖的製造步驟的剖面圖。 第1 〇圖爲接續第9圖的製造步驟的剖面圖。 φ 第1 1圖爲接續第1 0圖的製造步驟的剖面圖。 第1 2圖爲接續第1 1圖的製造步驟的剖面圖。 第1 3圖爲接續第1 2圖的製造步驟的剖面圖。 第1 4圖爲接續第1 3圖的製造步驟的剖面圖。 第1 5圖爲接續第1 4圖的製造步驟的剖面圖。 第1 6圖爲接續第1 5圖的製造步驟的剖面圖。 第1 7圖爲顯示本發明之第2實施形態的半導體裝置的 剖面圖。 200531237 第18圖爲第17圖所示半導體裝置的製造方法中，指定 製造步驟的剖面圖。 第1 9圖爲接續第1 8圖的製造步驟的剖面圖。 第20圖爲接續第1 9圖的製造步驟的剖面圖。 第2 1圖爲接續第20圖的製造步驟的剖面圖。 【元件符號說明）】 1 基底板 la 基底構件形成用構件
2 半導體構成體 3 矽基板（半導體基板） 4 連接墊 5 絕緣膜 6 開口部 7 保護膜 8 開口部 9 襯底金屬層 10 配線 11 柱狀電極 12 封裝膜 13 絕緣層 13a 絕緣層形成用層 14 第1上層絕緣膜 14a 第1上層緣膜形成用層 15 開口部 -22- 200531237
16 第 1 上 層 襯 底 金 屬 層 17 第 1 上 層 配 線 18 第 2 上 層 絕 緣 膜 19 開 □ 部 20 第 2 上 層 襯 底 金 屬 層 2 1 第 2 上 層 配 線 22 最 上 層 絕 緣 膜 23 開 P 部 24 錫 球 25 下 層 襯 底 金 屬 層 26 下 層 配 線 27 下 層 絕 緣 膜 28 貫 穿 孔 29 上 下 導 通 部 29a 襯 底 金 屬 層 層 29b 銅 層 30 導 電 材 3 1 金 屬 層 (硬片） 45、46 加 熱 加 壓 板 -23-

Claims (1)

  1. 200531237 十、申請專利範圍： 1· 一種半導體裝置，其特徵爲具備： 至少由含有熱硬化性樹脂的材料構成的基底構件（丨）； 搭載於基底構件（1)上，且具有半導體基板（3 )及設於該 半導體基板（3)上的多個外部連接用電極（4、丨”的至少一 個半導體構成體（2); 5受於半導體構成體（2)周圍的基底構件（1)上的絕緣層 (13);及 設在半導體構成體（2)及上述絕緣層（13)上，連接於半導 體構成體（2)的外部連接用電極（4、1 1)，且具有連接墊部 的至少1層配線（17); 半導體基板（3)係藉由基底構件（1)的固接力而固接於該 基底構件（1)上。 2 .如申請專利範圍第1項之半導體裝置，其中基底構件（1) 包含補強材。 3. 如申請專利範圍第2項之半導體裝置，其中補強材係由無 機材料構成。 4. 如申請專利範圍第2項之半導體裝置，其中熱硬化性樹脂 的一部分係含浸於補強材中。 5 ·如申請專利範圍第1項之半導體裝置，其中半導體構成體 (2)具有作爲外部連接用電極（4、1 1)的柱狀電極（1 1)。 6 .如申請專利範圍第1項之半導體裝置，其中在半導體構成 體（2)及絕緣層（13)上形成上層絕緣膜（14) ’配線（I7)含有 形成於上層絕緣膜（14)上的部分。 -24- 200531237 7 ·如申請專利範圍第6項之半導體裝置，其中上層絕緣膜 (14)包含熱硬化性樹脂與補強材。 8.如申請專利範圍第1項之半導體裝置，其中包含支撐基底 構件（1)的硬片（31)。 9·如申請專利範圍第8項之半導體裝置，其中硬片（3 1}係由 金屬構成。 10.—種半導體裝置之製造方法，其特徵爲具備以下步驟： 分別使具有半導體基板（3)及設於該半導體基板（3)上的 多個外部連接用電極（4、11)的多個半導體構成體（2)相互 分離’而暫時固接在至少由含有半硬化狀態的熱硬化性樹 脂的材料構成的基底構件形成用構件（1 a)上； 使基底構件形成用構件（1 a)中的熱硬化性樹脂硬化以形 成基底構件（1 )，同時，藉由基底構件（1)的固接力將半導 體構成體（2)固接於基底構件（1)上，且，在半導體構成體（2) 周圍的基底構件（1)上形成絕緣層（13); 在半導體構成體（2)及絕緣層（13)上形成至少一層的配 線（17)以連接半導體構成體（2)的外部連接用電極（4、1 1); 及 切斷在半導體構成體（2)間的上述絕緣層（13)及基底構 件（1)，獲得數個至少包含一個半導體構成體（2)的半導體 裝置。 1 1 ·如申請專利範圍第1 〇項之半導體裝置之製造方法，其中 暫時固接半導體構成體（2)的步驟，包含預先加熱半導體構 成體（2)，藉由加熱加壓進行暫時固接的步驟。 -25- 200531237 1 2 ·如申請專利範圍弟1 〇項之半導體裝置之製造方法，其中 藉由基底構件（1)的固接力將半導體構成體（2)固接於基底 構件（1)的步驟’包含藉由使用加熱加壓板（45、46)而加熱 加壓半導體構成體（2)，以使基底構件形成用構件（la)中的 熱硬化性樹脂硬化的步驟。 13.如申請專利範圍第12項之半導體裝置之製造方法，其中 形成絕緣層（13)的步驟，包含在半導體構成體（2)的周圍的 基底構件（1)上形成由至少含有熱硬化性樹脂的材料構成 的絕緣層形成用層（13a)，藉由使用加熱加壓板（45、46)而 加熱加壓半導體構成體（2)及絕緣層形成用層（13a)，以使 基底構件形成用構件（1 a)中的熱硬化性樹脂硬化，藉由基 底構件（1)的固接力將半導體構成體（2)固接於基底構件 (1 )，同時，使絕緣層形成用層（1 3 a)中的熱硬化性樹脂硬 化’在半導體構成體（2)的周圍的基底構件（1)上形成絕緣 層（13)。 14·如申請專利範圍第10項之半導體裝置之製造方法，其中 形成基底構件（1)的步驟，包含準備硬片（31)，在硬片（3 υ 上固接基底構件形成用構件（la)的步驟。 1 5 ·如申請專利範圍第1 4項之半導體裝置之製造方法，其中 硬片（31)係由金屬構成。 1 6 .如申請專利範圍第1 〇項之半導體裝置之製造方法，其中 基底構件形成用構件（1 a)係預浸片材。 1 7 ·如申請專利範圍第1 〇項之半導體裝置之製造方法，其中 半導體構成體（2)係具有作爲外部連接用電極（4、1丨）的柱 狀電極（1 1 )者。 -26-
TW094102223A 2004-01-27 2005-01-26 Semiconductor device and method of fabricating the same TWI266394B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004018536A JP4093186B2 (ja) 2004-01-27 2004-01-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200531237A true TW200531237A (en) 2005-09-16
TWI266394B TWI266394B (en) 2006-11-11

Family

ID=34792546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094102223A TWI266394B (en) 2004-01-27 2005-01-26 Semiconductor device and method of fabricating the same

Country Status (5)

Country Link
US (2) US7112469B2 (zh)
JP (1) JP4093186B2 (zh)
KR (1) KR100595890B1 (zh)
CN (1) CN100383965C (zh)
TW (1) TWI266394B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771913B (zh) * 2020-07-07 2022-07-21 日商鎧俠股份有限公司 半導體裝置及半導體裝置之製造方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4093186B2 (ja) 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
JP4659534B2 (ja) * 2005-07-04 2011-03-30 三菱電機株式会社 半導体装置
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
JP4609317B2 (ja) * 2005-12-28 2011-01-12 カシオ計算機株式会社 回路基板
US7939368B2 (en) * 2006-03-07 2011-05-10 Stats Chippac Ltd. Wafer level chip scale package system with a thermal dissipation structure
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7446424B2 (en) * 2006-07-19 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package
SG139594A1 (en) 2006-08-04 2008-02-29 Micron Technology Inc Microelectronic devices and methods for manufacturing microelectronic devices
JP2008210933A (ja) 2007-02-26 2008-09-11 Casio Comput Co Ltd 半導体装置
KR101161061B1 (ko) * 2007-08-08 2012-07-02 가부시키가이샤 테라미크로스 반도체 장치 제조방법
JP2009043857A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
TW200935572A (en) * 2008-02-01 2009-08-16 Yu-Nung Shen Semiconductor chip packaging body and its packaging method
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
KR101015704B1 (ko) 2008-12-01 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
US20100133682A1 (en) 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
CN102449781B (zh) * 2009-06-03 2014-10-08 芝浦机械电子株式会社 半导体单元的引线连接装置和连接方法
FR2946795B1 (fr) * 2009-06-12 2011-07-22 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8320134B2 (en) 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
US8546922B2 (en) * 2010-09-30 2013-10-01 Ibiden Co., Ltd. Wiring board
US8466553B2 (en) * 2010-10-12 2013-06-18 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package having the same
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8766422B2 (en) * 2010-12-30 2014-07-01 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
US9112007B2 (en) * 2012-09-14 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Through via structure and method
US9595482B2 (en) * 2015-03-16 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for die probing
US9728498B2 (en) * 2015-06-30 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
US9520372B1 (en) * 2015-07-20 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package (WLP) and method for forming the same
KR101973431B1 (ko) * 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323436B1 (en) * 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
JP2001015640A (ja) * 1999-07-01 2001-01-19 Toshiba Corp 半導体集積回路装置
JP2001118959A (ja) 1999-08-06 2001-04-27 Toppan Printing Co Ltd 接続端子及びそれを用いた半導体装置
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP2001168226A (ja) * 1999-12-14 2001-06-22 Shinko Electric Ind Co Ltd 半導体パッケージ及び半導体装置
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP2001257239A (ja) 2000-03-13 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3606785B2 (ja) * 2000-05-26 2005-01-05 日本特殊陶業株式会社 配線基板の製造方法
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
EP1213952A3 (en) * 2000-12-05 2004-06-30 Matsushita Electric Industrial Co., Ltd. Circuit substrate and manufacturing method thereof
JP4033639B2 (ja) 2000-12-15 2008-01-16 イビデン株式会社 多層プリント配線板
JP4869488B2 (ja) 2000-12-15 2012-02-08 イビデン株式会社 多層プリント配線板の製造方法
JP4587593B2 (ja) * 2001-04-12 2010-11-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2003018675A1 (fr) * 2001-08-31 2003-03-06 Sumitomo Bakelite Company Limited Composition de resine, preimpregne, feuille laminee, et boitier de semi-conducteur
TW577160B (en) * 2002-02-04 2004-02-21 Casio Computer Co Ltd Semiconductor device and manufacturing method thereof
JP2003298005A (ja) 2002-02-04 2003-10-17 Casio Comput Co Ltd 半導体装置およびその製造方法
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
EP1636842B1 (en) * 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
US7489032B2 (en) * 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP4055717B2 (ja) * 2004-01-27 2008-03-05 カシオ計算機株式会社 半導体装置およびその製造方法
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP3925503B2 (ja) * 2004-03-15 2007-06-06 カシオ計算機株式会社 半導体装置
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771913B (zh) * 2020-07-07 2022-07-21 日商鎧俠股份有限公司 半導體裝置及半導體裝置之製造方法

Also Published As

Publication number Publication date
JP4093186B2 (ja) 2008-06-04
KR100595890B1 (ko) 2006-06-30
CN100383965C (zh) 2008-04-23
KR20050077271A (ko) 2005-08-01
US7550843B2 (en) 2009-06-23
US20050161803A1 (en) 2005-07-28
US20060244136A1 (en) 2006-11-02
CN1649139A (zh) 2005-08-03
JP2005216936A (ja) 2005-08-11
US7112469B2 (en) 2006-09-26
TWI266394B (en) 2006-11-11

Similar Documents

Publication Publication Date Title
TW200531237A (en) Semiconductor device and method of fabricating the same
TWI593030B (zh) 超薄埋入式晶粒模組及其製造方法
TWI253743B (en) Semiconductor device
JP4012496B2 (ja) 半導体装置
JP3945483B2 (ja) 半導体装置の製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
JP4346333B2 (ja) 半導体素子を内蔵した多層回路基板の製造方法
TW200527647A (en) A semiconductor device and its fabrication method
US11152293B2 (en) Wiring board having two insulating films and hole penetrating therethrough
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
TWI384595B (zh) 半導體裝置及其製造方法
JP2004327624A (ja) 部品内蔵多層回路基板
JP4438389B2 (ja) 半導体装置の製造方法
JP4901809B2 (ja) 部品内蔵多層回路基板
JP4316624B2 (ja) 半導体装置
JP4062305B2 (ja) 半導体装置の製造方法
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP4321758B2 (ja) 半導体装置
JP5097006B2 (ja) プリント配線基板及びその製造方法
JP2009081367A (ja) 半導体装置およびその製造方法
JP2004221418A (ja) 半導体装置およびその製造方法
JP4042741B2 (ja) 半導体装置の製造方法
JP5880036B2 (ja) 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板
JP3979404B2 (ja) 半導体装置
JP4561079B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees