Изобретение относитс к области &ъ томйтики и вычислительной техники и может быть использовано в корр© л торах и цифровых фильтрах. Известно устройство дл умнюжени чисел непосредственно в дополнительном коде, причем умножение производитс так же, квза в пр мом (получение псевдопроизведени ъа. накашшвакмцем сумматоре), с последующей корре л цией псевдопроизведени (сложение псевдопроизведени с дополнением отрицательного сомиюжител ) М . Однако это устройство сложно. Наиболее близким по технической сущности к предложенному вл етс устройство дл вьрсислени суммы произведе1шй, содержащее о -разр дный регистр множимого , п -разр дный регистр множител , узел сдвига, узел к влтлза, узел управлени , сумматоры, регистр, элементы И, ИЛИ, группы элементов И, группу элементов ИЛИ,узел ananyi3&. переноса, счет чик, причем пр мые выходы регистра MHOжимого соединены с первой группой вхо дов уолв. сдвига, соответствующие выходы которого соединены со BKOD.UMVL первого сумматора и первыми входами первого и второго элементов ИЛИ. Инверсные выходы регистра мвожимого подключены к первому входу узла управлени . Выход знаксвого разр да регистра мнохснмого соединен с первым входом узла еаш ои аа Пр мые выходы регистра множител подключены ко второй группе входов уопй сдвига. Инверсные выходы регистра множител соединены со вторым входом узпа управлени . Выход знакового разр да регистра множител подключен ко второму входу узпа акахиаа, первый выход которого соединен с первым входом первого элемента И, а второй выход узпа анализа подключен к первому входу второго зпсыета И, Вторые входы первого и второго элементов И соединены с первой шиной управлени , а их третьи входы - с выходом узаа управлени . Выходы первого и второго элементов И подключены ко .;:;. „,.,;;,;..,,;,.,. ,i..,,,;;;r:...,.7i вторым входам первого и вторргоэлемен-. трв ИЛИ схютветственно, выходы-первого и второго элементов ИЛИ соединены со входами л-го и (п-1)г6 разр дов первого сумматора t2l , Однако это устройство имеет низков быстродействие, так как в нём проиэво- дитс предварительно перевод в пр мой код затем вьшолн етс умножение, а дл дальнейшей обработки - обратный перевод, Цель изобретени - повышение быстродействи , .,.,.. --г .: . Это достигаетс тем, что в устройстве выходы 2п , {2п-1),.,.(г| +1)-го разр :Дов первого сумматора соединены с пёрвьИ ми 1входами Элементов И первой группь, вторые входы кЬторШ пЖв ШеньГ рой шине управлени . Выходы,п ,(п-1),,. 1-4ч разр дов сумматора подключены к первым входам элементов И второй rpyiiпы , вторые &ходы которых сЪёдйНёШ со второй шиной управлени , Инверсвше выходы регистра Множит еп соединены с первыми входами элементов И третьей группы. Выход Знакового разрзда множи г й1 пОдключен ко вторёгм вхО)цам элементов И Третьей группы , и к первому вхо-. ду узла анализа перешсов, третьи входы которых соединены с выходом узла уп рЖвле и а четвёртые - с третьей шиной управлени . Инверсные выходы регистра мнЬжимохЧэ подключены к первым входам элементов И четвертой группы. Выход 1зйш:оел1х регистфа мно шкю со вторыми входами элементов И четвертой группы, третьи вйторых подключены к выходу узла управлени , а четsepTbie входы - к четвертой шине управлени . Выходы элементов И второй, тре- i тьей и четеертой групп соеднне ь оо вхо-; дами элементов ИЛИ группы, выходы ко торых подключены ко входам 1,2,,..п-го разр дов регистра. Выходы элементов И первой ттруппы соединены со Входами ( пч-i), {n-t-2),.,,, 2 п-го разр дов регистра , выходы которого подключень ко входам второго сумматора, вьгхЬд Ъередаса соединен€е ёторь1й вХоа узла анализа переносов. Выход iJiSSp l рёгЙст г1йШ%йШШ ПбШйшбн JK TjpeTeeKty ВХОДУ узла анализа переноррв, riepeHOcOBi Шрвб1 5 дйнё с четвертым входом узла анализа переносов, выходы тюдключевы ко входам счетчика. Функциональна схема устройствга приведена на чертеже. ,4 Устройство содержит п-разр дный рё рдстр мйожимогс 1,п -разр дный регистр множител 2, узел сдвига 3, представл ющий собой комбинашюиную схему и ocyw ествл ющий смещение кода множимого на один разр д в каждом такте. Выходы знаковых разр дов регистров 1 и 2 подключень ко входам узла анализа 4, выдающего уровень логической единицы на выходе 5, если сомножители разного знака , и на выходе 6 - если оба еомножите ла отрицат-ельйме, узел управлений 7, aia выходе которого вырабатываетс запре щающий уровень логического нул , если хот быЪдин из сомножителей равен нулю , элементы И 8 и 9, элементы ИЛИ 1О и II, сумматор 12, группу элемен-й элемент И 14, регистр 15, элемент ИЛИ 16, элементы И 17 и 18, сумматор 19, узел анализа переносов 2О, счетчик 21, входньсе шины 22-29, Устройство работает следующим образом . В каждом i -ом цикле работы очередные сомдамэдтели наход тс на регистре 1 и 2. По сигналу по шине 28 содержимое сумматора 12 через группу элементов И 13, элемент И 14 и элемент ИЛИ 16 занскзитс на регастр 15, и в сумматоре 19 осуществл етс сложение ранее накопленной суммы с псевдойроизведениек вычисленным в предьщущем цикле работы. При этом перенос в сумматоре 19 распростран етс на 2 h разр дов. Сйгналрм по шине 25 сбрасываетс сумматор 12, По сигналу на первой из шин 24 с выходов узла сдвига,3 в Г) младших разр дов сумматора 12 поступает Мйожнмое, если младший разр д множител равен 1 и нули, равен О. По этому же сигналу с выхода 5 узла анадиза 4 через элемент И 8 и элемент ИЛИ Ю ааносИтс единица в п -ый разр д сумматора 12, если сомножители рабного Эйака, или заноситс единица в (1-1) разр д с выхода 6 - при отрицательных со множител зс. Тем самым выполн етс часть коррекции псевдопроизведений , Зайесение единицы в п -ый или (П-1)-ый разр д запрещаетс уровнем rtOfK4ecK6tx) нул с выхода узла управ лени 7, если хот бы один из сомножителей равен О, По сигналу на второй из шин 24 мйржимое со сдвигом на один вправо поступает на входы сумматора 12, если (п -1)-ый разр д множвтеп равен 1 и т.д. При каждом очередном сйсШёШй Сдвииутйго множимого с содержанием сумматора 12 перенос распростран етс не болеечем нап разр дов , что и определ ет длительность такта получени псевдопроизведени . До момента окончани второго такта получени псевдопроизведени на сумматоре 12 заканчиваетс распространение переноса в сумматоре 19, первым сигналом по шине 29 сбрасываетс регистр 15, и по сигаалу на шине 26 в п старших разр дов регистра 15 через элементы И 18 и элемент ИЛИ 16 заноситс инверсный код множител , если множитель отрицдтольный и ни один из сомножителей не равен нулю, т.е. на сумматоре 15 вьтолн етс перва коррекци псевдопроизведени , формируемого на сумматоре 12, Вторым сигналом по шине 29 сбрасьшаетс в нуль регистр 15, а сигналом по шине 27 в его п старших разр дов заноситс код с инверсных выходов регистра 1, если множимое отрицательно и ни один из сомножителей не равен нулю, т.е осуществл етс втора коррекци псевдопроизведени , форкшруеьдаго на сумматоре 12. При выполнении корречик: ; перенос в сумматоре 19 расгфостран етс не более чем на л разрадсж, т.е. такт ксррвкцнв по времени равен такту получени псевдопроизведени , что к позвол ет совместить вьшолнение этих операций. По . окончании, второй коррекции регистр 15 сбрасываетс третьим сигналом по щине 29. К моменту окончакаа ва Юоследней шине 24 на су лматоре 12 сф ч мёруетс псевдопроизведение, ко|фекй:иа которого была выполнека на сумматоре: 19. По сигналу на шике 28 содержимое сумматора 12 записываетс на регистр 15, и в сумматоре 19 начинаетс сп зж&кше псевдопроизведени сомноЗ Ш №пей С ранее вакопненной суммой. Сумматсф 12 сбрасываетс , цикл работы повтор етс сначала дл очередных С И)-ых СОМ1И жителей . В каждом цикле работы переносы из старших разр дов сумматоров 12 н 19 поступают в схему анализа переносов 20. В течение цикла могут поступать О, 1 или 2 переноса. Схема перШа чи переноса управл етс знаковыми разр дами регистров 1 и 2 и вьфабатывает сигналы сложени или вьгчитани в счет-чик 21. В результате вьтолнени т циклов работы на сумматоре 19 и счетчике 21 сформируютс в дополнительном коде значени суммы произведений, знак которой определ етс старшим разр дом счет усреднени . Таким образом при получении суммы произведений чисел, представленных в дополнительном коде быстродействие устройства , которое задает допустимую частоту подачи сомножителей, определ етс лишь временем формировани псевдопроизведени , операции коррекции псевдопроизведени и суммирование произведений не отражаютс на общем быстродействии устройства. Формула и 3 о б .р е т е и и Устройство дл вычислени суммы произведевий , содержащее п -разр дный .рем гистр МНОЖИМОГО, п -разр дный регистр множител , узел сдвига, узел анализа, узел управлени , сумматоры, регистр, элементы И, ИЛИ, гр5ппы элеме1ггов И, группу элементов ИЛИ узел ааализа п реноса , счетчик, причем пр мые выходы регистра множимого соединени с первой группой входов узла сдвига, соответствующие выходы которого соединены со входами первого сумматора и первыми взоодами левого и второго элементов ИЛИ, инверсшле выходы регистра множимого подключены к первому входу узла управленк , выход знакового разр да регистра MHOJtaiworo соединен с первыми входом узла анализа, пр мые выходы регистра множител подключены ко второй группе входов узла сдвига, инверсныевыходы регистра множител соединены со вторым взводом узла управлени , выход знакового разр да регистра множител подключен ко Второму входу узла анализа, первый выход которого сюединен с первым входом первого элемента И, а второй выход уэла анализа подключен к первому входу второго элемента И, вторые входы первого и B7,t)poin элементов И соединены с первой щкной управлени , а их третьи входы - с выходом узла управлени , выходы первого и Второго элементов И подключены ко вторым входам первого и второго элементов ИЛИ соответственно, выходы первого и второго элементов ИЛИ соединены со входами п -го и (n-l)-ro разр дов nepJEsoro сумматора, отличающеес тем, что, с целью повышени быстродействи , в нем выходы 2п ,(2n1 ),... (п-J-D-ro разр дов первого сумматора соединены с первыми входами элементов И первой группы, вторые входы которых подключены ко второй шине управлени , выходы п , ()..Д-го раз-, р дов сумматора подключены к первым