SU987620A1 - Последовательное множительное устройство - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано при построении цифровых вычислительных машин последовательного действи .. -

Известно устройство дл  умножени  последов ательного типа, содержащее; регистры множител , множимого и произведени , одноразр дный сумматор последовательного действи , блок управлени , логические элементы И, ИЛИ 1.

Однако принцип работы такого устройства не позвол ет использовать . в нем динамические регистры ,с. большой степенью интеграции, что.ограничивает область его применени . . ;,, .

Известно также последовательное . множительное устройство с умнежением на -К разр дов множител , содержйщёе динами еские регистры .мно5кимо.г6, частных произвёдений;,: k ;п6сле ДОва- тельных сумматоров (. 2 ., . где ;. п - разр дность сомножителей ), k элементов И 2 ,

Недостатки известного устройства заключаютс  в невозможности реализации в нем динамического принципа работы , что сужает область его применени , и сложности устройства.

Наиболее близким к предлагаемому  вл етс  последовательное множительное устройство с умножением на 1 разр дов множител  (3), содержащее динамические регистры множимого, частичных произведений, k последовательных сумматоров (2 i k п, где п - разр дность сомножителей), 4 элементов И, причем выходы элементов И соот10 ветственно подключены к первым вхо дам последовательных сумматоров, динамический регистр множител , (k+1) элемент И, два элемента запрета, элемент ИЛИ, причем второй.вход пер15 вого последовательного сумматора соединен . с выходом первого элемента запрета, выход каждого последовательного сумматора соединен с вторым входом следующего последовательного

20 сумматора, .выход k-ro последовательнопбсумматора соединен с .входом динамического регистра частичных произведений , выход которого подключен к первому входу (k+1)-го элемента И, а

Claims (3)

1. 25 также к пр мому входу первого элемента запрета, вход динамического регистра множимого соединен с его выходом и подключен к второму входу первого элемента И, инверсный вход вто30 ;р6го элемента запрета подключен к второму входу (kfl)-ro элемента И и к инверсному входу первого элемента запрета, а также к первой управл ющей тактовой шине устройства, выходы (k+l)ro элемента И и второго элемей та запрета соединены со входами элемента ИЛИ 3 . К недостаткам этого устройства от нос тс  большие аппаратурные затраты и большое число внешних св зей. Цель изобретени  - упрощение устройства . . Поставленна  цель достигаетс  тем, что в устройство, содержащее ди намические регистры множимого, множител  и частичных произведений, i последовательных сумматоров (2 fn , где п - разр дность сомножителей , два элемента запрета,элемент . ИЛИ, (k+1) элементов И,причем выходы элементов И с первого по k-й подключены к первым входам соответствующих последовательных сумматоров, динамический регистр мно жител , второй вход первогопоследовательного- сумматора соединен с выхо дом первогоэлемента запрета, выход каждого последовательного сумматора соединен с вторым входом последующего последовательного сумматора, выход -го последовательного сумматора соединен с входом динамического регистра частичных произведений, выход которого подключен к первому входу (ic+l)-ro элемента И, а также к пр мому входу первого элемента запрета , вход динамического регистра множимого соединен с его выходом и подключен к второму входу первого элемента И, инверсный вход второго элемента запрета подключен к второму входу )-го элемента И,, к инверсному входу первого элемента запрета и к первой управл ющей, тактовой шине устройства, выходы ()-ro элемента И и второго элемента запрета соединены с входамиэлемента ИЛИ введены статический вспомогательныйрегистр , входы k-x разр дов которого подключены к выходам соответствующих разр дов динамического регистра , множител , выход первого разр да динамического регистра множител  подключен к пр мому входу второго элемента запрета, выход элемента ИЛИ соединен с входом динамического реги стра множител , выходы разр дов статического вспомогательного регистра соединены с первыми входами элементов И с первого по fc-й, выходы разр  дов динамического регистра множимого с (п+)-го по (п+2)-й соединены соответственно с вторыми входами эле Ментов И с второго по , управл ющий вход статического вспомогательного регистра подключен к второйуправл ющей тактовой шине -устройства . На чертеже представлена функциональна  схема последовательного множительного устройства. Устройство содержит 1 последовательных сумматоров 1.1; 1.2;. .. Д.й; k элементов И 2.1; 2.2 ;. , . ,2.1,{п+) - , разр дный динамический регистр 3 множимого (п - разр дность сомножителей ) , п-разр дный динамический регистр 4 частичных произведений, празр дный динамический регистр 5 множител , элемент б запрета, элемент 7 запрета,элемент И 8,элемент ИЛИ 9 k-разр дный статический .регистр 10, первую управл ющую тактовую шину 11 и вторую управл ющую тактовую шину 12.. Выходы элементов И 2.1/ 2.2/... 2.1 соответственно подключены к первым входам последовательных сумматоров 1.1; 1.2;...l.t. Второй вход первого последовательного сумматора 1.1 соединен с выходом элемента б запрета , выход каждого последовательного сумматора Соединен с вторым входом следующего последовательного сумматора . Выход k-ro последовательного сумматора 1.1 соединен с входом динамического регистра 4 частичных произведений , выход которого подключен к первому входу элемента И 8, а также к пр мому входу элемента б запрета . Вход динамического регистра 3 множимого соединен с его выходом и с вторым входом элемента И 2.1. Инверсный вход элемента 7 запрета подключен к второму входу элемента И 8 и к инверсному входу элемента б запрета , а также к управл ющей тактовой шине 11. Выходы элементаИ 8 и элемента 7 запрета соединены с входами элемента ИЛИ 9.k информационных входов статического вспомогательного регистра 10 подключены к соответствующим выходам к разр дов динамического регистра 5 множител , а (k+1)-и выход динамического регистра 5 множите-л  подключен .к пр мому входу элемента 7 запрета. Выход элемента ИЛИ 9 св зан с входом динамического регистра 5 множител . 1 выходов статического вспомогательного регистра 10 св заны соответственно с первыми входами элементов И 2.1; 2. 2,-. . .;2.k. Выходы разр дов с (п+1)-го по (п+2)-й включительно динамического регистра 3 множимого св заны соответственно с вторыми входами элементовИ 2,2; 9 т. 9 / .j,. ...i. Управл ющий вход статического вспомогательного регистра 10 подсоединен к управл ющей тактовой шине 12.Устройство работает по циклам. Длительность каждого цикла равна (n+k) тактам, так как при умножении п-разр дноуо множимого на k очередных , цифр множител  получаетс  частичное произведение, имеющее разр дность (n+k), а дл  получени  одной цифры частичного произведени  нужен один такт. Считаемf что, когда на выходах пе вых разр дов динамических регистров в режиме хранени  наход тс  первые разр ды записанных в.них чисел, на управл ющей тактовой шине 12 по вл етс  сигнал 1, соответствующий началу цикла. В исходном состо нии (такт Т1 пер вого цикла) в п первых разр дах регистра 3 находитс  множимое, а в регистре 5 - множитель. В регистре 10 записаны младшие . цифр множител . В остальных разр дах регистра 3 и в ре гистре 4 записаны нули. Рассмотрим цикл работы устройства . В такте Т1 каждого цикла в регистр 10 записываютс  t очередных разр дов множител , наукоторых в дан ном цикле будет производитьс  умножение . Цикл циркул ции динамических регистров 5 и 4 меньше длительности циклов циркул ции всего устройства, равной, (n+k) тактов, и обеспечивает в каждом цикле сдвиг содержимого регистров 5 и 4 на i разр дов вправо. Цикл циркул ции регистра 3 равен циклу циркул ции устройства. На сумматоре 1.1 в каждом цикле осуществл етс  сложение сформированной в предыдущих циклах и сдвинутой на ic разр дов вправо суммы частичны произведений и кода множимого, умно , енного на младший из k очередных разр дов множител . На сумматоре 1.2 осуществл етс  сложение сформированного на выходе сумматора 1.1 числа и сдвинутого на один разр д влево множимого,умноженного на вторую цифру группы разр дов множител . Аналогичным образом осуществл етс  сло жение на остальных сумматорах.Сдвиги множимого влево обеспечиваютс  выдачей задержанного кода множимого с соответствующего выхода регистра 3 и подачей его на выходы сумматоров 1.2,...l.k. Л Управление подачей кода Множимого на входы сумматоров 1.1;...1.k через элементы И-2.1;...2.{с (умножение на цифру множител ) осуществл ет с  разр дами с первого по регист ра 10. На выходе сумматора 1.1 за (n+li) тактов формируетс  очередна  сумма частичных произведений, при«leM в первых k тактах определ ютс  1с очередных (начина  с младших) цифр произведени . В последних тактах формируетс  текуща  п -разр дна  сум ма частичных произведений. К концу такта предощуща  сумма частичных произведений полностью выдвинетс  из регистра 4, а в его k младших разр дах будет находитьс  k очередных цифр произведени . Поэто му, начина  с такта Т -го, по сигналу на управл ющей тактовой шине 11 выдача кода из регистра 4 на сумматор 1.1 через элемент 6 запрета блокируетс , разрываетс  цепь циркул ции регистра 5 с выхода первого разр да и открываетс  цепь циркул ции регистра 5 через элемент. И 8 и. в течение тактов Т„.,,... ,Т„.у в регистр 5 принимаютс  k очередных разр дов произведени . После последне.го (, такта каждого цикла состо ние регистров устройства следующее. Регистр 3 множцмого находитс  в исходном состо нии . В регистре 4 наход тс  п старших разр дов очередного частичного произведени . .В старших (i-l)-k разр дах регистра 5 наход тс  полученные (где 1- номер цикла) младшие разр ды произведени , а в младших n-(i-l)-k разр дах регистра 5 - те цифры множител , которые еще не принимают участи  в умножении. 3 регистре 10 наход тс  k очередных цифр множител .После последнего такта последнего цикла в регистре 5 наход тс  старшие цифры произведени , а в регистре 5 - млгщшие .разр ды произведени . По сравнению с известным устройством , содержащим два (n+k -разр дных регистра, один п -разр дный регистр и.один (k-1)-разр дный регистр, предлагаемое устройство сод ержит один (n+k)-разр дный регистр, два п -разр дных регистра. Если считать, что затраты на реализацию k триггеров в известном устройстве и k-разр дного статического регистра в предлагаемом одинаковы,то выигрыш в оборудовании в предлагаемом устройстве составит (2 k-1) разр дов. Упрощение предлагаемого устройства достигаетс  тем,- что в известном устройстве число внешних св зей равно (k+1), в предлагаемом 2. Формула изобретени  Последовательно множительное устройство , содержащее динамические регистры.множимого, множител  и частичных произведений. It последовательных сумматоров (2 k 1Г , где п -разр дность сомножителей ), два элемента запрета, элемент ИЛИ, (k+1) элементов И, причем выходы элементов И, с первого по k-й подключены к первым входам соответствующих последовательных сумматоров, динамический per гистр множител , второй вход первого последовательного сумматора соединен с выходом первого элемента запрета, выход каждого последовательного сумматора соединен с вторым входом последующего последовательногоа сумматора ,выход последовательного сумматора соединен с входом динамического регистра частичных произведений выход которого подключен к первому входу (1 + 1J -го элемента И, а также к пр мому входу первого элемента запрета , вход динамического регистра множимого соединен с его выходом и подключен к второму входу первого элемента И, инверсный вход второго элемента запрета подключен к второму входу 1 - -f/-го элемента И,к инверсному входу первого элемента запрета и к первой управл ющей тактовой шине устройства, выходы ()/ -го элемента И и второго элемента запрета- соединены с входами Элемента ИЛИ, отличающеес  тем, что, с целью упрощени  устройства, в него введены статический вспомогательный регистр, входы -к разр дов которого подключены к выходам соответствую щих разр дов динамического регистра множител , выход первого разр да динамического регистра множител .подключен к пр мому входу второго элемента запрета, выход элемента ИЛИ соединен с входом динамического ре гистра множител , выходы разр дов статического вспомогательного ретистра соединены соответственно с первыми входами элементов И с первого по -й, выходы разр дов динамического регистра множимого с ( по (п+2)-й соединены соответственно с вторыми входами элементов И с второго по k-й, управл ющий вход статического вспомогательного регистра подключен к второй управл ющей т/актовой -шине устройства. Источники информации, прин тие йо внимание при экспертизе 1.Авторское свидетельство СССР № 608157, кл. G 06 F 7/52-, 1974.
2. 2.Карцев М.А. Арифметика цифровых машин. М., Наука, 1969, с.458464 .
3. 3.Авторское свидетельство СССР № 888110, кл. G 06 F 7/52, 1980 (прототип ) .