SE440292B - Flat kapsel for integrerade kretsar - Google Patents

Flat kapsel for integrerade kretsar

Info

Publication number
SE440292B
SE440292B SE7906962A SE7906962A SE440292B SE 440292 B SE440292 B SE 440292B SE 7906962 A SE7906962 A SE 7906962A SE 7906962 A SE7906962 A SE 7906962A SE 440292 B SE440292 B SE 440292B
Authority
SE
Sweden
Prior art keywords
capsule
conductors
circuit arrangement
group
washer
Prior art date
Application number
SE7906962A
Other languages
English (en)
Other versions
SE7906962L (sv
Inventor
Michel Ugon
Original Assignee
Cii Honeywell Bull
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cii Honeywell Bull filed Critical Cii Honeywell Bull
Publication of SE7906962L publication Critical patent/SE7906962L/sv
Publication of SE440292B publication Critical patent/SE440292B/sv

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Description

30 35 NO anglosaxiska förkortningarna DIL (“Dual-In-Line") eller DIP ("Dual-In-Line Package"). Dessa benledare utgör i själva verket ytterändarna av ledare som strålar samman inåt och sträcker sig till var sin kontaktpunkt hos kretsanordningen. Denna ledargrupp är tillsammans med kretsanordningen inbäddad i ett plastmaterial el- ler i keramik, som härvid utgör själva kapseln.
De DIL-kapslar som f.n. finns på marknaden har en tjocklek på flera millimeter, vanligen tre till fyra millimeter, och en area på åtminstone en kvadratcentimeter. Med den ständigt tilltagande miniatyriseringen inom många tillämpningsområden är dock konstruk- törerna tvingade att minska kapslarnas dimensioner. Visserligen är det möjligt att utan olägenheter begränsa DIL-kapslars yta, men då det gäller tjockleken är förhållandet annorlunda. I själva verket bör kapselinneslutningen gränsa stelt till IC-brickans båda huvud- ytor för att böjning inte skall bryta sönder brickan, och speciellt för att inte dess kretsar delvis skall skadas och ge felaktiga resul- tat. Detta står dock inte i överensstämmelse med användning av plast- eller hartsmaterial som inneslutningsmaterial, vilka är tillräckligt stela endast vid relativt stor tjocklek. Keramik i form av ett tunt skikt spricker_â andra sidan vid böjning. Teore- tiskt är keramik användbart ned till 0,635 mm, men i praktiken har det visat sig att minimitjockleken bör vara obetydligt under 1 millimeter.
För att undanröja dessa olägenheter har konstruktörerna utbytt den som stel skyddsvägg fungerande inneslutningen mot ett metallbe- slag. Sålunda vilar kretsanordningen med sin icke aktiva yta på botten av en tunn metallskål, som passeras av anslutningsben, vil- ka är isolerade från skålen medelst glas. Anslutningsbenens inner- ändar är förbundna med kontaktpunkter på kretsanordningens aktiva yta medelst böjliga trådar (enligt "wire-bonding"-tekniken) eller medelst balkorgan (enligt T.A.B.-tekniken; T.A.B. = Tape Automatic Bonding). En täcksubstans förstärker ofta konstruktionen och/eller ett lock tillsluter skålen. Man kan konstatera, att tillverkningen av en dylik s.k. flatkåpa ("flat pack") är mycket komplicerad och följaktligen mycket dyr jämfört med tillverkningen av en DIL-kåpa.
Vid tillverkningen krävs i själva verket att man åstadkommer en metallskâl, att man tar upp sidoliggande hål i skålen, att man bil- dar glaskulor i öppningarna och inför anslutningsbenen innan glaset stelnat, att man placerar kretsanordningen vid skålens botten, att man löder ytterändarna av de som trådar eller balkorgan utförda 10 15 20 25 30 35 HO förbindningarna vid kretsanordningens kontaktpunkter respektive vid anslutningsbenen, att man gjuter inneslutningsmassan i skå- len och/eller tillsluter det hela med ett lock eller ett form- stycke.
Denna kapsel kan förbättras till en kapsel av "package Carrier"-typ. Vid detta utförande är skålen och det eventuella locket av keramik, som har god ledningsförmâga och är tämligen smidigt. De genom skålen passerande anslutningsorganen är såle- des gjutna i keramiken och uppträder utvändigt inte som ben utan som sidopunkter. Även denna kapsel kan förbindas med en yttre an- ordning genom att den införes i ett till kapselytan komplementärt utrymme, som är försett med motsvarande punkter för kcntaktering av kapselns anslutningspunkter. I ett visst känt fall utgöres den yttre anordningen av en DIL-kapsel, i vilken "package carrier"- kapseln tar den integrerade kretsanordningens plats. Även om denna kapsel är billigare och upptar mindre yta än tidigare kapslar, är den nödvändigtvis tjockare, eftersom kera- miken mäste bilda ett tämligen tjockt skikt för att ge den önskade styvheten.
Dessutom medför den i våra dagar alltmer utbredda LSI-tekniken vid tillverkning av integrerade kretsar ett annat problem. Det är nämligen uppenbart att koncentrationen till ett enda substrat av kretselement med olika funktion medför att den erhållna anord- ningens användning begränsas till mycket speciella applikationer, något som vanligen utesluter att anordningen tillverkas i stora serier. Det är således lätt att inse den fördel som erbjudes ge- nom att man i en enda kapsel, som är så kompakt som möjligt, i enlighet med kundens behov sammanför många hopkopplade och i stora serier diffunderade IC-anordningar. Till fördelarna hör att man bibehåller användningen av mindre specialiserade och billigare* IC-anordningar, att kunderna erbjuds att välja IC-anordningarnas förening, och att IC-anordningar kan sammansättas på ett för olika tekniker relevant sätt.
Beträffande sistnämnda punkten kan exempelvis nämnas att en hel integrerad monolitkrets innefattande ett minne och dettas styrkrets i själva verket endast erbjuder mycket få möjligheter, varför det, för att en fungerande konstruktion skall erhållas, är nödvändigt att utnyttja och sammankoppla två anordningar, som fullgör funktionen av minne resp. styrkrets.
Uppbyggnaden av de ovan beskrivna kapslarna förbjuder att 10 15 20 25 30 35 HO 'p 1," en enda kapsel förses med flera kretsanordningar och tillhörande mellanförbindningskretsar till följd av att kapseluppbyggnaden fordrar att utgångsledarna och mellanförbindningsledarna korsar varandra.
Denna svårighet har kringgåtts genom att man i en flatkapsel eller en kapsel av "package carrier"-typ har utbytt IC-anordningar- na mot en stödplatta, som uppbär IC-anordningarna samt-i form av en tryckt krets - mellanförbindningskretsen och utgångsledarna. Utgångs- ledarna avslutas såsom anslutningsytor, vid vilka lötts de till kapselns anslutningsorgan förande förbindningsledarna.
Ovan har framgått att dylika kapslars tjocklek praktiskt taget ej kan minskas under 1 mm och att kapslarnas tillverkning är mer el- ler mindre komplicerad och dyrbar. Eftersom stödplattan bör vila på kapselns skyddsskål, måste mellanförbindningskretsarna och IC-anord- ningarna samtliga uppbäras av en och samma sida av stödplattan. Till följd härav kan mellanförbindningskretsarna endast åstadkommas genom att de fördelas mellan flera olika elektriskt isolerade skikt. Givet- vis blir det nödvändigt att använda keramik som material i plattan, detta med hänsyn till de goda fysiska, elektriska och termiska egen- skaperna, till den låga kostnaden, till det försprång som man för närvarande har beträffande bildning av tryckta kretsar och lödningar på detta material, och till den fördel som till följd av kapselns egenskaper är förknippad med användningen av endast plattans ena si- da. Icke desto mindre vet man att keramikplattan måste vara tjock för att samtliga omnämnda fördelar skall ernås.
Det har emellertid visat sig, att tjockleken hos en kapsel med en eller flera IC-anordningar är en viktig faktor vid vissa speciel- la applikationer. Detta är exempelvis fallet vid tillverkning av konto- eller kreditkort, såsom de som beskrivas i franska patent- skriften 2 337 381. Dimensionerna hos detta kort är fastlagda av i Internationella Standardiseringsorganisationens norm ISO/DIS 2894.
Dessa kort skall sålunda ha formen av en rektangel med måtten 85,72 x 55,98 mm samt ha en tjocklek av 0,762 mm, till vilken tjocklek får adderas 0,50 mm för indikering av t.ex. kortinnehavarens namn och adress medelst anbringade element (såsom häftetiketter) eller medelst präglingar utförda i själva kortet. Vid realiserandet av den i nyss- nämnda patentskrift beskrivna uppfinningen, erfordras det således att kapseln, som skall inrymmas i en kavitet i kortet,har en tjocklek understigande 1 mm. Emedan kortet består av ett plastmaterial, van- ligen polyvinylklorid (PVC), är det dessutom nödvändigt att kapseln 10 15 20 25 30 35 40 är relativt böjlig, vilket dock ej får inverka negativt på konstruk- tionen eller på funktionen av den däri befintliga elektriska kretsen.
Antages att denna kapsel skall innehålla dels ett minnesorgan för lagring av kortinnehavarens identitet och hemliga kod liksom av de debíterings- och krediteringstransaktioner som denna kan komma att utföra, dels av ett organ för styrning av minnesorganet, är den ovan beskrivna flerkomponentkapseln helt oförmögen att uppfylla de på kre- ditkortet ställda fordringarna. Man har likaså visat, att även om en enda monolitanordning som fifllgör både minnes- och styrfunktionerna, ingår i en känd enkomponentkapsel, så blir denna kapsel för tjock och oanvändbar för stadardiserade kreditkort.
Vid andra applikathxær kommer det att vara kapselns upptagna yta eller volym som utgör den avgörande faktorn. Om kapseln skall in- rymma ett flertal IC-anordningar, blir nämligen den yta, som erfordras för anordningarnas åstadkommande på ena sidan av den i kapselns skål inrymda plattan, nödvändigtvis stor. Med andra ord kommer de krav som ställles på kapselns uppbyggnad att vara oförenliga med problemen förknippade med en minskning av det erforderliga utrymmet.
Uppfinningen tillhandahåller en, en eller flera IC-anordningar inrymmande kapsel, vars tjocklek och/eller area kan redueras avse- värt jämfört med kända kapslar. Kapseln kan ges erforderlig böjlighet utan skadlig inverkan på den ingående elektriska kretsens tillstånd eller funktion.
Uppfinningen hänför sig till en flat kapsel med åtminstone en integrerad kretsanrodning, som har utgångsklämmor, en bricka, som är bildad av en tunn film av flexibelt, isolerande material, för stödj- ande av kretsanordningen, ett flertal kontaktklammor i form av kontakt områden, som är anordnade på brickan, en grupp ledare, som samman- kopplar utgångsklämmorna hos kretsanordningen och kontaktområdena, samt ett elektriskt isolerande överdrag för kretsanordningen. Uppfin- níngen kännetecknas av att kontaktområdena är anordnade på brickans ena sida, under det att kretsanordningen jämte gruppen av ledare är monterade på brickans andra sida, att varje kontaktområde igenpluggar ett motsvarande hål genom brickan för anslutning till gruppen av led- ledare samt att överdraget även täcker grupperna av ledare.
Uppfinningens särdrag och fördelar framgår tydligare av nedanstående detaljerade beskrivning, i vilken hänvisning sker till dmibifogum ritningen. Fig. 1 är en uppifrån sedd och delvis genom- bmten vy av en känd DIL -kapsel. Fig. 2 är ett snitt utefter linjen Il-Il i fig. 1. Fig. 3 är ett med snittet i fig. 2 analogt, transversellt snitt 10 15 20 25 30 35 H0 Fifl. H är en uppifrån sedd genom en s.k. flatkapsel av känd typ. g .vy av en känd kapsel av "package carrier"-typ. Pig. 5 är ett snitt utefter linjen V-V i fig. 4. Pig. 6 är en uppifrån sedd vy av en utföringsform av en i enlighet med föreliggande uppfinningen utförd kapsel inrymmande två med varandra förbundna IC-anordningar. Pig. 7 är ett snitt efter linjen VII-VII i fig. 6. Pig. 8 är ett med snit- tet i fig. 7 analogt snitt genom en annan utföringsform av en enligt uppfinningen utförd kapsel inrymmande tre IC-anordningar, som är förbundna med varandra och belägna på båda sidor av kapselns stöd- platta.
De ovan beskrivna kapslarna enligt känd teknik illustreras i fig. 1-5. Dessa kommer därför endast att behandlas helt kortfattat; I fig. 1 och 2 visas en DIL-kapsel 10, vars benledare 11 inuti en rektangulär, parallellepipedisk, isolerande inneslutning 12 gammanstrålapkring en central stödplatta 13, som uppbär en integrerad krets 1H, vars kontaktpunkter 15 via förbindningar 16 är anslutna till benledarnas 11 innerändar. Benledarna 11 är fördelad på två sym- metriska sidorader kring inneslutningen 12 och är vid linjerna 17 bockade i rät vinkel. Förbindningarna 18 kan såsom visas utgöras av trådar eller av balkar som är böjda för överbryggning av nivåskillnaden mellan benledarnas 11 innerändar och kretsanordningens 1H kontakt- punkter 15.
Flatkapseln 20 (fig. 3) överensstämmer i stort med föregående kapsel 10. Betraktad ovanifrån ser den för övrigt ut som kapseln 10.
I själva verket skiljer den sig från kapseln 10 endast med avseende på skyddsorganet, som i stället för att vara en inneslutning utgöres av en skål. Närmare bestämt uppvisar kapseln 20 två sidorader av le- dare 21, som bildar kapselns 20 anslutningsorgan och som passerar genom öppningar 23 iden rektangulär skåls 22 stora sidoväggar. Hate- rialet i skålen 22 är företrädesvis en god värmeledare och mekaniskt motståndkraftigt, exempelvis mässing eller keramik. Gentemot keramik har mässing visserligen den fördelen att vara tillräckligt motstånds- kraftigt vid ringa tjocklek, men i gengäld erfordras elektrisk isole- ring mellan skålen 22 och ledarna 21, exempelvis i form av små glas- kulor som tillsluter öppningarna 23. På skålens botten vilar IC- -anordningen, vars kontaktpunkter 25 är förbundna med ledarnas 21 inre ändar medelst förbíndningar 26 i form av balkar eller, såsom visas, trådar. Ett lock 27 tillsluter konstruktionen och/eller en täckmassa 28 fixerar de i skålen inrymda elementen.
Pig. U och 5 hänför sig till en "package Carrier"-kapsel 30. 10 15 20 25 30 35 H0 Det är uppenbart att denna kapsel har många likheter med den före- gående kapseln 20. Den enda skillnaden ligger i det faktum, att kapselns anslutningsorgan 31 utgöres av element gjutna i sidoväg- garna till en skål 32 bildad av ett gjutbart material, företrädes- vis med god värmeledningsförmâga, såsom keramik. En kapsel 30 kan uppbära ett stort antal element 31, som vanligtvis sträcker sig utefter kapselns hela höjd och som företrädesvis är inrättade att kontakta var sitt yttre kontaktelement 33 vid periferin av en öppning utförd för upptagning av kapseln 30. I likhet med förhållandena vid kapseln 20, uppbär bottnen av kapselns 30 skål 32 en integrerad krets BH, vars kontaktpunkter 35 via förbindningar 36 är anslutna till de inre delarna av elementen 31. En täckmassa 37 fixerar de i skålen inrymda organen och/eller ett lock (visas ej) innesluter dessa organ.
Pig. 6 och 7 visar ett utföringsexempel på en enligt uppfin- ningen utförd, platt kapsel HO försedd med två IC-anordningar H3, HU.
Kapselns HO anslutningsorgan utgöres av kontaktyter H1 anordnade di- rekt på ena ytan av en platta 42 som utgör det stödelement som uppbär de båda kretsanordningarna 43, HH. Kretsanordningarnas kontaktpunkter H5 är via förbindningar 46 anslutna till en ledargrupp M7 anordnad på plattans H2 andra sida. Vid det visade exemplet bildar ledargruppens fyra ledare U7a-H7d såväl mellanförbindningskrets mellan de båda krets- anordningarna H3 och H4 som utgângsledare som via i plattan H2 upp- tagna hål H8 (H8a-u8d) leder till kontaktytorna H2 (41a-k1d). Skyddet för kretsanordningarna H3, nu bildas i huvudsak av ett elektriskt iso- lerande överdrag H9, som delvis innesluter stödplettan H2 och som läm- nar kontaktytorna H1 fria. Vid det visade exemplet är sålunda över- draget 49 anbringat endast vid den med kretsanordningarna 43, uu för- sedda ytan av plattan 42.
Man inser omedelbart att kapseln HO kan ha mycket ringa tjock- lek. Dels är den till skillnad från de kända kapslarna inte försedd med någon skål, dels kan utgångsanslutningarna H1 vara anordnade vid samma sida som kretsanordníngarna H3, HH, nämligen vid plattans H2 periferi så att de inte täcks av överdraget H9. Vid denna kapseltyp kan man dessutom dra maximal fördel av plattans 42 tjockleksreducering.
I stället för exempelvis keramik är det fördelaktigt att använda epoxi- glas eller ett plastmaterial, exempelvis det som säljs under namnet "Kapton". Ned dessa material kan man minska plattans tjocklek till mindre än 0,2 mm och erhålla en total kapseltjocklek på högst en knapp millimeter. Dessa material är även att föredragna på grund av sin smidighet. Om den ringa materialtjockleken dock medför att efter- r w 'eccßo 10 15 f bindningskretsarna 53, 53' tre IC-anordningar 20 25 30 35 HO 8 givligheten blir för stor och får skadlig inverkan på kapselns egenskaper och funktion, är det fördelaktigt att utnyttja organ som höjer plattans stelhet, såsom de i fig. 6 och 7 visade kantelementen 50. Dessa element visas anbringade vid plattan, men de kan även be- stå av en i ett stycke med plattan utförd, perifer list. På detta sätt utgör de förstärkande elementen 50 del av kapselns HO skydd.
Av fig. 6 framgår dessutom, att kretsanordningarna H3, H4 vilar på ledare H7a, som bildar jordledaren och som samtidigt HH alstrade en gemensam tjänar som värmebortledare för det i anordningarna 43, värmet.
I de fall då man vid en enligt uppfinningen utförd kapsel önskar anpassa kapselns storlek, kan kapseln utformas i enlighet med det i fig. 8 visade utföringsexemplet. Vid den i fig. 8 visade kap- seln 51 är plattans 52 båda sidor försedda med var sin mellanför- bindningskrets 53, 53', som är förbundna med varandra via ett i plat- tan 52 upptaget hål 5H. I det visade exemplet förbinder mellanför- EC us., 56, 57 med varandra. 2 a andra sidan mel- Som variant till utförandet av kapseln MO, består lanförbindningskretsen 53 av två ovanpå varandra belägna ledande skikt 53a, 53b, som medelst ett tunt isolerande skikt 53c hålles isolerade från varandra utom vid genom hål passerande, ledande förbindelser S3d.
Utgångsledarna, såsom ledarna 58a och 58b, hos det på plattan 52 be- fintliga l ytor, såsom anslutningsytorna 59a, 59b. i kapseln H0 är i detta fall an- edarnätet övergår i av plattan 52 uppburna, anslutnings- Som variant till trådarna H6 ordningarnas 55, 56 kontaktpunkter förbundna med mellanförbindnings- kretsen 53 via bockade balkorgan 61, under det att kretsanordningen 57 har sina kontaktpunkter 60 direkt förbundna med kretsens 53' ledare. ' ß Ett överdrag 62, 62' 55, 56, 57 och rent allmänt åtminstone en del av ledarnätet bildat 53' och anslutningsledarna 61. Överdraget lämnar innesluter givetvis kretsanordningarna av kretsarna 53, kapselns anslutningsytor 55 fria. Pâ samma sätt som vid kapseln 40 används dessutom förstyvande organ 63, 63'.
De båda utföringsformer av uppfinningen som beskrivits med hänvisning till fig. 6, 7 och 8 framhäver tydligt uppfinningens grundläggande särdrag och alla varianter. Sålunda kan exempelvis de yttre anslutningarna hos en enligt uppfinningen utförd kapsel befin- na sig vid plattans båda ytor, och det är givet att en dylik kapsel är lämpad att inrymma såväl en enda kretsanordning som ett godtyckligt ._....._....-....._. ..._ _ 4 antal kretsanordningar. Uppfinníngen är med andra ord inte Le- gränsad till de givna exemplen utan innefattar, i enlighet med de efterföljande patentkraven, alla de organ som är ekvivalenta med de beskrivna och visade organen, liksom dessa organs kombination med varandra.

Claims (5)

1. Patentkrav l. Flat kanse) innefattande åtminstone en integrerad krets- anordnínfi (HK, UU; 55, 56, 57), Som har utgånnsklämmor, en bricka (ü2; 52), som är bildad av en tunn film av flexibelt, isolerande material, För stödjande av kretsanordníngen, ett Fleral kontakt~ klämmer i form av kontaktområden, som är anordnade på brickan (H2; 52), en grupp ledare (M7), som sammankopplar utgångsklämmor- na hos kretsanordningen och kontaktområdena, samt ett elektriskt isolerande överdrag (H9) för kretsanordningen, k ï n n e t e c k- n a d av att knntaktområdena är anordnade pi brickans (H2) ena sida, under det att kretsanordníngen (H3, MM; 55, 56, 57) jämte gruppen av ledare är monterade på brickans andra sidan, att varje kontaktonråde igenpluggar ett motsvarande hål genom brickan för anslutning till aruppen av ledare samt att överdraget även täcker firuoperna av ledare.
2. Kapsel enlimt kravet 1, k ä n n e t e c k n a d av att utmånfisklämmorna hos kretsanordninqen (57) är utgånmsplattor (60), vilka är direkt anslutna till gruppen av ledare. 5.
3. Kapsel enlimt kravet l, k ä n n e t e c k n a d av att utvånæsklämnorna hos kretsanordninqen (H3, UH) är utgångsplattor (H5), som via lfinkledare (H6) är anslutna till mruppen av ledare. U.
4. Kapsel enlífit kravet 1, k ä n n e t e c k n a d av att utcåncsklämmorna hos kretsanordninqen (55, 56) är utskjutande ben (Fl), som är anslutna till qrupnen av ledare.
5. Kansel enlímt nåfot av de föregående kraven, k ä n n e- t e c k n a d av 1tt hriekans nämnda andra yta är försedd med orman För dkande av hrickans styvhet. , ___..fl._.___._._._ -fl-
SE7906962A 1978-10-19 1979-08-21 Flat kapsel for integrerade kretsar SE440292B (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7829844A FR2439478A1 (fr) 1978-10-19 1978-10-19 Boitier plat pour dispositifs a circuits integres

Publications (2)

Publication Number Publication Date
SE7906962L SE7906962L (sv) 1980-04-20
SE440292B true SE440292B (sv) 1985-07-22

Family

ID=9213942

Family Applications (1)

Application Number Title Priority Date Filing Date
SE7906962A SE440292B (sv) 1978-10-19 1979-08-21 Flat kapsel for integrerade kretsar

Country Status (10)

Country Link
US (1) US4264917A (sv)
JP (2) JPS5556647A (sv)
CA (1) CA1148267A (sv)
CH (1) CH632870A5 (sv)
DE (1) DE2942422A1 (sv)
FR (1) FR2439478A1 (sv)
GB (1) GB2035701B (sv)
IT (1) IT1123868B (sv)
NL (1) NL190090C (sv)
SE (1) SE440292B (sv)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3051195C2 (de) * 1980-08-05 1997-08-28 Gao Ges Automation Org Trägerelement zum Einbau in Ausweiskarten
FR2490917A1 (fr) * 1980-09-02 1982-03-26 Motorola Semiconducteurs Boitier pour circuit electrique et procede de fabrication
US4549247A (en) * 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
FR2498814B1 (fr) * 1981-01-26 1985-12-20 Burroughs Corp Boitier pour circuit integre, moyen pour le montage et procede de fabrication
FR2512990B1 (fr) * 1981-09-11 1987-06-19 Radiotechnique Compelec Procede pour fabriquer une carte de paiement electronique, et carte realisee selon ce procede
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
JPS5892597A (ja) * 1981-11-28 1983-06-01 大日本印刷株式会社 Ｉｃカ−ドの製造方法
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPS5948985A (ja) * 1982-09-13 1984-03-21 大日本印刷株式会社 Ｉｃカ−ドの製造方法
DE3235650A1 (de) * 1982-09-27 1984-03-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Informationskarte und verfahren zu ihrer herstellung
GB2129223A (en) * 1982-10-09 1984-05-10 Welwyn Electronics Ltd Printed circuit boards
JPS59138339A (ja) * 1983-01-28 1984-08-08 Toshiba Corp 半導体装置
JPS59193596A (ja) * 1983-04-18 1984-11-02 Kyodo Printing Co Ltd Ｉｃカ−ド用ｉｃモジユ−ル
GB2142478A (en) * 1983-07-01 1985-01-16 Welwyn Electronics Ltd Printed circuit boards
US4646129A (en) * 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
DE3435506A1 (de) * 1984-09-27 1986-04-03 Siemens AG, 1000 Berlin und 8000 München An einem gegenstand zur markierung angebrachte anordnung mit einem informationsspeicher
JPS6189643A (ja) * 1984-10-09 1986-05-07 Toshiba Corp 半導体装置及びその製造方法
JPS61203695A (ja) * 1985-03-06 1986-09-09 シャープ株式会社 片面配線基板の部品実装方式
US5234866A (en) * 1985-03-25 1993-08-10 Hitachi, Ltd. Semiconductor device and process for producing the same, and lead frame used in said process
FR2584235B1 (fr) * 1985-06-26 1988-04-22 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
US5082802A (en) * 1985-11-12 1992-01-21 Texas Instruments Incorporated Method of making a memory device by packaging two integrated circuit dies in one package
US5014112A (en) * 1985-11-12 1991-05-07 Texas Instruments Incorporated Semiconductor integrated circuit device having mirror image circuit bars bonded on opposite sides of a lead frame
US4914045A (en) * 1985-12-19 1990-04-03 Teccor Electronics, Inc. Method of fabricating packaged TRIAC and trigger switch
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
US4695872A (en) * 1986-08-01 1987-09-22 Texas Instruments Incorporated High density micropackage for IC chips
US4740868A (en) * 1986-08-22 1988-04-26 Motorola Inc. Rail bonded multi-chip leadframe, method and package
US4839713A (en) * 1987-02-20 1989-06-13 Mitsubishi Denki Kabushiki Kaisha Package structure for semiconductor device
EP0344259A4 (en) * 1987-10-30 1991-04-24 Lsi Logic Corporation Method and means of fabricating a semiconductor device package
FR2632100B1 (fr) * 1988-05-25 1992-02-21 Schlumberger Ind Sa Procede de realisation d'une carte a memoire electronique et cartes a memoire electronique obtenue par la mise en oeuvre dudit procede
JPH0638464B2 (ja) * 1988-05-26 1994-05-18 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 薄い可撓性基板構造体
US5109601A (en) * 1988-05-26 1992-05-05 International Business Machines Corporation Method of marking a thin film package
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
US5084753A (en) * 1989-01-23 1992-01-28 Analog Devices, Inc. Packaging for multiple chips on a single leadframe
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
DE3924439A1 (de) * 1989-07-24 1991-04-18 Edgar Schneider Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten, sowie verfahren zur herstellung dieser traegerelemente
US5030796A (en) * 1989-08-11 1991-07-09 Rockwell International Corporation Reverse-engineering resistant encapsulant for microelectric device
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
DE3941679A1 (de) * 1989-12-18 1991-06-27 Telefunken Electronic Gmbh Fotomodul
US5250470A (en) * 1989-12-22 1993-10-05 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device with corrosion resistant leads
JP2875562B2 (ja) * 1989-12-22 1999-03-31 沖電気工業株式会社 半導体装置及びその製造方法
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
DE9100665U1 (sv) * 1991-01-21 1992-07-16 Telbus Gesellschaft Fuer Elektronische Kommunikations-Systeme Mbh, 8057 Eching, De
JP2634351B2 (ja) * 1991-04-23 1997-07-23 三菱電機株式会社 半導体装置
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH07164787A (ja) * 1992-03-26 1995-06-27 Dainippon Printing Co Ltd Ｉｃカードの製造方法
US5280413A (en) * 1992-09-17 1994-01-18 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
JP2774906B2 (ja) * 1992-09-17 1998-07-09 三菱電機株式会社 薄形半導体装置及びその製造方法
JPH06312593A (ja) 1993-04-28 1994-11-08 Toshiba Corp 外部記憶装置、外部記憶装置ユニットおよび外部記憶装置の製造方法
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH0737049A (ja) * 1993-07-23 1995-02-07 Toshiba Corp 外部記憶装置
US5362679A (en) * 1993-07-26 1994-11-08 Vlsi Packaging Corporation Plastic package with solder grid array
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
JP3396541B2 (ja) * 1993-08-30 2003-04-14 株式会社東芝 混成集積回路装置を搭載した回路基板
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
TW272311B (sv) * 1994-01-12 1996-03-11 At & T Corp
US5581445A (en) * 1994-02-14 1996-12-03 Us3, Inc. Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
JP3388921B2 (ja) * 1994-11-29 2003-03-24 株式会社東芝 集積回路カードの製造方法
USRE38997E1 (en) * 1995-02-03 2006-02-28 Kabushiki Kaisha Toshiba Information storage and information processing system utilizing state-designating member provided on supporting card surface which produces write-permitting or write-inhibiting signal
JP3660382B2 (ja) 1995-02-03 2005-06-15 株式会社東芝 情報記憶装置およびそれに用いるコネクタ部
US6471130B2 (en) 1995-02-03 2002-10-29 Kabushiki Kaisha Toshiba Information storage apparatus and information processing apparatus using the same
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
JPH0964240A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
US5892213A (en) * 1995-09-21 1999-04-06 Yamaichi Electronics Co., Ltd. Memory card
US5952725A (en) 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
JP2799310B2 (ja) * 1996-04-02 1998-09-17 山一電機株式会社 メモリーカード稼動電子機器におけるｉｃ保護装置
US5956601A (en) * 1996-04-25 1999-09-21 Kabushiki Kaisha Toshiba Method of mounting a plurality of semiconductor devices in corresponding supporters
US6022763A (en) * 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US6784023B2 (en) 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
US5866953A (en) 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
TW332334B (en) * 1996-05-31 1998-05-21 Toshiba Co Ltd The semiconductor substrate and its producing method and semiconductor apparatus
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JPH10302030A (ja) * 1997-02-28 1998-11-13 Toshiba Corp 接続装置、および情報処理装置
US5972738A (en) * 1997-05-07 1999-10-26 Lsi Logic Corporation PBGA stiffener package
US6314639B1 (en) 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
US7233056B1 (en) 1998-02-23 2007-06-19 Micron Technology, Inc. Chip scale package with heat spreader
US6040622A (en) * 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6109530A (en) * 1998-07-08 2000-08-29 Motorola, Inc. Integrated circuit carrier package with battery coin cell
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6261865B1 (en) 1998-10-06 2001-07-17 Micron Technology, Inc. Multi chip semiconductor package and method of construction
US6634561B1 (en) * 1999-06-24 2003-10-21 Sandisk Corporation Memory card electrical contact structure
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
US7295443B2 (en) 2000-07-06 2007-11-13 Onspec Electronic, Inc. Smartconnect universal flash media card adapters
JP3829050B2 (ja) * 2000-08-29 2006-10-04 松下電器産業株式会社 一体型電子部品
DE10111028A1 (de) * 2001-03-07 2002-09-19 Infineon Technologies Ag Chipkartenmodul
DE10113771A1 (de) * 2001-03-21 2002-07-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Kontaktierung mit einer Leiterplatte
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
DE10202727A1 (de) * 2002-01-24 2003-08-21 Infineon Technologies Ag Trägersubstrat für ein Chipmodul, Chipmodul und Chipkarte
FR2838850B1 (fr) * 2002-04-18 2005-08-05 Framatome Connectors Int Procede de conditionnement de microcircuits electroniques pour carte a puce et microcircuit electronique ainsi obtenu
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
TWI238499B (en) * 2003-11-03 2005-08-21 Siliconware Precision Industries Co Ltd Semiconductor package
JP2007294488A (ja) * 2006-04-20 2007-11-08 Shinko Electric Ind Co Ltd 半導体装置、電子部品、及び半導体装置の製造方法
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8367460B2 (en) 2010-06-22 2013-02-05 Micron Technology, Inc. Horizontally oriented and vertically stacked memory cells
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
DE2213915A1 (de) * 1972-03-22 1973-10-04 Siemens Ag Gehaeuse fuer halbleitersysteme
US3919602A (en) * 1972-03-23 1975-11-11 Bosch Gmbh Robert Electric circuit arrangement and method of making the same
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
JPS5310862Y2 (sv) * 1972-12-28 1978-03-23
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS54151B2 (sv) * 1974-09-04 1979-01-06
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
FR2337381A1 (fr) * 1975-12-31 1977-07-29 Honeywell Bull Soc Ind Carte portative pour systeme de traitement de signaux electriques et procede de fabrication de cette carte
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS5469068A (en) * 1977-11-14 1979-06-02 Hitachi Ltd Semiconductor device and its manufacture

Also Published As

Publication number Publication date
DE2942422A1 (de) 1980-04-30
US4264917A (en) 1981-04-28
NL190090C (nl) 1993-10-18
SE7906962L (sv) 1980-04-20
CA1148267A (fr) 1983-06-14
GB2035701B (en) 1983-06-29
IT7926530A0 (it) 1979-10-16
NL190090B (nl) 1993-05-17
GB2035701A (en) 1980-06-18
CH632870A5 (fr) 1982-10-29
IT1123868B (it) 1986-04-30
JPS5936249U (ja) 1984-03-07
JPS5556647A (en) 1980-04-25
NL7905082A (nl) 1980-04-22
FR2439478B1 (sv) 1981-04-17
FR2439478A1 (fr) 1980-05-16

Similar Documents

Publication Publication Date Title
SE440292B (sv) Flat kapsel for integrerade kretsar
US4296456A (en) Electronic package for high density integrated circuits
US5147982A (en) Encapsulation of electronic modules
US4901136A (en) Multi-chip interconnection package
US4980802A (en) Flexible printed circuit
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
US4539472A (en) Data processing card system and method of forming same
US4956694A (en) Integrated circuit chip stacking
KR940003375B1 (ko) 반도체 장치 및 그 제조 방법
US3390308A (en) Multiple chip integrated circuit assembly
KR100272846B1 (ko) 복수의반도체다이를수용한패키지
US5018051A (en) IC card having circuit modules for mounting electronic components
US5418566A (en) Compact imaging apparatus for electronic endoscope with improved optical characteristics
US5604377A (en) Semiconductor chip high density packaging
US4398208A (en) Integrated circuit chip package for logic circuits
US5331591A (en) Electronic module including a programmable memory
US5155302A (en) Electronic device interconnection techniques
US5917706A (en) Chip card micromodule as a surface-mount device
KR20000010876A (ko) 반도체칩용 기판 부재
JPH01310598A (ja) 電子回路用ハウジング
EP0298607B1 (en) Outer tape automated bonding semiconductor package
US4941257A (en) Method for fixing an electronic component and its contacts to a support
EP0145327A2 (en) Electrical interface arrangement
JPH08306817A (ja) 半導体装置とその製造方法
GB2149581A (en) Mounted integrated circuit chip carrier

Legal Events

Date Code Title Description
NAL Patent in force

Ref document number: 7906962-1

Format of ref document f/p: F

NUG Patent has lapsed

Ref document number: 7906962-1

Format of ref document f/p: F