CH632870A5 - Boitier plat contenant un dispositif a circuits integres. - Google Patents

Boitier plat contenant un dispositif a circuits integres. Download PDF

Info

Publication number
CH632870A5
CH632870A5 CH740579A CH740579A CH632870A5 CH 632870 A5 CH632870 A5 CH 632870A5 CH 740579 A CH740579 A CH 740579A CH 740579 A CH740579 A CH 740579A CH 632870 A5 CH632870 A5 CH 632870A5
Authority
CH
Switzerland
Prior art keywords
conductors
housing
devices
wafer
network
Prior art date
Application number
CH740579A
Other languages
English (en)
Inventor
Michel Ugon
Original Assignee
Cii Honeywell Bull
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cii Honeywell Bull filed Critical Cii Honeywell Bull
Publication of CH632870A5 publication Critical patent/CH632870A5/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Description

L'invention a pour objet un boîtier plat contenant un dispositif à circuits intégrés.
Les dispositifs à circuits intégrés ont originellement la forme de pastilles minuscules de quelques millimètres carrés, dont l'une des deux faces appelée face active inclut les circuits électriques et comporte des plots de sortie appropriés à la connexion par soudure à des conducteurs de liaison.
La capsulation de ces dispositifs a notamment pour but de les protéger mécaniquement et de leur donner un format conventionnel facilitant leur emploi dans des structures électroniques complexes. Elle met nécessairement en œuvre l'application de chaque dispositif sur un élément de support, l'utilisation de bornes de sortie extérieures au boîtier, la connexion de ces bornes extérieures aux plots de sortie respectifs de chaque dispositif par l'intermédiaire d'au moins un réseau de conducteurs,
et la protection de l'ensemble pour notamment améliorer ses propriétés mécaniques, thermiques et électriques.
Le boîtier de ce genre qui est le plus répandu dans les montages électroniques depuis plus d'une décennie se présente sous 5 la forme d'un parallélépigède rectangle flanqué longitudinale-ment de deux rangées opposées de pattes de connexion, qui constituent lesdites bornes de sortie du boîtier. A cause de la disposition de ces pattes, ce boîtier est couramment désigné par le sigle anglo-saxon DIL («Dual-In-Line») ou DIP («Dual-In-îo Line-Package»). En réalité, ces pattes sont les extrémités extérieures de conducteurs convergeant chacun à un plot de sortie du dispositif. L'ensemble de ces conducteurs est noyé avec le dispositif à circuits intégrés dans un enrobage en matière plastique ou en céramique, qui constitue le boîtier même. 15 Les boîtiers DIL que l'on trouve actuellement sur le marché ont une épaisseur de plusieurs millimètres (généralement de trois à quatre millimètres) et une surface d'au moins un centimètre carré. Mais étant donné la miniaturisation sans cesse plus poussée et plus exigée dans maints domaines d'application, les 20 constructeurs se sont efforcés de réduire les dimensions des boîtiers. Or, s'il est possible de restreindre sans inconvénient la surface des boîtiers DDL, il en va autrement de l'épaisseur. En effet, l'enrobage doit border rigidement les deux grandes faces de la pastille de circuits intégrés pour qu'à la flexion elle ne se 25 rompe pas ou, surtout, elle n'ait pas ses circuits partiellement endommagés pour produire de faux résultats. Ne peut donc pas convenir comme substance d'enrobage une matière plastique ou une résine, qui ne sont suffisamment rigides que pour des épaisseurs relativement grandes; d'un autre côté, la céramique en 30 couche mince se craquèle à la flexion. Théoriquement, la céramique est en effet exploitable au-delà de 0,635 millimètre, mais il s'est avéré qu'en pratique l'épaisseur minimale devait être légèrement inférieure au millimètre.
Pour remédier à ces inconvénients, les constructeurs ont 35 remplacé l'enrobage, en tant que paroi rigide de protection, par une armature métallique. Ainsi, le dispositif repose, par sa face non active, dans le fond d'une coupelle métallique mince traversée par des pattes de connexion isolées de la coupelle par du verre. Les extrémités intérieures de ces pattes sont reliées aux 40 plots de sortie de la face active du dispositif par des fils souples (selon la technique dite «wire-bonding») ou par des poutres (technique dite T.A.B. «Tape Automatic Bonding»), Une substance d'enrobage consolide souvent l'ensemble et/ou un couvercle ferme la coupelle. On constatera que la fabrication d'un tel 45 boîtier, connu sous le nom anglo-saxon «flat-pack», est très complexe, donc très coûteuse, relativement au boîtier DIL. Il faut en effet disposer d'une coupelle métallique, y ménager des ouvertures latérales, former des billes de verre dans les ouvertures respectives et y placer les pattes de connexion avant 50 qu'elles ne se solidifient, poser le dispositif à circuits intégrés dans le fond de la coupelle, souder les fils ou poutres par leurs deux extrémités respectivement aux pattes de connexion et aux plots de sortie du dispositif, couler les substances d'enrobage dans la coupelle et/ou refermer le tout par un couvercle ou un 5S moulage.
Ce boîtier fut amélioré pour donner le «package carrier». Selon ce mode de réalisation, la coupelle et le couvercle éventuel sont en céramique, bon dissipateur thermique et relativement malléable. Ainsi, les bornes de sortie qui traversent la 60 coupelle sont coulées dans la céramique et se présentent à l'extérieur comme des plots latéraux au lieu de pattes. Aussi ce boîtier peut-il être connecté à un montage extérieur par insertion dans un espace complémentaire à la surface du boîtier et pourvu de plots correspondants pour le contact avec ceux du 65 boîtier. Dans un cas particulier connu, le montage extérieur est un boîtier DIL, dans lequel le boîtier «package carrier» tient lieu de dispositif à circuits intégrés.
Bien que moins onéreux et moins encombrants en surface
3
632 870
que le précédent, ce boîtier est nécessairement plus épais, puisque la céramique doit être en couche relativement épaisse pour avoir la rigidité désirée.
D'autre part, l'intégration à grande échelle qui se répand de nos jours dans la fabrication des circuits intégrés pose aussi un autre problème. Il est en effet évident que la concentration, dans un même substrat, d'éléments de circuit remplissant différentes fonctions spécialise le dispositif résultant à des applications particulières, ce qui en général empêche une fabrication en grande série de ce dispositif. On conçoit ainsi l'avantage qu'offrirait la réunion dans un même boîtier aussi compact que possible, plusieurs dispositifs interconnectés et diffusés en grande série à circuits intégrés, selon les besoins du client. Comme avantages, on retiendra l'utilisation de dispositifs peu spécialisés et de faible coût, le choix offert à la clientèle par le réunion des dispositifs, et l'assemblage possible de dispositifs à circuits intégrés relevant de techniques différentes.
Par exemple, au sujet de ce dernier point, tout dispositif monolithique à circuits intégrés incorporant une mémoire et son circuit de commande n'offre actuellement que de très faibles possibilités, de sorte qu'il faut utiliser deux dispositifs remplissant respectivement les fonctions de mémoire et de commande de mémoire et les interconnecter pour obtenir un ensemble performant.
La structure des boîtiers qui ont été décrits ci-dessus interdit l'inclusion de plusieurs dispositifs et de leur circuit d'interconnexion dans un même boîtier, du fait qu'elle exige le croisement des conducteurs de sortie avec les conducteurs d'interconnexion.
La difficulté a été contournée en remplaçant, dans un boîtier du type «fiat pack» ou «package carrier», le dispositif à circuits intégrés par une plaquette de support comportant les dispositifs à circuits intégrés, leur circuit d'interconnexion et les conducteurs de sortie, sous forme de circuits imprimés. Les conducteurs de sortie se terminent en forme de plages de connexion, sur lesquelles sont soudés les conducteurs de liaison conduisant aux bornes de sortie du boîtier.
On a vu précédemment que l'épaisseur de tels boîtiers est pratiquement irréductible au millimètre et que leur fabrication est plus ou moins complexe et coûteuse. Par ailleurs, comme la plaquette de support doit reposer sur la coupelle de protection du boîtier, les circuits d'interconnexion et les dispositifs à circuits intégrés doivent tous être portés sur une même face de la plaquette. Par conséquent, on ne peut imbriquer les circuits d'interconnexion qu'en les répartissant sur plusieurs couches conductrices électriquement isolées. Naturellement, la céramique s'est imposée comme matériau constituant la plaquette, compte tenu de ses bonnes propriétés physiques, électriques et thermiques, de son faible coût, de la maîtrise que l'on a actuellement à former sur ce matériau les circuits imprimés et les soudures, et de l'avantage offert par la nature du boîtier à n'utiliser qu'en face de la plaquette. Toutefois, on sait que la céramique doit être épaisse pour fournir tous les avantages que l'on a énoncé précédemment.
Il s'avère cependant que l'épaisseur d'un boîtier à un ou plusieurs dispositifs à circuits intégrés est un facteur capital dans certaines applications particulières. C'est le cas par exemple de la fabrication de cartes portatives normalisées, du type «cartes de crédit» telles que celles décrites dans le brevet français 2 337 381 déposé par la titulaire. Les dimensions de ces cartes sont régies par la norme ISO/DIS 2894 édictée par l'Organisation Internationale des Normes. Ces cartes doivent ainsi se présenter sous forme d'un rectangle de 85,72 millimètres X 55,98 millimètres et avoir une épaisseur de 0,762 millimètre, à laquelle il est permis d'ajouter au plus 0,50 millimètre pour indiquer, par exemple, le nom et l'adresse du titulaire de la carte au moyen d'éléments rapportés (tels que des étiquettes collantes) ou d'impressions formées dans la carte elle-même. Pour mettre en œuvre l'invention décrite dans le brevet précité, il faut donc que le boîtier qui doit être inclus dans une cavité de la carte ait une épaisseur inférieure au millimètre. En outre, comme les cartes sont faites en un matériau plastique, communément en 5 chlorure de polyvinyle (PVC), il faut donc aussi que le boîtier soit relativement souple, sans que cela soit préjudiciable à la structure ou au fonctionnement du montage électrique qu'il incorpore. En supposant que ce boîtier doit inclure un composant de mémoire pour consigner l'identité du titulaire de la carte, son io code confidentiel et les débits et crédits qu'il pourra effectuer, et un composant servant à la commande de cette mémoire, le boîtier multi-composant qui a été décrit ci-dessus est absolument incapable de satisfaire les conditions requises pour la carte de crédit. On a aussi montré que si même un seul dispositif monoli-15 thique remplissant les fonctions de mémoire et de commande de cette mémoire était incorporé à un boîtier mono-composant connu, ce boîtier serait encore trop épais et inapplicable aux cartes de crédit normalisées.
Dans d'autres cas d'application, le facteur capital sera la 20 surface ou le volume d'encombrement qui constituera le facteur décisif de son application. Or, si ce boîtier doit enfermer plusieurs dispositifs à circuits intégrés, la surface nécessaire à leur implantation sur une face de la plaquette contenue dans la coupelle du boîtier est obligatoirement grande. Autrement dit, les 25 contraintes imposées par la structure de ce boîtier sont inconciliables avec les problèmes de réduction d'encombrement.
L'invention présente un boîtier contenant un ou plusieurs dispositifs à circuits intégrés, dont l'épaisseur et/ou la surface peuvent être notablement réduites par rapport à ces mêmes 30 paramètres des boîtiers de la technique antérieure et dont il est possible de leur donner la souplesse requise sans nuire au bon état ou au bon fonctionnement du montage électrique incorporé.
Un boîtier plat conforme à l'invention contenant au moins 35 un dispositif à circuits intégrés pourvu de plots de sortie est du type comprenant un élément de support de ce dispositif, une pluralité de bornes de sortie extérieures au boîtier, un réseau de conducteurs reliant lesdites bornes de sortie auxdits plots de sortie du dispositif, et un moyen de protection, et est caractérisé 40 en ce que ledit élément de support est une plaquette et lesdites bornes de sortie du boîtier sont des plages de contact disposées sur cette plaquette; au moins les conducteurs dudit réseau qui sont rattachés auxdites plages de contact reposent sur ladite plaquette de support et ledit moyen de protection comprend un 45 enrobage électriquement isolant, enrobant partiellement la plaquette de support et laissant dégagées au moins lesdites plages de contact.
Les avantages de l'invention ressortiront plus clairement de la description qui suit, faite en référence aux dessins annexés. 50 La figure 1 est une vue de dessus, avec écorché, d'un boîtier DIL de la technique antérieure ;
la figure 2 est une vue en coupe suivant la ligne II—II de la figure 1 ;
la figure 3 est une vue en coupe transversale, analogue à 55 celle de la figure 2, d'un boîtier du type «flat-pack» de la technique antérieure;
la figure 4 est une vue de dessus d'un boîtier du type «package carrier» de la technique antérieure;
la figure 5 est une vue en coupe suivant la ligne V—V de la 60 figure 4;
la figure 6 est une vue de dessous, selon la flèche VI dans la fig. 7 d'un exemple de réalisation d'un boîtier conforme à l'invention incluant deux dispositifs interconnectés à circuits intégrés;
la figure 7 est une vue en coupe suivant la ligne VII—VII de la figure 6;
la figure 8 est une vue en coupe analogue à celle de la figure 7, d'un autre exemple de réalisation d'un boîtier conforme à
65
632 870
4
l'invention, incluant trois dispositifs à circuits intégrés, interconnectés et disposés sur les deux faces de la plaquette de support du boîtier.
Les boîtiers de la technique antérieure qui ont été décrits et discutés précédemment sont illustrés dans les figures 1 à 5.
On ne fera donc que des commentaires très brefs à leur sujet.
Aux figures 1 et 2 est présenté un boîtier DIL 10, dont les conducteurs de sortie 11 convergent, à l'intérieur d'un enrobage isolant parallélépipédique rectangle 12, autour d'une plaquette de support centrale 13 sur laquelle repose un dispositif à circuits intégrés 14 dont les plots de sortie 15 sont reliés aux extrémités intérieures des conducteurs de sortie 11 par l'intermédiaire de conducteurs de liaison 16. Les conducteurs de sortie 11 se distribuent en deux rangées latérales symétriques à l'enrobage 12 et sont coudées à angle droit au niveau de deux lignes 17. Quant aux conducteurs de liaison 16, ce peut être des fils, comme illustré, ou des poutres cambrées pour s'accomoder de la différence de niveau entre les extrémités intérieures des conducteurs de sortie 11 et les plots de sortie 15 du dispositif 14.
Le boîtier «flat-pack» 20 (figure 3) est sensiblement analogue à celui du boîtier précédent 10. Du reste, il se présente, vu de dessus, comme le boîtier 10. En réalité, il ne diffère du précédent que par le moyen de protection qui, au lieu d'être un enrobage, est ici une coupelle. Plus précisément, le boîtier 20 présente deux rangées latérales de conducteurs 21 formant les bornes de sortie du boîtier 20 et traversant les grandes parois latérales d'une coupelle rectangulaire 22 au travers de fenêtres 23. Le matériau de la coupelle 22 est de préférence bon dissipateur de la chaleur et mécaniquement résistant, comme le laiton ou la céramique. Le laiton a cependant l'avantage sur la céramique d'être suffisamment résistant pour de faibles épaisseurs, mais il oblige l'isolation électrique entre la coupelle 22 et les conducteurs 21, au moyen par exemple de billes de verre remplissant les fenêtres 23. Sur le fond de la coupelle repose un dispositif à circuits intégrés 24, dont les plots de sortie 25 sont reliés aux extrémités intérieures des conducteurs de sortie 21 par des conducteurs de liaison 26, des fils, comme illustré, ou des poutres. Un couvercle 27 enclôt l'ensemble et/ou un enrobage 28 fige tous les éléments contenus dans la coupelle.
Les figures 4 et 5 se rapportent à un boîtier «package carrier» 30. On voit que ce boîtier a beaucoup d'analogie avec le boîtier précédent 20. La seule différence réside dans le fait que les bornes de sortie 31 sont des plots moulés dans les parois latérales d'une coupelle 32 formée dans un matériau moulable et de préférence bon dissipateur thermique, tel que la céramique. Un boîtier 30 peut comporter un grand nombre de plots 31, lesquels s'étendent communément sur pratiquement toute la hauteur du boîtier et sont avantageusement aptes à venir en contact respectivement avec des éléments de contact extérieurs 33 de la périphérie d'une cavité conformée pour recevoir le dispositif 30. Comme dans le cas du boîtier 20, le fond de la coupelle 32 du boîtier 30 porte un dispositif à circuits intégrés 34, dont les plots de sortie 35 sont reliés respectivement aux parties intérieures des plots 31 au moyen de conducteurs de liaison 36. Un enrobage 37 fige les éléments contenus dans la coupelle et/ou un couvercle (non illustré) enclôt ces éléments.
Les figures 6 et 7 représentent un exemple de réalisation d'un boîtier plat 40 conforme à l'invention, prévu pour deux dispositifs à circuits intégrés. Les bornes de sortie du boîtier 40 sont des plages de contact 41 disposées directement sur une face d'une plaquette 42 constituant l'élément de support de deux dispositifs à circuits intégrés 43,44. Les plots de sortie 45 de ces deux dispositifs sont respectivement reliés par des conducteurs de liaison 46 à un ensemble de conducteurs 47 disposés sur l'autre face de la plaquette 42. Dans l'exemple illustré, les quatre conducteurs 47a - 47d de cet ensemble forment à la fois le circuit d'interconnexion entre les deux dispositifs 43 et 44 et les ' conducteurs de sortie qui mènent respectivement aux plages de s contact 41 (41a - 41d), par l'intermédiaire de trous 48 (48a -48d) pratiqués dans la plaquette 42. Le moyen de protection des dispositifs 43 et 44 est formé essentiellement par un enrobage 49 électriquement isolant, enrobant partiellement la plaquette de support 42 et laissant dégagées les plages de contact 41. Dans io l'exemple illustré, l'enrobage 49 est ainsi disposé sur seulement la face de la plaquette 42 qui porte les dispositifs 43 et 44.
On voit d'emblée que le boîtier 40 peut être de très faible épaisseur. D'une part, il n'y a plus de coupelle comme dans les 15 boîtiers antérieurs; d'autre part, les bornes de sortie41 peuvent être prévues sur la même face que celles portant les dispositifs 43 et 44, à la périphérie de la plaquette 42 pour que l'enrobage
49 ne les englobe pas. En outre, ce genre de boîtier a l'avantage de profiter au mieux de la réduction de l'épaisseur que peut
20 supporter la plaquette 42. Au lieu de la céramique par exemple, il sera avantageux d'utiliser le verre époxy ou un matériau plastique, tel que par exemple celui vendu sous le nom de «Kap-ton». Avec ces deux matériaux, on peut descendre en dessous de 0,2 millimètre pour l'épaisseur de la plaquette, et obtenir ainsi 25 un boîtier 40 dont l'épaisseur totale est au plus inférieure au millimètre. Ces matériaux sont aussi préférés pour leur souplesse. Toutefois, si leur faible épaisseur leur confère une souplesse trop grande, préjudiciable au bon état et fonctionnement du boîtier, il sera avantageux d'utiliser des moyens de renf orce-30 ment de rigidité de la plaquette, tels que les éléments de bordure
50 représentés sur les figures 6 et 7. Ces éléments de bordure sont rapportés, mais pourraient être une nervure périphérique de la plaquette. De la sorte, les moyens de renforcement 50 font partie du moyen de protection du boîtier 40. Par ailleurs, on voit
35 à la figure 6 que les deux dispositifs 43 et 44 reposent sur un même conducteur 47a, constituant le conducteur de masse et jouant de même le rôle de dissipateur de la chaleur dégagée par les dispositifs 43 et 44.
Dans le cas où l'on désire concilier l'encombrement en
40
épaisseur et en surface d'un boîtier conforme à l'invention, la figure 8 donne un exemple de réalisation d'un tel boîtier. A la figure 8, le boîtier 51 comporte respectivement sur les deux faces de la plaquette 52 deux circuits d'interconnexion 53,53' reliés l'un à l'autre par des trous 54 pratiqués dans la plaquette 52. Dans l'exemple illustré, les circuits d'interconnexion 53 et 53' relient entre eux trois dispositifs à circuits intégrés 55,56 et 57. D'autre part, comme variante de réalisation du boîtier 40, le circuit d'interconnexion 53 se compose de deux couches conductrices superposées 53a, 53b isolées entre elles par une couche d'isolation 53c, à l'exception de trous conducteurs de liaison 53d. Les conducteurs de sortie tels que les conducteurs 58a et 58b du réseau de conducteurs disposés sur la plaquette 52 aboutissent aux bornes de sortie du boîtier portées par la plaquette 52, telles que les bornes 59a, 59b.
Comme variante de réalisation également, les plots de sortie 60 des dispositifs 55 et 56 sont reliés au circuit d'interconnexion 53 par des poutres cambrées 61, au lieu de fils 46 comme dans le cas de boîtier 40 ; quant au dispositif 57, ses plots de sortie 60 60 sont directement connectés à des conducteurs du circuit 53'.
Bien entendu, un enrobage 62,62' noie les dispositifs 55,56 et 57 avec au moins en partie, d'une manière générale, le réseau de conducteurs formé par les circuits 53 et 53 ' et les conducteurs de liaison 61. Cet enrobage exclut les bornes de sortie 59 du 05 boîtier. En outre, les éléments de renforcement de rigidité 63, 63' sont utilisés comme dans le cas du boîtier 40.
Les deux exemples d'exécution de l'invention qui viennent d'être décrits en référence aux figures 6,7 et 8 font bien ressor-
50
55
5 632 870
tir les caractéristiques fondamentales de l'invention et toutes les se tenir sur les deux faces de la plaquette, et qu'il va de soi qu'un variantes que l'on peut apporter. C'est ainsi, par exemple, que tel boîtier s'applique à l'incorporation d'un seul dispositif aussi les bornes de sortie d'un boîtier conforme à l'invention peuvent bien qu'à un nombre quelconque de dispositifs.
C
2 feuilles dessins

Claims (8)

  1. 632 870
    2
    REVENDICATIONS
    1. Boîtier plat contenant au moins un dispositif à circuits intégrés pourvu de plots de sortie, du type comprenant un élément de support (42) dudit dispositif, une pluralité de bornes (41) de sortie extérieures au boîtier, un réseau de conducteurs reliant lesdites bornes de sortie auxdits plots de sortie (45) du dispositif, et un moyen de protection (49), caractérisé en ce que ledit élément de support est une plaquette (42,52) et lesdites bornes de sortie du boîtier sont des plages de contact (41 ; 59a, 59b) disposées sur cette plaquette (42,52) ; au moins les conducteurs dudit réseau qui sont rattachés auxdites plages de contact (41 ; 59a, 59b) reposent sur ladite plaquette de support; et ledit moyen de protection comprend un enrobage (49 ; 62,62') électriquement isolant, enrobant partiellement la plaquette de support (42,52) et laissant dégagées au moins lesdites plages de contact.
  2. 2. Boîtier selon la revendication 1, caractérisé en ce que la plaquette de support (42) est un film mince en matériau relativement souple, tel que le verre époxy ou un matériau plastique.
  3. 3. Boîtier selon la revendication 2, caractérisé en ce que le moyen de protection comporte des moyens de renforcement de rigidité (50; 63,63') de la plaquette.
  4. 4. Boîtier selon l'une des revendications 1 à 3, caractérisé en ce que la plaquette de support comporte plusieurs dispositifs à circuits intégrés (43,44 ; 55,56,57), et en ce que le réseau de conducteurs (46,47,48; 53,53', 61) inclut un circuit d'interconnexion (47 ; 53,53') imprimé sur la plaquette.
  5. 5. Boîtier selon la revendication 4, caractérisé en ce que le ou ledits dispositifs (43,44 ; 55,56,57) sont montés sur une face de la plaquette (42,52) tandis que lesdites plages de contact (41) reposent sur l'autre face; ledit réseau de conducteurs comporte des trous conducteurs (48,54) ménagés dans la plaquette (42,52) ; et l'enrobage (49) est disposé sur ladite face de la plaquette qui porte le ou lesdits dispositifs.
  6. 6. Boîtier selon la revendication 4, caractérisé en ce que lesdits dispositifs (55,56,57) sont montés sur les deux faces de la plaquette (52) ; ledit circuit d'interconnexion (53,53') est formé sur ces deux faces et comprend des trous conducteurs (54) ménagés dans la plaquette; et lesdites plages de contact (59a, 59b) sont disposées à la périphérie d'au moins l'une desdites faces.
  7. 7. Boîtier selon l'une des revendications 4 à 6, caractérisé en ce que les conducteurs du réseau (53) qui sont contenus sur une face de la plaquette (52) sont répartis sur plusieurs couches conductrices (53a, 53b) superposées.
  8. 8. Boîtier selon l'une des revendications précédentes, caractérisé en ce qu'au moins l'un (47a) des conducteurs du réseau constitue un élément de dissipation de la chaleur dégagée par le ou lesdits dispositifs (43,44).
CH740579A 1978-10-19 1979-08-13 Boitier plat contenant un dispositif a circuits integres. CH632870A5 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7829844A FR2439478A1 (fr) 1978-10-19 1978-10-19 Boitier plat pour dispositifs a circuits integres

Publications (1)

Publication Number Publication Date
CH632870A5 true CH632870A5 (fr) 1982-10-29

Family

ID=9213942

Family Applications (1)

Application Number Title Priority Date Filing Date
CH740579A CH632870A5 (fr) 1978-10-19 1979-08-13 Boitier plat contenant un dispositif a circuits integres.

Country Status (10)

Country Link
US (1) US4264917A (fr)
JP (2) JPS5556647A (fr)
CA (1) CA1148267A (fr)
CH (1) CH632870A5 (fr)
DE (1) DE2942422A1 (fr)
FR (1) FR2439478A1 (fr)
GB (1) GB2035701B (fr)
IT (1) IT1123868B (fr)
NL (1) NL190090C (fr)
SE (1) SE440292B (fr)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3051195C2 (de) * 1980-08-05 1997-08-28 Gao Ges Automation Org Trägerelement zum Einbau in Ausweiskarten
FR2490917A1 (fr) * 1980-09-02 1982-03-26 Motorola Semiconducteurs Boitier pour circuit electrique et procede de fabrication
US4549247A (en) * 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
FR2498814B1 (fr) * 1981-01-26 1985-12-20 Burroughs Corp Boitier pour circuit integre, moyen pour le montage et procede de fabrication
FR2512990B1 (fr) * 1981-09-11 1987-06-19 Radiotechnique Compelec Procede pour fabriquer une carte de paiement electronique, et carte realisee selon ce procede
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
JPS5892597A (ja) * 1981-11-28 1983-06-01 大日本印刷株式会社 Ｉｃカ−ドの製造方法
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPS5948985A (ja) * 1982-09-13 1984-03-21 大日本印刷株式会社 Ｉｃカ−ドの製造方法
DE3235650A1 (de) * 1982-09-27 1984-03-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Informationskarte und verfahren zu ihrer herstellung
GB2129223A (en) * 1982-10-09 1984-05-10 Welwyn Electronics Ltd Printed circuit boards
JPS59138339A (ja) * 1983-01-28 1984-08-08 Toshiba Corp 半導体装置
JPS59193596A (ja) * 1983-04-18 1984-11-02 Kyodo Printing Co Ltd Ｉｃカ−ド用ｉｃモジユ−ル
GB2142478A (en) * 1983-07-01 1985-01-16 Welwyn Electronics Ltd Printed circuit boards
US4646129A (en) * 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
DE3435506A1 (de) * 1984-09-27 1986-04-03 Siemens AG, 1000 Berlin und 8000 München An einem gegenstand zur markierung angebrachte anordnung mit einem informationsspeicher
JPS6189643A (ja) * 1984-10-09 1986-05-07 Toshiba Corp 半導体装置及びその製造方法
JPS61203695A (ja) * 1985-03-06 1986-09-09 シャープ株式会社 片面配線基板の部品実装方式
US5234866A (en) * 1985-03-25 1993-08-10 Hitachi, Ltd. Semiconductor device and process for producing the same, and lead frame used in said process
FR2584235B1 (fr) * 1985-06-26 1988-04-22 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
US5082802A (en) * 1985-11-12 1992-01-21 Texas Instruments Incorporated Method of making a memory device by packaging two integrated circuit dies in one package
US5014112A (en) * 1985-11-12 1991-05-07 Texas Instruments Incorporated Semiconductor integrated circuit device having mirror image circuit bars bonded on opposite sides of a lead frame
US4914045A (en) * 1985-12-19 1990-04-03 Teccor Electronics, Inc. Method of fabricating packaged TRIAC and trigger switch
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
US4695872A (en) * 1986-08-01 1987-09-22 Texas Instruments Incorporated High density micropackage for IC chips
US4740868A (en) * 1986-08-22 1988-04-26 Motorola Inc. Rail bonded multi-chip leadframe, method and package
US4839713A (en) * 1987-02-20 1989-06-13 Mitsubishi Denki Kabushiki Kaisha Package structure for semiconductor device
EP0344259A4 (en) * 1987-10-30 1991-04-24 Lsi Logic Corporation Method and means of fabricating a semiconductor device package
FR2632100B1 (fr) * 1988-05-25 1992-02-21 Schlumberger Ind Sa Procede de realisation d'une carte a memoire electronique et cartes a memoire electronique obtenue par la mise en oeuvre dudit procede
JPH0638464B2 (ja) * 1988-05-26 1994-05-18 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 薄い可撓性基板構造体
US5109601A (en) * 1988-05-26 1992-05-05 International Business Machines Corporation Method of marking a thin film package
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
US5084753A (en) * 1989-01-23 1992-01-28 Analog Devices, Inc. Packaging for multiple chips on a single leadframe
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
DE3924439A1 (de) * 1989-07-24 1991-04-18 Edgar Schneider Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten, sowie verfahren zur herstellung dieser traegerelemente
US5030796A (en) * 1989-08-11 1991-07-09 Rockwell International Corporation Reverse-engineering resistant encapsulant for microelectric device
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
DE3941679A1 (de) * 1989-12-18 1991-06-27 Telefunken Electronic Gmbh Fotomodul
US5250470A (en) * 1989-12-22 1993-10-05 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device with corrosion resistant leads
JP2875562B2 (ja) * 1989-12-22 1999-03-31 沖電気工業株式会社 半導体装置及びその製造方法
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
DE9100665U1 (fr) * 1991-01-21 1992-07-16 Telbus Gesellschaft Fuer Elektronische Kommunikations-Systeme Mbh, 8057 Eching, De
JP2634351B2 (ja) * 1991-04-23 1997-07-23 三菱電機株式会社 半導体装置
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH07164787A (ja) * 1992-03-26 1995-06-27 Dainippon Printing Co Ltd Ｉｃカードの製造方法
US5280413A (en) * 1992-09-17 1994-01-18 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
JP2774906B2 (ja) * 1992-09-17 1998-07-09 三菱電機株式会社 薄形半導体装置及びその製造方法
JPH06312593A (ja) 1993-04-28 1994-11-08 Toshiba Corp 外部記憶装置、外部記憶装置ユニットおよび外部記憶装置の製造方法
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH0737049A (ja) * 1993-07-23 1995-02-07 Toshiba Corp 外部記憶装置
US5362679A (en) * 1993-07-26 1994-11-08 Vlsi Packaging Corporation Plastic package with solder grid array
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
JP3396541B2 (ja) * 1993-08-30 2003-04-14 株式会社東芝 混成集積回路装置を搭載した回路基板
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
TW272311B (fr) * 1994-01-12 1996-03-11 At & T Corp
US5581445A (en) * 1994-02-14 1996-12-03 Us3, Inc. Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
JP3388921B2 (ja) * 1994-11-29 2003-03-24 株式会社東芝 集積回路カードの製造方法
USRE38997E1 (en) * 1995-02-03 2006-02-28 Kabushiki Kaisha Toshiba Information storage and information processing system utilizing state-designating member provided on supporting card surface which produces write-permitting or write-inhibiting signal
JP3660382B2 (ja) 1995-02-03 2005-06-15 株式会社東芝 情報記憶装置およびそれに用いるコネクタ部
US6471130B2 (en) 1995-02-03 2002-10-29 Kabushiki Kaisha Toshiba Information storage apparatus and information processing apparatus using the same
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
JPH0964240A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
US5892213A (en) * 1995-09-21 1999-04-06 Yamaichi Electronics Co., Ltd. Memory card
US5952725A (en) 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
JP2799310B2 (ja) * 1996-04-02 1998-09-17 山一電機株式会社 メモリーカード稼動電子機器におけるｉｃ保護装置
US5956601A (en) * 1996-04-25 1999-09-21 Kabushiki Kaisha Toshiba Method of mounting a plurality of semiconductor devices in corresponding supporters
US6022763A (en) * 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US6784023B2 (en) 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
US5866953A (en) 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
TW332334B (en) * 1996-05-31 1998-05-21 Toshiba Co Ltd The semiconductor substrate and its producing method and semiconductor apparatus
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JPH10302030A (ja) * 1997-02-28 1998-11-13 Toshiba Corp 接続装置、および情報処理装置
US5972738A (en) * 1997-05-07 1999-10-26 Lsi Logic Corporation PBGA stiffener package
US6314639B1 (en) 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
US7233056B1 (en) 1998-02-23 2007-06-19 Micron Technology, Inc. Chip scale package with heat spreader
US6040622A (en) * 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
US6297548B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6109530A (en) * 1998-07-08 2000-08-29 Motorola, Inc. Integrated circuit carrier package with battery coin cell
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6261865B1 (en) 1998-10-06 2001-07-17 Micron Technology, Inc. Multi chip semiconductor package and method of construction
US6634561B1 (en) * 1999-06-24 2003-10-21 Sandisk Corporation Memory card electrical contact structure
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
US7295443B2 (en) 2000-07-06 2007-11-13 Onspec Electronic, Inc. Smartconnect universal flash media card adapters
JP3829050B2 (ja) * 2000-08-29 2006-10-04 松下電器産業株式会社 一体型電子部品
DE10111028A1 (de) * 2001-03-07 2002-09-19 Infineon Technologies Ag Chipkartenmodul
DE10113771A1 (de) * 2001-03-21 2002-07-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Kontaktierung mit einer Leiterplatte
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
DE10202727A1 (de) * 2002-01-24 2003-08-21 Infineon Technologies Ag Trägersubstrat für ein Chipmodul, Chipmodul und Chipkarte
FR2838850B1 (fr) * 2002-04-18 2005-08-05 Framatome Connectors Int Procede de conditionnement de microcircuits electroniques pour carte a puce et microcircuit electronique ainsi obtenu
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
TWI238499B (en) * 2003-11-03 2005-08-21 Siliconware Precision Industries Co Ltd Semiconductor package
JP2007294488A (ja) * 2006-04-20 2007-11-08 Shinko Electric Ind Co Ltd 半導体装置、電子部品、及び半導体装置の製造方法
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8367460B2 (en) 2010-06-22 2013-02-05 Micron Technology, Inc. Horizontally oriented and vertically stacked memory cells
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
DE2213915A1 (de) * 1972-03-22 1973-10-04 Siemens Ag Gehaeuse fuer halbleitersysteme
US3919602A (en) * 1972-03-23 1975-11-11 Bosch Gmbh Robert Electric circuit arrangement and method of making the same
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
JPS5310862Y2 (fr) * 1972-12-28 1978-03-23
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS54151B2 (fr) * 1974-09-04 1979-01-06
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
FR2337381A1 (fr) * 1975-12-31 1977-07-29 Honeywell Bull Soc Ind Carte portative pour systeme de traitement de signaux electriques et procede de fabrication de cette carte
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS5469068A (en) * 1977-11-14 1979-06-02 Hitachi Ltd Semiconductor device and its manufacture

Also Published As

Publication number Publication date
DE2942422A1 (de) 1980-04-30
US4264917A (en) 1981-04-28
NL190090C (nl) 1993-10-18
SE7906962L (sv) 1980-04-20
CA1148267A (fr) 1983-06-14
GB2035701B (en) 1983-06-29
IT7926530A0 (it) 1979-10-16
NL190090B (nl) 1993-05-17
GB2035701A (en) 1980-06-18
IT1123868B (it) 1986-04-30
JPS5936249U (ja) 1984-03-07
SE440292B (sv) 1985-07-22
JPS5556647A (en) 1980-04-25
NL7905082A (nl) 1980-04-22
FR2439478B1 (fr) 1981-04-17
FR2439478A1 (fr) 1980-05-16

Similar Documents

Publication Publication Date Title
CH632870A5 (fr) Boitier plat contenant un dispositif a circuits integres.
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
FR2581480A1 (fr) Unite electronique notamment pour carte a microcircuits et carte comprenant une telle unite
EP3567527B1 (fr) Procédé de fabrication d'un circuit pour module de carte à puce et circuit pour module de carte à puce
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
EP0297991B1 (fr) Procédé de fabrication d'une carte à microcircuits électroniques
FR2591801A1 (fr) Boitier d'encapsulation d'un circuit electronique
FR2982852A1 (fr) Boitier de microsysteme electromecanique et son procede de realisation
FR2688629A1 (fr) Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
FR2621173A1 (fr) Boitier pour circuit integre de haute densite
FR2488446A1 (fr) Element support pour un module de circuits integres
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
FR2584235A1 (fr) Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
EP0593330B1 (fr) Procédé d'interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
EP0424262B1 (fr) Electronique portable connectable à puces
EP0746188B1 (fr) Utilisation d'un micromodule comme boítier de montage en surface
FR2645681A1 (fr) Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
EP1986236B1 (fr) Procédé pour la réalisation d'un module optoélectronique, et module optoélectronique obtenu par le procédé
FR2766615A1 (fr) Assemblage de circuit electronique et son procede de fabrication
FR2489592A1 (fr) Micro-boitier ceramique d'encapsulation de circuit electronique
KR102629434B1 (ko) 반도체 수광 모듈 및 반도체 수광 모듈의 제조 방법
TWM271321U (en) Flip-chip packaging device
EP0484853A1 (fr) Méthode de protection de composants electroniques d'un circuit contre les radiations et dispositif utilisant cette méthode
FR3085576A1 (fr) Couvercle pour boitier de circuit integre
EP3020068B1 (fr) Module electronique et son procede de fabrication

Legal Events

Date Code Title Description
PL Patent ceased