KR100272846B1 - 복수의반도체다이를수용한패키지 - Google Patents

복수의반도체다이를수용한패키지 Download PDF

Info

Publication number
KR100272846B1
KR100272846B1 KR1019970706057A KR19970706057A KR100272846B1 KR 100272846 B1 KR100272846 B1 KR 100272846B1 KR 1019970706057 A KR1019970706057 A KR 1019970706057A KR 19970706057 A KR19970706057 A KR 19970706057A KR 100272846 B1 KR100272846 B1 KR 100272846B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor die
die
paddle
integrated circuit
Prior art date
Application number
KR1019970706057A
Other languages
English (en)
Other versions
KR19980702651A (ko
Inventor
해리 에이 쿤
Original Assignee
피터 엔. 데트킨
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엔. 데트킨, 인텔 코오퍼레이션 filed Critical 피터 엔. 데트킨
Publication of KR19980702651A publication Critical patent/KR19980702651A/ko
Application granted granted Critical
Publication of KR100272846B1 publication Critical patent/KR100272846B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
    • H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
    • H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

복수의 반도체 다이(22,23)를 수용하고 있는 패키지(50)는 패들(20), 및 복수의 리드 핑거(21)를 가지고 있는 리드프레임을 포함하고 있다. 플렉시블 회로(27)가 상기 패들의 양측에 접착제에 의해 적층되어 있다. 제1 반도체 다이(23)가 상기 패들의 바닥면에 뒷면 장착되어 있고, 그리고 상기 플렉시블 회로와 상기 리드 핑거에 와이어 본딩되어 있다. 제2 반도체 다이(22)가 상기 패들의 상부면에 그리고 상기 플렉시블 회로에 뒷면 장착되어 있다. 상기 다이(22,23)는 보안 코팅(40)에 수용되어 플라스틱(50)내에 포장되어 있다.

Description

복수의 반도체 다이를 수용한 패키지{A PACKAGE HOUSING MULTIPLE SEMICONDUCTOR DIES}
반도체 기판상에 집적된 전자 회로는 일반적으로 특별한 집적 회로(IC) 디바이스에 적합한 패키지내에 수용되어 있다. 일반적인 반도체 패키지는 인쇄회로기판상에 있는 외부 회로와 상기 IC를 상호 접속하는 리드프레임을 구비하고 있다. 표준 리드프레임은 상기 다이상의 본딩 패드 영역이 그 리드프레임의 확장부, 즉 "핑거(finger)"에 와이어 본딩될 수 있도록 상기 집적 회로 다이의 크기보다 크다. 상기 다이상의 IC가 상기 리드프레임에 와이어 본딩된 후에, 어셈블리는 통상적으로 플라스틱 또는 기타 다른 종류의 일부 패키징 재료내에 밀봉된다. 상기 리드프레임 핑거에 접속되어 있는 단자는 다른 전자적 구성 요소에 상호 접속 지점을 제공하기 위해 상기 패키징 재료의 외부측으로 뻗어 있다.
반도체 산업에서의 지속적인 목표는 회로 밀도를 극대화하는 것이다. 회로 밀도를 증가시키기 위한 한가지 종래 기술은 단일의 패키지에 복수의 반도체 다이를 수용하는 것이다. 예컨대, 멀티칩 반도체 패키지가 미국 특허 제5,012,323호와 제5,019,893호에 공개되어 있다. 하지만, 종래 멀티칩 패키지가 가지고 있는 문제점은 이들 패키지가 특별히 채택된 주문형 패키지의 사용을 필요로 하거나, 함께 수용될 수도 있는 반도체 다이에 크기 제한을 부과하는 것이다. 또한, 종래 이중 다이 반도체 패키지는 종종 단일의 리드프레임에 상호 접속이 행해질 수 있도록 상기 IC용의 주문형 본딩 패드 경로를 조작한다. 따라서, 종래의 노력은 특정 다이 크기 또는 특정 본딩 패드 구조로 사용이 제한된 고가의 패키지 설계가 되어버렸다.
전통적인 멀티 다이 패키지와 관련된 또 다른 단점은 다수의 설계가 충분한 데이타 및 코드의 보안을 보장하는 문제를 처리하지 못했다는 점이다. 최근의 반도체 디바이스는 시간, 비용, 및 사람의 노력에 대해 막대한 투자를 필요로 하므로, 집적 회로의 중요하거나 민감한 기능적인 부분에 대한 접근을 방지해 주는 새로운 방법을 찾는 것이 제조 업체에서는 중요한 관심사로 되고 있다. 이러한 관심사로 인해, 외부 침입에 대비하여 충분한 보호 디바이스를 포함하고 있는 반도체 패키지에 대한 수요가 증가되고 있다.
예컨대, 최근의 다수의 설계자들은 보안을 제공하는 단일의 패키지에 추가로 비휘발성 플래시 메모리(예컨대, 8 메가바이트)를 가지고 있는 마이크로프로세서 또는 제어기(또는 일부 다른 기능)을 집적화할 수 있기를 희망하고 있다. 일반적인 응용에서는 제어용 프로세서에 의해 액세스 또는 실행되는 전용 코드를 저장하고 있는 플래시 메모리를 가지고 있다. 명백한 이유때문에, 이러한 코드에 대해서는 보안이 유지되어야 한다. 이러한 종류의 시스템에서는, 코드 또는 프로그램이 마이크로프로세서 또는 제어기를 통해서만 주소 지정되는 것이 바람직하다. 이전의 패키징 기술이 가지고 있는 문제점은 상기 반도체 디바이스에 저장되어 있는 정보에 대한 외부 침입자의 접근을 막을 수 없었다는 것이다.
그러므로, 단일의 리드프레임 패키지에 복수의 반도체 다이를 수용함으로써, 그리고 종래 기술의 단점을 극복함으로써 회로 밀도를 증가시키는 반도체 패키지가 필요하다. 또한, 상기 패키지는 외부 침입자에 대해 접근불가능한 중요한 기능 회로가 제공되어야 하며, 그리고 중요한 알고리즘, 코드 또는 프로그램은 복제자 또는 경쟁자의 접근으로부터 은폐되어야 한다.
알 수 있는 바와같이, 본 발명은 표준 패키징 공정 흐름을 비교적 작게 변경시켜 다양한 기존의 반도체 칩이 동일한 리드프레임상에 집적화될 수 있도록 해 주는 멀티 다이 반도체 패키지이다. 본 발명은 또한, 상기 IC의 본드 패드 경로에 대한 변화를 방지해 준다. 보다 낮은 제조 비용으로 보다 높은 패키지 밀도를 제공함으로써 성능이 개선된다. 본 발명의 복수의 반도체 다이 패키지는 또한, 강력한 암호화/해독 시스템을 구현하여 은폐된 집적 회로 기능으로의 접근을 방지한다.
본 발명은 반도체 패키징 기술 분야에 관한 것이다. 특히, 본 발명은 단일의 엔클로저(enclosure)내에 2개 이상의 반도체 다이(die)를 포함하고 있는 패키지에 관한 것이다.
도 1은 본 발명의 반도체 패키지의 일실시예의 단면 사시도,
도 2는 도 1에 예시된 실시예의 횡단면도,
도 3은 본 발명의 다른 실시예의 횡단면도,
도 4는 본 발명의 또 다른 실시예의 횡단면도,
도 5는 본 발명의 또 다른 실시예의 횡단면도.
본 발명은 2개 이상의 반도체 다이를 수용하고 있는 패키지이다. 본 발명의 패키지는 IC 밀도를 크게 증가시키고 그리고 각종의 상이한 크기의 반도체 다이를 수용할 수 있다.
일실시예에서, 본 발명의 반도체 패키지는 직사각형의 패들(paddle), 및 이 패들에 인접하여 뻗어 있는 복수의 리드 핑거(lead finger)를 포함하고 있는 리드프레임을 구비하고 있다. 플렉시블(flexible)(즉, "플렉스(flex)") 회로는 상기 패들의 양측에 접착제에 의해 부착된다. 다음에, 제1 반도체 다이가 상기 패들의 바닥면에 본딩되고 그리고 상기 플렉시블 회로에 와이어 본딩된다. 다음에, 상기 리드프레임이 뒤집히고, 상기 패들의 반대면, 즉 상부면에 부착되어 있는 제2 반도체 다이에 대해 상기 동작이 반복된다. 상기 제1 및 제2 반도체 다이상의 집적 회로를 상기 플렉시블 회로에 그리고 상기 리드프레임의 리드 핑거에 전기적으로 접속하는데에는 와이어가 사용된다. 각각의 경우에, 상기 반도체 다이는 상기 패들의 반대면에 대향하여 상기 플렉스 회로상에 뒷면이 장착된 상태로 부착되어 있다. 다른 실시예에서, 상기 반도체 다이는 표면이 아래로 향하게 장착될 수도 있는데, 즉 상기 집적 회로는 상기 플렉스 회로에 대항하여 그리고 그 플렉스 회로와 마주하여 장착된다.
마지막으로, 상기 리드프레임은 플라스틱 또는 다른 적합한 재료로 밀봉될 수 있다. 케이싱 재료내에 밀봉되기 전에 상기 반도체 다이를 덮기 위해 폴리머 보안 코팅이 행해져 경화될 수도 있다.
상부 칩이 프로세서 또는 제어기 디바이스를 구비하고 있고 하부측이 메모리(예컨대, 플래시 메모리)를 구비하고 있는 응용에서는 본 발명에 의해 특별한 이점들이 얻어진다. 이러한 경우에, 본 발명의 패키지에 의해, 은폐된 기능에 대한 접근을 방지하면서 최대 밀도의 대용량 플래시 메모리 어레이에 접속되어 있는 제어기와 융통성을 가지고 암호와/해독 기술이 구현될 수 있다. 데이타를 암호화하기 위한 프로그램, 코드, 또는 알고리즘이 상기 하부 메모리 칩에 저장될 수도 있고, 그리고 제어용의 상부 반도체 칩을 통해서만 주소지정될 수도 있다. 이러한 시스템은 상기 하부 칩에 대한 직접적인 메모리 액세스를 방지하고 그리고 컴팩트한 단일의 리드프레임 패키지의 강력한 데이타 보안 시스템을 제공한다.
본 발명은 후술되는 상세한 설명으로부터 그리고 첨부된 도면으로부터 보다 완전하게 이해될 수 있지만, 이들은 본 발명을 도시된 특정 실시예에 한정하는 것으로 간주되어서는 안되며, 단지 설명 및 이해를 위한 것이다.
이하에서는, 본 발명을 철저히 이해하기 위해 복수의 반도체 다이를 수용하고 있는 패키지에 대해 특별히 상세하게 설명한다. 하지만, 이러한 특정한 상세 내용은 본 발명을 실시하는데 필요하지 않을 수도 있음은 당업자에게 명백하다. 다른 예에서, 잘 알려진 방법, 자료, 처리 기술 등은 본 발명이 불필요하게 모호해지지 않도록 상세하게 설명하지 않는다.
이제, 도 1을 참조하면, 본 발명의 복수의 반도체 다이 패키지에 대한 일실시예의 단면 사시도가 도시되어 있다. 상기 패키지는 다이 장착 패들(20), 및 이 패들(20)에 인접해서, 하지만 이 패들과 접촉없이 뻗어 있는 복수의 리드 핑거(21)를 포함하고 있는 리드프레임을 구비하고 있다. 상기 리드프레임은 종래 패키징 기술에 따라 표준 방식으로 제조되어 있으며, 이때, 상기 다이 패들(20)은 상기 리드프레임의 중심에 위치되어, 하나 이상의 지점에 적절히 고정되어 있는 직사각형 플랫폼이다. 도 1의 실시예에서, 패들(20)과 리드 핑거(21)는 동일한 평면에 위치되어 있고 그리고 동일한 재료로 제조되어 있다.
도 1을 계속 참조하면, 상부면(23)을 가지고 있고 매우 얇은 직사각형 솔리드(solid)를 구비하고 있는 제1 반도체 다이(22)가 도시되어 있으며, 이때 상기 상부면상에는 집적 회로가 구성되어 있다. 상기 반도체 다이(22)의 바닥면, 즉 뒷면(24)은 플렉시블 상호 접속 회로(27)상에 장착되어 있다. 알 수 있는 바와같이, 상기 패들(20)은 플렉시블 회로(27)와 반도체 다이(22)보다 크다.
본 발명의 일실시예에 따라, 플렉시블("플렉스") 회로(27)는 패들(20)의 상부 주요면과 하부 주요면에 접착제에 의해 부착되어 있다. 예컨대, 플렉스 회로(27)는 통상적으로 접착제로 상기 상부 주요면에 본딩되어 있고, 상기 패들의 측면을 둘러싸고 있으며, 그리고 패들(20)의 상기 하부 주요면에 접착제에 의해 본딩되어 있다. 상기 패들의 상기 상부 주요면과 상기 하부 주요면은 반드시 서로 평행하고 그리고 상기 측면에 수직임을 알 수 있다.
플렉스 회로(27)는 각종 방법을 이용하여 상기 패들(20)에 본딩될 수도 있다. 예컨대, 플렉스 회로(27)는 상기 패들면에의 직접적인 부착이 가능하도록 접착제 뒷면을 가진 상태로 제조될 수도 있다. 또한, 플렉스 회로(27)는 종래 접착제를 이용하여 본딩될 수도 있다. 상기 패들(20)과 상기 플렉스 회로(27) 사이에서 공기 방울이 형성되는 현상을 방지하기 위해서, 상기 패들(20)의 표면에 플렉시블 회로(27)를 단단히 고정하는데 폴리이미드 접착제가 사용될 수도 있다.
플렉스 회로(27)는 복수 세트의 본딩 패드(28)에 접속되어 있는 복수의 상호 접속부로 구성되어 있다. 도 1에는 패들(20)의 상부면에서 반도체 다이(22)의 다이 장착 영역을 정하기 위해 플렉스 회로(27)의 주위에 배열되어 있는 한 세트의 본딩 패드(28)가 예시되어 있다. 마찬가지로, 제2 다이 장착영역을 제공하기 위해 다른 세트의 본딩 패드(28)가 패들(20)의 하부면상에 장착되어 있는 제2 반도체 다이에 설치되어 있다(도 2참조).
플렉스 회로(27)의 모든 상호 접속 라인은 패들(20)의 상부면상에 위치되어 있는 제1 세트의 본딩 패드(28)와 패들(20)의 바닥면상에 위치된 제2 세트의 본딩 패드(28)사이에 전기적인 상호 접속을 제공하기 위해 패들(20)의 일측상에 뻗어 있는 플렉시블 절연 재료로 존재할 수도 있다. 일반적으로, 플렉스 회로(27)는 1인치의 수천분의 1.5 정도의 두께를 가지고 있고, 그리고 패들의 일측면과 리드 핑거(21)의 분리된 공간에 용이하게 끼워져 있다.
반도체 다이(22)는 앞면을 가지고 있으며, 이때 이 앞면에는 통상적으로 이 다이의 주변에 분포되어 있는 복수의 입/출력(I/O) 본드 패드(25)를 포함하고 있는 접적 회로가 구성되어 있다. 일실시예에 따라, 통상적으로 금 또는 알루미늄을 포함하고 있는 매우 미세한 와이어(31)가 본딩 패드(28) 및/또는 리드 핑거(21)를 가지고 있는 I/O 본드 패드(25)를 전기적으로 접속하는데 사용된다.
도 2에는 절단선 30-30'에서 취한 도 1의 패키지의 횡단면도가 예시되어 있다. 알 수 있는 바와같이, 도 2에는 패들(20)의 상부면에 대향하여 플렉스 회로(27)상에 장착되어 있는 반도체 다이(22)가 도시되어 있다. 플렉스 회로(27)는 패들(20)의 측면(35)에 둘러싸여 있고, 그리고 제2 반도체 다이(23)의 또 다른 다이 장착 영역을 정하는 제2 세트의 본딩 패드(28)를 포함하고 있다. 반도체 다이(23)는 패들(20)의 하부 주요면에 장착되어 있다.
상기 플렉스 회로 절연 재료에 상기 반도체 다이(22,23)를 장착하지 않는 대안은, 플렉스 회로(27)로부터 상기 다이 장착 영역을 제거함으로서 복수의 개구가 해당 다이에 적합하도록 충분히 제공된다. 이러한 실시예가 도 5에 도시되어 있으며, 이때 상기 반도체 다이(22,23)는 개구(29)내의 패들(29)에 직접 장착되어 있다. 플렉스 회로(27)는 여전히 패들(20)에 적층되어 있지만, 상기 플렉스 회로의 재료는 더 이상 상기 패들로부터 상기 다이를 절연시키지 않기 때문에 양호한 열 전도성이 존재하게 된다. 따라서, 이 대안은 높은 전력 손실을 가지고 있는 IC에 매우 적합하다.
도 2의 실시예에서, 집적 회로는 반도체 다이(22,23)의 외측 표면상에 구성되어 있다. 각각의 다이는 회로가 없는 뒷면을 가지고 있다. 본 발명에 따라, 반도체 다이(22,23)의 뒷면은 플렉스 회로(27)에 장착되어 있고, 이 플렉스 회로는 패들(20)의 상부 및 하부 주요 면에 각각 적층되어 있다. 환언하면, 반도체 다이(22,23)의 복수의 표면상에 제조된 집적 회로는 와이어 본딩이 가능하도록 노출되어 있다. 와이어(31)를 통해 각각의 다이의 여러 I/O 본드 패드에서부터 플렉스 회로(27)상의 본딩 패드(28)까지 접속이 행해진다. 본 발명에 따른 제조 공정중에 각종 와이어 본딩 기술이 사용될 수 있음을 이해해야 한다.
다른 실시예에서, 잘 알려진 "플립 칩(flip chip)" 장착 기술을 사용하여 상기 플렉스 회로에 하나 또는 2개의 다이가 표면이 아래로 향하게 장착될 수도 있다. 예컨대, 도 4에는 "플립 칩" 방식으로 플렉스 회로(27)에 다이(22,23)가 표면이 아래로 향하게 장착되어 있는 구성이 예시되어 있다. 플립 칩 장착은 상기 집적 회로의 본드 패드(25)상에의 복수의 솔더 범프(solder bump)(41)의 형성을 포함하고 있다. 플렉스 회로(27)는, 상기 다이가 상기 플렉스 회로 기판에 표면이 아래로 향하게 배치되면, 솔더 범프(41)가 상기 플렉스 회로의 대응 본딩 패드(28)(또는, 이와 유사한 금속 접속 지점)에 정렬될 수 있도록 제조되어 있다. 이에따라, 다이(22,23)의 각각의 표면은 패들(20)의 상부 및 하부면에 적층된 플렉스 회로의 여러 부분에 인접하게 된다.
따라서, 플립 칩 장착은 집적 회로를 상기 플렉스 회로에 접속할 때에 와이어 본딩을 방지해 준다. 물론, 와이어(31)는 상기 프레임의 리드 핑거(21)에 플렉스 회로(27)를 (예컨대, 추가적인 본딩 패드(28)를 통해) 상호 접속하는데 여전히 필요하다.
도 2를 다시 참조하면, 상기 실시예에 도시된 패키지의 제조에 유용한 예시적인 공정은 이하의 복수의 스텝을 포함하고 있을 수도 있다. 먼저, 일단, 플렉스 회로(27)가 패들(20)에 접착제에 의해 부착되면, 뒷면측 다이(반도체 다이(23))는 플렉스 회로(27)의 다이 장착 영역상에서 패들(20)의 하부면에 본딩된다. 다이(23)는 통상적인 에폭시 접착제를 사용하여 장착될 수도 있다. 다음에, 와이어(31)가 다이(23)상에 구성되어 있는 집적 회로의 I/0 패드(25)에 그리고 플렉스 회로(27)상의 대응 본딩 패드(28)상에 본딩된다. 플렉스 회로(27)에서의 본딩 패드(28)의 구성은 원래 특정 반도체 다이용으로 채택되어 있다.
암호화 시스템에서의 본 발명의 반도체 패키지의 구현에 의해, 반도체 다이(22)와 반도체 다이(23)간의 접속의 개수가 최대화되고, 그리고 다이(22)에서부터 리드 핑거(21)까지의 접속의 개수가 최소화된다. 예컨대, 다이(22)와 다이(23)간의 민감한 주소 및 데이타 라인 접속은 본딩 패드(25)에서부터 본딩 패드(28)까지, 하지만 핑거(21)와의 접속없이 와이어 본드를 통해 행해진다. 패드(25)에서부터 패드(28)까지의 와이어 접속 및 다이(22)용 리드 핑거(21)는 전력 공급 라인과 기본적인 I/O 신호에 제한되게 된다.
복수의 상기 세트의 패드(28)간의 상호 접속 경로 설계는 상기 집적 회로의 I/O 본드 패드(25)의 위치와 경로 패턴을 정하는 방법과 통상적으로 관련되어 있는 종래 방법에 비해 비교적 간단하고 비용이 저렴한 작업이다. 본 발명의 유리한 특징중 하나는 상기 다이상에 제조된 IC에 대해 어떠한 변화도 필요없다는 점이고, 이때 유일한 필요 요건은 충분한 다이 장착 영역을 제공하기 위해 다이(23)의 에지상에 플렉스 회로(27)의 본딩 패드가 분포되어야 한다는 점이다. 또한, 리드 핑거(21)와 반도체 다이(23)를 상호 접속하는데 와이어(31)가 필요없음에 주의하자. 환언하면, 반도체 다이(23)는 플렉스 회로(27)에만 상호 접속되어 있다. 본 발명의 이 측면에 의해 데이타 보안 기술을 유리하게 구현할 수 있게 된다.
다이(23)가 플렉스 회로(27)에 장착 및 와이어 본딩된 후에, 상기 리드프레임이 뒤집혀서, 반도체 다이(22)에 대해 동일한 공정이 반복된다. 이들 동작간의 유일한 차이점은 와이어(31)가 플렉스 회로(27)와 리드 핑거(21)에 다이(22)의 집적 회로를 본딩하는데 사용된다는 점이다. 예컨대, 다이(22)상의 복수의 본드 패드(25)중 일부는 리드 핑거(21)에만 접속될 수 있고, 다른 일부는 플렉스 회로(27)상의 패드(28)에만 접속될 수 있으며, 또 다른 일부는 패드(28)와 핑거(21)에 접속될 수 있다. 일단, 모든 와이어 본딩이 완료되면, 상기 반도체 다이, 패들, 및 리드 핑거는 일반적으로 플라스틱을 포함하고 있는 패킹 재료(50)내에 포장된다. 상기 구성요소들을 포장하는데 사용된 상기 처리 스텝들은 패키징 분야에서 잘 알려져 있고 표준이 되고 있다.
침입에 대비해서 최대한의 보호를 제공하기 위해, 보안 코팅(40)이 포장 절차 전에 상기 반도체 다이 모두를 덮기 위해 제공된다. 본 발명의 이 측면이 도 2에 도시되어 있으며, 이때 보안 코팅(40)은 상기 집적 회로의 물리적인 접근을 방지하기 위해 상기 다이를 포장하는 재료의 적절한 코팅이다. 일실시예에서, 폴리머 포장이 보안 코팅(40)으로서 사용된다. 이상적으로는, 사용된 상기 재료는 가시 광선, 또는 다른 형태의 방출광, 예컨대 X 광선에 비투과성이어야 한다. 보안 코팅(40)의 용도는 상기 패키지내에 수용되어 있는 집적 회로에 물리적인 보호를 제공하는 것이다. 그러므로, 보안 코팅(40)으로서 사용된 재료는, 이 코팅(40)을 통과하는 어떠한 시도라도 내부에 구성된 집적 회로의 실질적인 파괴를 유발할 수 있도록, 상기 반도체 다이의 표면에 대한 접착을 포함하고 있는 특성을 가지고 있어야 한다.
앞서 설명한 바와같이, 본 발명은 암호화/해독 시스템을 구현하는데 우수한 패키지를 제공한다. 본 발명의 패키지는 또한 동일한 리드프레임에 상호 보완적인 기능을 가지고 있는 2개 이상의 다이를 집적화하는데 이상적으로 적합하다. 일예로서, 도 2의 반도체 다이(22)는 비휘발성 플래시 메모리를 구비하고 있는 반도체 다이(23)를 가지고 있는 마이크로프로세서 또는 마이크로제어기 디바이스를 구비하고 있을 수도 있다. 반도체 다이(23)는 플렉스 회로(27)의 패드(28)에만 접속되어 있으므로, 이 반도체 다이(23)는 반도체 다이(22)의 집적 회로를 통해서만 액세스될 수 있다. 이에따라, 사실상 칩입자는 반도체 다이(23)에 저장된 데이타, 프로그램, 코드, 또는 알고리즘을 액세스할 수 없게 된다. 또한, 보안 코팅(40)의 사용과 더불어, 반도체 다이(22)와 반도체 다이(23)의 등을 맞댄 관계에 의해, 상기 반도체 다이를 검사하기 위해 복제자가 상기 패키지를 물리적으로 통과하는데 매우 어렵게 된다. 따라서, 본 발명은 최대 데이타 보안을 필요로 하는 특수 응용에 매우 적합하다. 또한, 본 발명은 다수의 상이한 반도체 디바이스 및 패키지 형태에 용이하게 채택될 수 있는데, 이는 상기 플렉스 회로(27)가 상이한 구성 요소 또는 다이를 수용할 수 있도록 단지 변동될 필요가 있기 때문이다.
이제, 도 3을 참조하면, 본 발명의 멀티 다이 패키지의 또 다른 실시예의 단면도가 도시되어 있다. 도 3에서, 단일의 반도체 다이(22)가 패들(20)의 상부 주요면에 적층되어 있는 플렉스 회로(27)의 일부분에 장착되어 있다. 패들(20)의 하부 주요 면에 적층되어 있는 플렉스 회로(27)의 일부분에 장착되어 있는 두 반도체 다이(23,33)가 도시되어 있다. 도 3의 실시예에 대한 플렉스 회로 본딩 동작, 다이 장착 동작, 및 와이어 본딩 동작은 도 1 및 도 2와 더불어 설명된 동작과 동일하다.
본 발명에 따라 단일의 패키지내에 수용될 수도 있는 칩의 개수에 대한 제한은 상기 패들(20)이 개개의 다이 각각을 수용하기에 충분할 정도로 커야한다는 점을 당업자는 알수 있다. 2개 이상의 반도체 다이가 패들(20)에 장착되어 있는 경우에, 플렉스 회로(27)는 각각의 다이의 별도의 다이 장착 영역을 정하기 위해 배열되어 있는 복수의 세트의 본딩 패드(28)를 가지고 있을 필요가 있다. 상기 반도체 다이의 상대적인 크기에 대한 엄격한 제한이 존재하는 않음을, 즉 반도체 다이(22)는 반도체 다이(23)(도 2)보다 클 수도 있고 작을 수도 있고, 그리고 반도체 다이(22)는 반도체 다이(23,33)(도 3)의 조합보다 클 수도 있고 작을 수도 있음을 주의하자.
본 발명에 대한 다수의 변형예 및 수정예가 이상의 설명을 읽은 후에 당업자에게 명백해짐은 물론이지만, 예로서 도시 및 설명된 상기 특정 실시예는 결코 제한을 의도하지 않았음을 이해해야 한다. 그러므로, 예시된 도면의 상세 내용에 대한 참조는 청구의 범위에 한정되는 것으로 의도되지 않았으며, 이때 청구의 범위는 본 발명에 필수적인 것으로 간주되는 구성만을 언급하고 있다.

Claims (37)

  1. 복수의 리드 핑거와, 측면, 및 실질적으로 평행한 제1 및 제2 주요면을 가지고 있는 몸체를 가지고 있는 패들을 포함하고 있는 리드프레임;
    상기 제1 및 제2 주요면에 적층되어 상기 패들의 측면에 의해 둘러싸여 있는 플렉시블 회로로서, 이 플렉시블 회로는 내부에 존재하는 복수의 상호 접속부를 가지고 있고, 이 상호 접속부는 상기 제1 주요면상에 설치되어 있는 제1 세트의 본딩 영역, 및 상기 제2 주요면상에 설치되어 있는 제2 세트의 본딩 영역을 가지고 있는 플렉시블 회로;
    위에 구성되어 있는 집적 회로를 가지고 있는 앞면, 및 뒷면을 각각 가지고 있는 제1 및 제2 반도체 다이로서, 이 제1 반도체 다이의 뒷면은 상기 제1 주요면에 본딩되어 있고, 상기 제2 반도체 다이의 뒷면은 상기 패들의 상기 제2 주요면에 본딩되어 있는 제1 및 제2 반도체 다이;
    상기 제1 반도체 다이의 집적 회로를 상기 제1 세트의 본딩 영역에 그리고 상기 리드 핑거에 전기적으로 접속하는 제1 세트의 와이어;
    상기 제2 반도체 다이의 집적 회로를 상기 제2 세트의 본딩 영역에 전기적으로 접속하는 제2 세트의 와이어로서, 이에 의해 상기 제1 및 제2 반도체 다이의 집적 회로가 함께 접속되는 제2 세트의 와이어; 및
    상기 반도체 다이를 포장하고 있는 케이싱을 구비하고 있으며,
    상기 패들과 상기 제1 및 제2 반도체 다이는 각각 측방향 치수를 가지며, 상기 패들의 측방향 치수는 상기 제1 및 제2 반도체 다이의 측방향 치수보다 큰 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 제1 및 제2 반도체 다이를 덮고 있는 코팅을 더 구비하고 있으며, 상기 코팅은 상기 반도체 다이의 앞면에 접착되어 있는 재료를 구비하고 있고, 따라서 상기 재료의 투과는 위에 구성되어 있는 집적 회로를 실질적으로 파괴하는 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서, 상기 재료는 광을 투과시키지 않는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서, 상기 케이싱은 플라스틱을 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 케이싱은 세라믹을 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서, 상기 제1 반도체 다이의 측방향 치수는 상기 제2 반도체 다이의 측방향 치수보다 큰 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서, 상기 제2 반도체 다이의 측방향 치수는 상기 제1 반도체 다이의 측방향 치수보다 큰 것을 특징으로 하는 반도체 패키지.
  8. 제 2 항에 있어서, 플렉시블 회로는 개구를 포함하고 있고, 상기 제1 세트의 본딩 패드는 상기 개구의 주위에 설치되어 있으며, 상기 제1 반도체 다이는 상기 개구를 통해 상기 패들의 제1 주요면에 직접 장착되어 있는 것을 특징으로 하는 반도체 패키지.
  9. 복수의 리드 핑거와, 측면, 및 실질적으로 평행한 제1 및 제2 주요면을 가지고 있는 몸체를 가지고 있는 패들을 포함하고 있는 리드프레임;
    내부에 존재하는 복수의 상호 접속부를 가지고 있는 플렉시블 기판으로서, 이 플렉시블 기판의 제1 부분은 상기 패들의 제1 주요면에 본딩되어 있고, 상기 플렉시블 기판의 제2 부분은 상기 패들의 제2 주요면에 본딩되어 있는 기판;
    뒷면, 및 위에 구성되어 있는 집적 회로를 가지고 있는 앞면을 각각 가지고 있는 제1 및 제2 반도체 다이로서, 이 제1 반도체 다이의 앞면의 집적 회로는 상기 기판의 제1 부분에 장착되어 있는 복수의 전도성 범프에 접속되어 있고, 이때, 상기 범프는 상기 제1 반도체 다이의 집적 회로와 상기 복수의 상호 접속부사이에 전기적인 접속을 제공하는 제1 및 제2 반도체 다이;
    상기 복수의 상호 접속부를 상기 리드 핑거에 전기적으로 접속하는 제1 세트의 와이어;
    상기 제2 반도체 다이의 집적 회로를 상기 복수의 상호 접속부에 전기적으로 접속하는 제2 세트의 와이어로서, 이에 의해 상기 제1 및 제2 반도체 다이의 집적 회로가 함께 접속되는 제2 세트의 와이어; 및
    상기 제1 및 제2 반도체 다이, 및 상기 제1 및 제2 세트의 와이어를 포장하고 있는 케이싱을 구비하고 있으며,
    상기 패들과 상기 제1 및 제2 반도체 다이는 각각 측방향 치수를 가지며, 상기 패들의 측방향 치수는 상기 제1 및 제2 반도체 다이의 측방향 치수보다 큰 것을 특징으로 하는 반도체 패키지.
  10. 제 9 항에 있어서, 상기 제1 및 제2 반도체 다이를 덮고 있는 코팅을 더 구비하고 있으며, 상기 코팅은 상기 제1 및 제2 반도체 다이의 앞면에 접착되어 있는 재료를 구비하고 있고, 따라서 상기 재료의 투과는 위에 구성되어 있는 집적 회로를 실질적으로 파괴하는 것을 특징으로 하는 반도체 패키지.
  11. 제 10 항에 있어서, 상기 재료는 광을 투과시키지 않는 것을 특징으로 하는 반도체 패키지.
  12. 제 9 항에 있어서, 상기 케이싱은 플라스틱을 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  13. 제 9 항에 있어서, 상기 케이싱은 세라믹을 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  14. 제 9 항에 있어서, 각각의 상기 패들과 상기 제1 및 제2 반도체 다이는 관련되어 있는 치수를 가지고 있고, 상기 패들의 측방향 치수는 상기 제1 및 제2 주요면에 실질적으로 평행하고 그리고 상기 제1 또는 제2 반도체 다이의 측방향 치수보다 큰 것을 특징으로 하는 반도체 패키지.
  15. 제 9 항에 있어서, 상기 제2 반도체 다이의 측방향 치수는 상기 제1 반도체 다이의 측방향 치수보다 큰 것을 특징으로 하는 반도체 패키지.
  16. 복수의 리드 핑거와, 측면, 및 실질적으로 평행한 제1 및 제2 주요면을 가지고 있는 몸체를 가지고 있는 패들을 포함하고 있는 리드프레임;
    내부에 존재하는 복수의 상호 접속부를 가지고 있는 플렉시블 기판으로서, 이 플렉시블 기판의 제1 부분은 상기 패들의 제1 주요면에 평행하게 본딩되어 있고, 상기 기판의 제2 부분은 상기 패들의 제2 주요면에 평행하게 본딩되어 있는 플렉시블 기판;
    뒷면, 및 위에 구성되어 있는 집적 회로를 가지고 있는 앞면을 각각 가지고 있는 제1 및 제2 반도체 다이로서, 이 제1 반도체 다이의 앞면의 집적 회로는 상기 플렉시블 기판의 제1 부분에 장착되어 있는 복수의 제1 전도성 범프에 접속되어 있고, 이때, 상기 제1 범프는 상기 제1 반도체 다이의 집적 회로와 상기 복수의 상호 접속부사이에 전기적인 접속을 제공하며, 상기 제2 반도체 다이의 앞면의 집적 회로는 상기 기판의 제2 부분에 장착되어 있는 복수의 제2 전도성 범프에 접속되어 있고, 이때, 상기 제2 범프는 상기 제2 반도체 다이의 집적 회로와 상기 복수의 상호 접속부사이에 전기적인 접속을 제공하는 제1 및 제2 반도체 다이;
    상기 복수의 상호 접속부의 일부분을 상기 리드 핑거에 전기적으로 접속하는 한 세트의 와이어; 및
    상기 제1 및 제2 반도체 다이, 및 상기 세트의 와이어를 포장하고 있는 케이싱을 구비하고 있으며,
    상기 패들과 상기 제1 및 제2 반도체 다이는 각각 측방향 치수를 가지며, 상기 패들의 측방향 치수는 상기 제1 및 제2 반도체 다이의 측방향 치수보다 큰 것을 특징으로 하는 반도체 패키지.
  17. 제 16 항에 있어서, 상기 제1 및 제2 반도체 다이를 덮고 있는 코팅을 더 구비하고 있으며, 상기 코팅은 상기 제1 및 제2 반도체 다이의 앞면에 접착되어 있는 재료를 구비하고 있고, 따라서 상기 재료의 투과는 위에 구성되어 있는 집적 회로를 실질적으로 파괴하는 것을 특징으로 하는 반도체 패키지.
  18. 제 17 항에 있어서, 상기 재료는 광을 투과시키지 않는 것을 특징으로 하는 반도체 패키지.
  19. 제 16 항에 있어서, 상기 케이싱은 플라스틱을 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  20. 제 16 항에 있어서, 상기 케이싱은 세라믹을 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  21. 제 16 항에 있어서, 각각의 상기 패들과 상기 제1 및 제2 반도체 다이는 관련되어 있는 측방향 치수를 가지고 있고, 상기 패들의 측방향 치수는 상기 제1 및 제2 주요면에 실질적으로 평행하고 그리고 상기 제1 또는 제2 반도체 다이의 측방향 치수보다 큰 것을 특징으로 하는 반도체 패키지.
  22. 제 16 항에 있어서, 상기 제1 반도체 다이의 측방향 치수는 상기 제2 반도체 다이의 측방향 치수보다 큰 것을 특징으로 하는 반도체 패키지.
  23. 제 16 항에 있어서, 상기 제2 반도체 다이의 측방향 치수는 상기 제1 반도체 다이의 방향 치수보다 큰 것을 특징으로 하는 반도체 패키지.
  24. 실질적으로 평행한 제1 및 제2 주요면, 및 측면을 가지고 있는 패들을 포함하고 있는 리드프레임으로서, 상기 제1 및 제2 주요면은 실질적으로 상기 측면에 수직이고, 또한 상기 리드프레임은 상기 패들의 제1 및 제2 주요면과 동일한 전체 플레인에 설치되어 있는 복수의 리드 핑거를 포함하고 있으며, 상기 리드 핑거는 상기 패들에 인접해서, 하지만 접촉없이 뻗어 있고, 이때, 상기 리드 핑거의 일부분은 결정된 간격만큼 상기 패들의 측면으로부터 떨어져 있는 리드프레임;
    별개의 세트의 본딩 패드를 상호 접속하는 복수의 전도성 라인을 구비하고 있는 플렉시블 회로로서, 이 플렉시블 회로는 상기 제1 및 제2 주요면에 적층되어, 상기 패들의 측면에서 둘러싸여 있으며, 따라서 제1 세트의 본딩 패드는 상기 제1 주요면에의 제1 다이 장착 영역을 제공하고, 제2 세트의 본딩 패드는 상기 패들의 제2 주요면에의 제2 다이 장착 영역을 제공하는 플렉시블 회로;
    뒷면, 및 위에 구성되어 있는 집적 회로를 가지고 있는 앞면을 각각 가지고 있는 제1 및 제2 반도체 다이로서, 이 제1 반도체 다이는 상기 플렉시블 회로의 제1 다이 장착 영역에 장착되어 있고, 상기 제2 반도체 다이는 상기 플렉시블 회로의 제2 다이 장착 영역에 장착되어 있는 제1 및 제2 반도체 다이;
    상기 제1 및 제2 반도체 다이의 집적 회로를 상기 제1 및 제2 세트의 본딩 패드에 전기적으로 접속하는 제1 및 제2 상호 접속부로서, 이에 의해 상기 제1 및 제2 반도체 다이의 집적 회로가 함께 접속되는 제1 및 제2 상호 접속부;
    상기 제2 반도체 다이의 집적 회로를 상기 제2 세트의 본드 패드에 전기적으로 접속하는 한 세트의 와이어; 및
    상기 제1 및 제2 반도체 다이를 포장하고 있는 케이싱을 구비하고 있으며,
    상기 패들과 상기 제1 및 제2 반도체 다이는 각각 측방향 치수를 가지며, 상기 패들의 측방향 치수는 상기 제1 및 제2 반도체 다이의 측방향 치수보다 큰 것을 특징으로 하는 반도체 패키지.
  25. 제 24 항에 있어서, 각각의 상기 제1 및 제2 세트의 상호 접속부는 제1 및 제2 반도체 다이의 표면이 상기 플렉시블 회로의 제1 및 제2 다이 장착 영역에 각각 인접하도록 솔더 범프를 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  26. 제 25 항에 있어서, 상기 복수의 전도성 라인은 구리를 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  27. 제 24 항에 있어서, 상기 패들은 상기 패키지내의 중심에 위치되어 있는 것을 특징으로 하는 반도체 패키지.
  28. 제 24 항에 있어서, 상기 플렉시블 회로는 상기 패들의 제2 주요면에 제3다이 장착 영역을 제공하는 제3세트의 본딩 패드를 더 포함하고 있고,
    상기 패키지는 뒷면, 및 위에 구성되어 있는 집적 회로를 가지고 있는 앞면을 가지고 있는 제3반도체 다이로서, 상기 플렉시블 회로의 상기 제3다이 장착 영역에 장착되어 있는 제3반도체 다이; 및
    상기 제3반도체 다이의 집적 회로를 상기 제3세트의 본딩패드에 전기적으로 접속하는 제3세트의 상호 접속부로서, 이에 의해 상기 제3반도체 다이의 집적 회로가 상기 제1 반도체 다이 또는 제2 반도체 다이에, 또는 상기 제1 및 제2 반도체 다이에 접속되는 제3세트의 상호 접속부를 더 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  29. 제 28 항에 있어서, 상기 제3반도체 다이의 뒷면은 상기 플렉시블 회로의 제3다이 장착 영역에 장착되어 있고, 상기 제3세트의 상호 접속부는 상기 제3반도체 다이의 앞면상의 집적 회로를 상기 제3세트의 본딩 패드에 접속하는 와이어를 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  30. 제 28 항에 있어서, 상기 제3세트의 상호 접속부는 상기 제3반도체 다이의 앞면이 상기 플렉시블 회로의 제3다이 장착 영역에 인접하도록 솔더 범프를 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  31. 제 28 항에 있어서, 상기 케이싱은 플라스틱인 것을 특징으로 하는 반도체 패키지.
  32. 제 28 항에 있어서, 상기 케이싱은 세라믹인 것을 특징으로 하는 반도체 패키지.
  33. 제 24 항에 있어서, 상기 제1 및 제2 반도체 다이를 적절히 덮고 있는 코팅을 더 구비하고 있으며, 이 코팅은 상기 반도체 다이의 앞면에 접착된 재료를 포함하고 있으며, 따라서 이 재료의 투과는 위에 구성되어 있는 집적 회로를 실질적으로 파괴하는 것을 특징으로 하는 반도체 패키지.
  34. 제 24 항에 있어서, 상기 제1 반도체 다이의 집적 회로는 마이크로프로세서 또는 마이크로제어기를 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  35. 제 24 항에 있어서, 상기 제2 반도체 다이의 집적 회로는 전용 코드를 저장하는 메모리 디바이스를 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  36. 코드 및/또는 데이타 보안을 제공하는 반도체 패키지에 있어서,
    복수의 리드 핑거, 및 대향된 제1 및 제2 주요면을 가지고 있는 패들을 포함하고 있는 리드 프레임;
    제1 부분, 제2 부분, 및 내부에 존재하는 복수의 상호 접속부를 가지고 있는 플렉시블 회로로서, 상기 제1 및 제2 부분이 상기 패들의 상기 제1 및 제2 주요면에 각각 적층되어 있는 플렉시블 회로;
    위에 제조되어 있는 각각의 제1 및 제2 집적 회로를 가지고 있는 제1 및 제2 반도체 다이로서, 상기 제1 반도체 다이는 상기 플렉시블 회로의 제1 부분에 장착되어 있고, 상기 제2 반도체 다이는 상기 플렉시블 회로의 제2 부분에 장착되어 있으며, 상기 제2 집적 회로는 코드 및/또는 데이타를 저장하는 메모리를 구비하고 있고, 상기 제1 집적 회로는 상기 제2 집적 회로의 메모리에 저장된 코드 및/또는 데이타에 대한 단독의 액세스를 제공하는 디바이스를 구비하고 있는 제1 및 제2 반도체 다이;
    상기 제1 및 제2 반도체 다이를 상기 플렉시블 회로의 상호 접속부에 전기적으로 접속하는 수단;
    상기 제1 반도체 다이를 상기 리드 핑거에 전기적으로 접속하는 수단; 및
    상기 제1 및 제2 반도체 다이를 포장하고 있는 케이싱을 구비하고 있는 것을 특징으로 하는 반도체 패키지.
  37. 코드 및/또는 데이타 보안을 제공하는 반도체 패키지에 있어서,
    복수의 리드 핑거, 및 대향된 제1 및 제2 주요면을 가지고 있는 패들을 포함하고 있는 리드 프레임;
    제1 부분, 제2 부분, 및 내부에 존재하는 복수의 상호 접속부를 가지고 있는 플렉시블 회로로서, 상기 제1 및 제2 부분이 상기 패들의 상기 제1 및 제2 주요면에 각각 적층되어 있는 플렉시블 회로;
    위에 제조되어 있는 각각의 제1 및 제2 집적 회로를 가지고 있는 제1 및 제2 반도체 다이로서, 상기 제1 반도체 다이는 상기 플렉시블 회로의 제1 부분에 장착되어 있고, 상기 제2 반도체 다이는 상기 플렉시블 회로의 제2 부분에 장착되어 있으며, 상기 제2 집적 회로는 코드 및/또는 데이타를 저장하는 메모리를 구비하고 있고, 상기 제1 집적 회로는 상기 제2 집적 회로의 메모리에 저장된 코드 및/또는 데이타에 대한 단독의 액세스를 제공하는 디바이스를 구비하고 있는 제1 및 제2 반도체 다이;
    상기 제1 및 제2 반도체 다이를 상기 플렉시블 회로의 상호 접속부에 전기적으로 접속하는 수단;
    상기 제1 반도체 다이를 상기 리드 핑거에 전기적으로 접속하는 수단; 및
    상기 제1 및 제2 반도체 다이를 포장하고 있는 케이싱을 구비하고 있으며,
    상기 패들과 상기 제1 및 제2 반도체 다이는 각각 측방향 치수를 가지며, 상기 패들의 측방향 치수는 상기 제1 및 제2 반도체 다이의 측방향 치수보다 큰 것을 특징으로 하는 반도체 패키지.
KR1019970706057A 1995-03-13 1996-03-12 복수의반도체다이를수용한패키지 KR100272846B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/402,933 1995-03-13
US08/402,933 US5719436A (en) 1995-03-13 1995-03-13 Package housing multiple semiconductor dies

Publications (2)

Publication Number Publication Date
KR19980702651A KR19980702651A (ko) 1998-08-05
KR100272846B1 true KR100272846B1 (ko) 2000-11-15

Family

ID=23593865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970706057A KR100272846B1 (ko) 1995-03-13 1996-03-12 복수의반도체다이를수용한패키지

Country Status (8)

Country Link
US (2) US5719436A (ko)
EP (1) EP0815615B1 (ko)
JP (1) JP3717937B2 (ko)
KR (1) KR100272846B1 (ko)
AU (1) AU5189596A (ko)
DE (1) DE69632817T2 (ko)
MY (1) MY124460A (ko)
WO (1) WO1996028860A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160089274A (ko) * 2014-12-23 2016-07-27 인텔 코포레이션 패키지 온 패키지 제품을 위한 와이어 리드를 갖는 집적 패키지 설계

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0137826B1 (ko) * 1994-11-15 1998-04-28 문정환 반도체 디바이스 패키지 방법 및 디바이스 패키지
US7037426B2 (en) * 2000-05-04 2006-05-02 Zenon Environmental Inc. Immersed membrane apparatus
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US6054764A (en) * 1996-12-20 2000-04-25 Texas Instruments Incorporated Integrated circuit with tightly coupled passive components
US6037661A (en) * 1996-12-20 2000-03-14 International Business Machines Multichip module
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
US5990549A (en) * 1998-02-06 1999-11-23 Intel Corporation Thermal bus bar design for an electronic cartridge
JP3077668B2 (ja) * 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
GB2341482B (en) * 1998-07-30 2003-07-09 Bookham Technology Ltd Lead frame attachment for integrated optoelectronic waveguide device
SG88741A1 (en) * 1998-09-16 2002-05-21 Texas Instr Singapore Pte Ltd Multichip assembly semiconductor
US6049465A (en) * 1998-09-25 2000-04-11 Advanced Micro Devices, Inc. Signal carrying means including a carrier substrate and wire bonds for carrying signals between the cache and logic circuitry of a microprocessor
JP3886659B2 (ja) * 1999-01-13 2007-02-28 東芝マイクロエレクトロニクス株式会社 半導体装置
JP3847997B2 (ja) 1999-01-22 2006-11-22 東芝マイクロエレクトロニクス株式会社 半導体装置及び両面ｍｃｐチップ
US6890798B2 (en) 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
US6229219B1 (en) * 2000-03-29 2001-05-08 Advanced Micro Devices, Inc. Flip chip package compatible with multiple die footprints and method of assembling the same
US6560117B2 (en) 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6552910B1 (en) 2000-06-28 2003-04-22 Micron Technology, Inc. Stacked-die assemblies with a plurality of microelectronic devices and methods of manufacture
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US7298031B1 (en) * 2000-08-09 2007-11-20 Micron Technology, Inc. Multiple substrate microelectronic devices and methods of manufacture
US6607937B1 (en) 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
US6891257B2 (en) * 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
US20040080056A1 (en) * 2001-03-30 2004-04-29 Lim David Chong Sook Packaging system for die-up connection of a die-down oriented integrated circuit
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP3846437B2 (ja) * 2003-03-17 2006-11-15 株式会社日立製作所 自動車用コントロールユニット
US7057116B2 (en) * 2003-06-02 2006-06-06 Intel Corporation Selective reference plane bridge(s) on folded package
TW200501358A (en) * 2003-06-20 2005-01-01 Macronix Int Co Ltd Stacking dual-chip packaging structure
US7368320B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Method of fabricating a two die semiconductor assembly
US7564976B2 (en) * 2004-03-02 2009-07-21 International Business Machines Corporation System and method for performing security operations on network data
US8468337B2 (en) * 2004-03-02 2013-06-18 International Business Machines Corporation Secure data transfer over a network
US20050245062A1 (en) * 2004-04-29 2005-11-03 Jeff Kingsbury Single row bond pad arrangement
US7816182B2 (en) * 2004-11-30 2010-10-19 Stmicroelectronics Asia Pacific Pte. Ltd. Simplified multichip packaging and package design
TWI262564B (en) * 2005-04-29 2006-09-21 Holtek Semiconductor Inc Multi-functional chip construction
KR100631959B1 (ko) * 2005-09-07 2006-10-04 주식회사 하이닉스반도체 적층형 반도체 패키지 및 그 제조방법
US7816778B2 (en) * 2007-02-20 2010-10-19 Micron Technology, Inc. Packaged IC device comprising an embedded flex circuit on leadframe, and methods of making same
JP2009038142A (ja) * 2007-07-31 2009-02-19 Elpida Memory Inc 半導体積層パッケージ
JP2009295959A (ja) * 2008-05-09 2009-12-17 Panasonic Corp 半導体装置及びその製造方法
US9704831B2 (en) * 2010-05-21 2017-07-11 Mitsubishi Electric Corporation Power semiconductor module
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
US8951847B2 (en) 2012-01-18 2015-02-10 Intersil Americas LLC Package leadframe for dual side assembly
US11328984B2 (en) * 2017-12-29 2022-05-10 Texas Instruments Incorporated Multi-die integrated circuit packages and methods of manufacturing the same
US11088055B2 (en) * 2018-12-14 2021-08-10 Texas Instruments Incorporated Package with dies mounted on opposing surfaces of a leadframe

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155856A (ja) * 1990-10-18 1992-05-28 Hitachi Ltd 混成集積回路装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63107149A (ja) * 1986-10-24 1988-05-12 Hitachi Ltd マルチチツプモジユ−ル
JPS63244654A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 樹脂封止型集積回路装置
FR2619959B1 (fr) * 1987-08-31 1991-06-14 Thomson Semiconducteurs Circuit de detection de lumiere
JP2522524B2 (ja) * 1988-08-06 1996-08-07 株式会社東芝 半導体装置の製造方法
JPH02105446A (ja) * 1988-10-13 1990-04-18 Nec Corp 混成集積回路
JPH02201948A (ja) * 1989-01-30 1990-08-10 Toshiba Corp 半導体装置パッケージ
JPH03105952A (ja) * 1989-09-19 1991-05-02 Nec Kyushu Ltd 表面実装型半導体装置
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
US5019893A (en) * 1990-03-01 1991-05-28 Motorola, Inc. Single package, multiple, electrically isolated power semiconductor devices
JPH0439955A (ja) * 1990-06-05 1992-02-10 Mitsubishi Electric Corp 半導体装置
JPH0449650A (ja) * 1990-06-19 1992-02-19 Oki Electric Ind Co Ltd モールドパッケージ型ハイブリッドｉｃ
US5053992A (en) * 1990-10-04 1991-10-01 General Instrument Corporation Prevention of inspection of secret data stored in encapsulated integrated circuit chip
JP2593956B2 (ja) * 1990-10-18 1997-03-26 シャープ株式会社 絶縁ゲート型電界効果トランジスタの高しきい値電圧化方法
JPH0536893A (ja) * 1991-08-02 1993-02-12 Nec Corp 混成集積回路
JPH05136303A (ja) * 1991-11-08 1993-06-01 Nec Corp 電子デバイス用ヒートシンク
JP2843464B2 (ja) * 1992-09-01 1999-01-06 シャープ株式会社 固体撮像装置
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04155856A (ja) * 1990-10-18 1992-05-28 Hitachi Ltd 混成集積回路装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160089274A (ko) * 2014-12-23 2016-07-27 인텔 코포레이션 패키지 온 패키지 제품을 위한 와이어 리드를 갖는 집적 패키지 설계
KR101718321B1 (ko) 2014-12-23 2017-03-21 인텔 코포레이션 패키지 온 패키지 제품을 위한 와이어 리드를 포함하는 적층 패키지 어셈블리, 컴퓨팅 디바이스 및 집적 패키지 설계 방법

Also Published As

Publication number Publication date
AU5189596A (en) 1996-10-02
WO1996028860A1 (en) 1996-09-19
US5793101A (en) 1998-08-11
MY124460A (en) 2006-06-30
DE69632817T2 (de) 2005-07-14
EP0815615A4 (en) 2000-12-06
JPH11502063A (ja) 1999-02-16
DE69632817D1 (de) 2004-08-05
KR19980702651A (ko) 1998-08-05
EP0815615B1 (en) 2004-06-30
US5719436A (en) 1998-02-17
EP0815615A1 (en) 1998-01-07
JP3717937B2 (ja) 2005-11-16

Similar Documents

Publication Publication Date Title
KR100272846B1 (ko) 복수의반도체다이를수용한패키지
US5710459A (en) Integrated circuit package provided with multiple heat-conducting paths for enhancing heat dissipation and wrapping around cap for improving integrity and reliability
US7211900B2 (en) Thin semiconductor package including stacked dies
US6707141B2 (en) Multi-chip module substrate for use with leads-over chip type semiconductor devices
US5347428A (en) Module comprising IC memory stack dedicated to and structurally combined with an IC microprocessor chip
US7034388B2 (en) Stack type flip-chip package
US6534858B2 (en) Assembly and methods for packaged die on pcb with heat sink encapsulant
US6939739B2 (en) Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
US7224058B2 (en) Integrated circuit package employing a heat-spreader member
US6091138A (en) Multi-chip packaging using bump technology
GB2117564A (en) Mounting one integrated circuit upon another
US7030487B1 (en) Chip scale packaging with improved heat dissipation capability
JPH0846134A (ja) 半導体装置
US6803666B2 (en) Semiconductor chip mounting substrate and semiconductor device using the same
KR100230189B1 (ko) 볼 그리드 어레이 반도체 패키지
JPH1093013A (ja) 半導体装置
JP4343727B2 (ja) 半導体装置
US5434450A (en) PGA package type semiconductor device having leads to be supplied with power source potential
JP2001024149A (ja) 半導体装置
JPH09162216A (ja) 半導体装置
JPH0575013A (ja) 樹脂封止型半導体装置
JP2000091354A (ja) 半導体装置及びそれを用いた電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080826

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee