JPH04155856A - 混成集積回路装置およびその製造方法 - Google Patents

混成集積回路装置およびその製造方法

Info

Publication number
JPH04155856A
JPH04155856A JP28148790A JP28148790A JPH04155856A JP H04155856 A JPH04155856 A JP H04155856A JP 28148790 A JP28148790 A JP 28148790A JP 28148790 A JP28148790 A JP 28148790A JP H04155856 A JPH04155856 A JP H04155856A
Authority
JP
Japan
Prior art keywords
wiring board
integrated circuit
circuit device
hybrid integrated
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28148790A
Other languages
English (en)
Inventor
Yoshio Dobashi
土橋 芳男
Tsuneo Endo
恒雄 遠藤
Ikuo Akazawa
赤澤 生朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP28148790A priority Critical patent/JPH04155856A/ja
Publication of JPH04155856A publication Critical patent/JPH04155856A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Die Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は混成集積回路装置に係わり、特に高集積化が可
能な混成集積回路装置に関する。
〔従来の技術〕
混成集積回路袋W(ハイブリ、ドIc)は、基本的には
、配線基板に能動素子や受動素子等の電子部品を搭載す
るとともに、前記電子部品のうち必要なものは電極と配
線層とをワイヤで電気的に接続し、かつ前記配線基板に
リードを接続し、前記リードの外端を除く全体をパッケ
ージで封止することによって製造される。また、配線基
板への電子部品の高集積化を回るため、たとえば、日本
電気文化センター発行rNEC技報JVO1,40゜階
10/1987年、P213〜P217に記載されてい
るように、プリント基板の表裏面に電子部品を搭載して
いる。
一方、一般のICの組立では、リードフレームが使用さ
れ、リードフレームのランド(タブ)へのチップボンデ
ィング、チップの電極とリード内端間のワイヤボンディ
ング、レジンモールドによるパンケージング、不要リー
ドフレーム部分の除去、リード成形等の各作業が自動的
に行われている。この組立技術はリードフレームを用い
るため、移送が確実に行なえるとともに組立時の位置決
めが高くできるため、組立の信鯨度や生産性が高い。
そこで、混成集積回路装置においても、リードフレーム
を使用する技術が開発されている。たとえば、特開昭6
1−30067号公報には、リードフレームを使用した
構造のハイブリッドICについて開示されている。この
ハイブリット′ICは、リードフレームのランド上に多
層配線基板が固定された構造となっている。また、この
ハイブリッドICは、大容量の電子部品をランドや配線
基板に設けた貫通孔部分に収容するようにして配線基板
やランドに固定することによって、外装樹脂材の厚さが
厚くならないようにし、ハイブリッドICのコンパクト
化を実現している。
〔発明が解決しようとする課題〕
混成集積回路装置は、多機能、高集積化の要請で一層高
密度化の傾向にあり、配線基板に搭載される部品(電子
部品)も多数となって来ている。
このため、前記文献にも記載されているように、リード
フレームのランドに固定する配線基板においては配線基
板の裏面側にも部品を搭載している。
しかし、このような構造の混成集積回路袋!では、リー
ドフレームのタブの裏面が有効利用されていない、そこ
で、本発明者は前記タブの裏面の利用について検討した
。また、一般に、配線基板の表裏面に電子部品を搭載す
る場合、ワイヤボンディングを必要とする半導体チップ
等ベアーチップの搭載は、配線基板の一面にしが行われ
ない。
これは、ワイヤボンディングの際、配線基板が作業テー
ブル等に載置されるために行われない。すなわち、配線
基板の表裏面にワイヤボンディングを必要とする半導体
チップを搭載すると、−面側のワイヤボンディングが終
了した後に行う他面側のワイヤボンディング時には、−
面側のワイヤが作業テーブルに直接接触し、ショートを
始めとするワイヤの損傷が生じることによる。そこで、
本発明者は前記タブの表裏面側にそれぞれワイヤボンデ
ィングを必要とする半導体チップの搭載が可能な技術の
開発に着手し、本発明をなした。
本発明の目的は混成集積回路装置の高密度化を達成する
ことにある。
本発明の他の目的は、ワイヤボンディングを必要とする
半導体チップを、リードフレームのタブの表裏面に搭載
することが可能な混成集積回路装置の製造技術を提供す
ることにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明の混成集積回路装置はリードフレーム
を利用して製造されたものであり、その構造は、リード
フレームのタブ(支持体)にワイヤボンディングされた
半導体チップを始めとする他の電子部品を搭載した配線
基板を固定し、かつ配線基板の周囲に設けられたワイヤ
ボンディングパッドとリードとをワイヤで接続し、さら
に前記タブ、配線基板、リード内端部等をレジンモール
ドによりパッケージで被った構造であるとともに、前記
タブの表裏面にそれぞれ配線基板を固定した構造となっ
ている。前記タブは配vA基板よりも小さくなっていて
、タブから外れた配線基板裏面にも電子部品が固定され
ている。また、ワイヤボンディングされた半導体チップ
は、前記タブの表裏面側に配設され、かつこれらの半導
体チップはタブに接触しない配線基板表面に設けられて
いる。
また、前記タブの表裏面の配線基板は、タブの側方を迂
回する連結部によって連結されているとともに、この連
結部は配線構造となり、表裏両面の配線基板を電気的に
接続している。
本発明の混成集積回路装置はその組立においては、2枚
の配線基板が連結部で一体化された二連配線基板が形成
される。つぎに、この二連配線基板は2枚の配線基板が
並列に配置されかつ裏返しにされた状態で、それぞれの
裏面にワイヤボンディングを必要としない電子部品が搭
載される。つぎに、前記二連配線基板は反転されて元に
戻され、再配線基板の表面側に電子部品の搭載が行われ
る。
この配線基板の表面にはワイヤボンディングを必要とす
る電子部品、すなわち半導体チップも搭載される。そこ
で、半導体チップ搭載後にはワイヤボンディングが行わ
れる。つぎに、前記二連配線基板はリードフレームのタ
ブに固定される。前記タブに二連配線基板を固定するに
際しては、リードフレームのタブとリード内端間の隙間
に二連配線基板の一方の配線基板を入れて通過させ、そ
の後、他方の配線基板を前記タブ上に固定する。その後
、垂れ下がった状態にある一方の配線基板をタブ側に折
り返して前記タブの裏面に一方の配線基板を固定する。
この際、両者の配線基板に固定された半導体チップと配
線間に張られたワイヤは、触れられることな(配線基板
の固定作業が終了する。つぎに、一般のICの組立と同
様に配線基板のワイヤボンディングパッドとリード間の
ワイヤボンディング、レジンモールド、不要リードフレ
ーム部分の切断除去、リード成形等の作業が順次行われ
て混成集積回路装置の組立が終了する。
〔作用〕
上記した手段によれば、本発明の混成集積回路装置は、
リードフレームのタブの両面側にそれぞれ配線基板が固
定されていることから高集積化が図れる。また、前記タ
ブは配線基板よりも小さくなっているので、タブから外
れた配線基板裏面領域にも電子部品が配設されるため、
さらに高集積化が達成できる。
本発明の混成集積回路装置は、その組立において、折り
返し可能な二連配線基板を用いることがら、両者の配線
基板にワイヤボンディングを必要とする半導体チップを
搭載することができるため、配線設計の自由度が高くな
る。
本発明の混成集積回路装置は、タブの表裏面に配線基板
が固定されるとともに、再配線基板は連結部によって電
気的に接続される構造となっていることから、配線設計
が容易となる。
本発明の他の構成としては、二連配線基板に絶縁性フィ
ルムを基にした配線構造としていることから、二連配線
基板の製造および組立が正確かつ容易であるとともに、
パッケージ厚さの薄型化も可能となる。
〔実施例] 以下図面を参照して本発明の一実施例について説明する
第1図は本発明の一実施例による混成集積回路装置の要
部を示す断面図、第2図は本発明の混成集積回路装置の
製造において使用される二連配線基板を示す模式的平面
図、第3回は同しく二連配線基板の連結部を示す拡大断
面図、第4図は本発明の混成集積回路装置の製造におい
て、電子部品搭載、ワイヤボンディングが終了した二連
配線基板を示す平面図、第5図は同じく混成集積回路装
置の製造で使用されるリードフレームの平面図、第6図
は本発明の混成集積回路装置の製造において、タブに二
連配線基板を固定する状態を示す断面図である。
この実施例の混成集積回路装置は、第1図に示されるよ
うに、外観的には略矩形体レジンからなるパッケージ1
と、このパッケージ1の周面から突出する複数のリード
2とからなっている。前記パッケージ1内にはリードフ
レームの支持体(タブ)3が配設されているとともに、
このタブ3の表裏両面には配線基板4.5が接合材6.
7を介して固定されている。
一方、前記配線基Fi、4. 5の表裏面のうち、表面
側には能動素子や受動素子等の電子部品が搭載されてい
る。電子部品としては、VLSI、LSI等を構成する
半導体チップ12やチップ抵抗13、チップコンデンサ
14等からなっている。前記半導体チンプ12はベアー
チップとなっていることから、ワイヤボンディングを必
要とし、半導体チップ12の図示しない電極と、配線基
板4゜5の回路パターンにおけるワイヤボンディングパ
ッド16(第4図参照)とは、導電性のワイヤ17で接
続されている。
他方、前記タブ3は配線基板4,5よりも大幅に小さく
形成され、かつ配線基板4.5の中心部分に位置するよ
うになっている。したがって、前記タブ3から外れた固
定面側の配線基板面には、薄い電子部品、たとえば、チ
ップ抵抗13やチップコンデンサ14等ワイヤボンディ
ングが不要な電子部品が搭載されている。すなわち、前
記タブ3は0.25mm〜0.3mm程度の厚さとなり
、かつ前記接合材6.7の厚さもそれぞれ0. 2mm
程度となることから、0.5mm程度の厚さの薄いチッ
プ抵抗やチップコンデンサ等は、両者の配線基板4.5
において相互に重ならないように配置することによって
充分組み込めることになる。
さらに、前記タブ3の表面に固定された配線基板4(一
方の配線基板4)と、タブ3の裏面に固定された配線基
板5(他方の配線基板5)は、連結部20によって連結
されている。この連結部20は、後に詳述するが、第3
図に示されるような配線構造となっていて、一方の配線
基板4と他方の配線基板5とを電気的に接続している。
また、前記配線基板4.5の周囲に配設されたワイヤボ
ンディングパッド21(第4図参照)と、リード2は導
電性のワイヤ22で接続されている。また、前記配線基
板4.5の回路パターンとしては、スルーホール部18
や配線19があり、前記配線19はワイヤボンディング
パッド16.スルーホール部18.ワイヤボンディング
パッド21相互を有機的に繋ぐようになっている。
なお、この実施例の混成集積回路装置25は、リード構
造がガルウィング型となっている。
つぎに、このような混成集積回路装置25の製造方法に
ついて説明する。
この実施例では、混成集積回路装置25の製造(組立)
において、第2図に示される二連配線基板26と、第5
図に示されるリードフレーム40が製造されて使用され
る。
二連配線基板26は、第2図に示されるように、2枚の
配線基板4.5と、これら配線基板4.5を機械的かつ
電気的に接続する連結部20とで形成されている。前記
配線基板4.5は一辺が数十mmにも及ぶ矩形板となり
、一般に使用されるプリント基板やセラミック基板等か
らなっている。
これら配線基板4,5は、その表面および裏面(第2図
では表面のみが示されている)に回路パターンが形成さ
れている0回路パターンは、配線基板4.5の周囲に設
けられたワイヤボンディングパッド21.半導体チンブ
12を搭載するチップ搭載部27.このチップ搭載部2
7の周囲に配設されたワイヤボンディングバンド16.
チツプ抵抗13を搭載するチップ抵抗搭載部28.チ・
7プコンデンサ14を搭載するチップコンデンサ搭載部
29.配線基板4.5の表裏面間あるいは層間導体層を
電気的に接続するスルーホール部18゜これら各部を接
続する配線19等からなっている。
なお、回路パターンは図中一部を模式的に示しである。
連結部20は、配線構造、具体的には導電フィルム構造
となっている。すなわち、連結部20は第3図に示され
るように、可撓性の絶縁性フィルム30と、この絶縁性
フィルム30の主面に設けられた複数本の配線31と、
前記配線31の両端の接続部分32.33を除いて配線
31を被う絶縁膜34とからなっている。前記連結部2
0は、その配線31の両端の接続部分32.33が前記
配線基板4.5のワイヤボンディングパッド21に接合
材35.36を介して接続される。これによって、配線
基板4および配線基板5の回路パターンは電気的に接続
されることになる。また、前記絶縁性フィルム30は可
撓性であることから、二連配線基板26は折り返しも可
能である。
リードフレーム40は、0.25mm程度の厚さのFe
−Ni系合金あるいはCu合金等からなる金属板をエツ
チングまたは精密プレスによってバターニングすること
によって形成される。リードフレーム40は複数の単位
リードパターンを一方向に直列に並べた形状となってい
る。単位リードパターンは、一対の平行に延在する外枠
41と、この一対の外枠41を連結しかつ外枠41に直
交する方向に延在する一対の内枠42とによって形成さ
れる枠43内に形成されている。この枠43の中央には
、矩形状のタブ(支持体)3が配設されている。また、
このタブ3は、枠43の3辺中央部から枠中心に延在す
る細いタブ吊りリード44で支持されている。また、前
記枠43の各外枠41および内枠42の内側からは、相
互に平行となって枠43の中央方向に延在する短いリー
ド2が複数設けられている。このリード2は、前記枠4
3の四隅に張り出した支持片45間に亘って設けられた
細いダム46と交差するパターンとなっている。そして
、このダム46によって各リード2はその途中を支持さ
れている。前記ダム46は後述するレジンモールド時、
溶けたレジンの流出を阻止するダムとして作用する。ま
た、このダム46の内側の片持梁状のリード部分をイン
ナーリード47と呼称し、外側の部分をアウターリード
4Bと呼称している。前記インナーリード47の先端と
タブ3との間隔は広くなり、この空き領域49に相当す
る配線基板4.5の裏面側には電子部品の搭載が可能と
なる。また、このリードフレーム40にあっては、前記
二連配線基板26をタブ3に取り付ける場合、二連配線
基板26の一方の配線基板4はタブ3の表面側に固定し
、他方の配線基板5はタブ3の裏面側に固定することか
ら、他方の配線基板5は、前記タブ3と一例のり一ド2
との間から挿し込んでリードフレーム40の裏面側に位
置させる必要がある。このため、この実施例ではタブ3
の一例にはタブ吊りリード44を設け、このタブ吊りリ
ード44のない領域、すなわち挿入領域50から他方の
配線基板5を挿し込むようになっている。なお、前記外
枠41には、図示しないがガイド孔が設けられている。
このガイド孔は、リードフレーム40の移送や位置決め
等のガイドとして利用される。なお、前記リードフレー
ム40は必要に応して所望個所にメツキが施される。
つぎに、前記二連配線基板26に対して能動部品や受動
部品が搭載され、必要な部品にはワイヤポンディングが
施される。すなわち、最初に、第2図で示される二連配
線基板26が裏返しにされ、第1図に示されるように、
配線基板4.5の裏面にワイヤボンディングを必要とし
ないチップ抵抗13やチップコンデンサ14が搭載され
る。これらのチップ抵抗13やチップコンデンサ14は
、前記リードフレーム40の空き領域49に位置するた
め、たとえば0.5mmと薄いものに限定される。ただ
し、相手側の配線基板の対面部分に貫通孔を設けておけ
ば、厚い電子部品の搭載も可能である。その後、前記二
連配線基板26は反転されて配線基板4.5の表面が上
になった状態とされた後、配線基板4,5の表面にVL
Sl、LSI、IC等の半導体子ノブ12やチップ抵抗
13゜チップコンデンサ14等が搭載される。つぎに、
半導体チップ12の図示しない電極は、ワイヤ17によ
って配線基板4.5のワイヤボンディングパッド16に
電気的に接続される。
つぎに、電子部品が搭載された二連配線基板26は、リ
ードフレーム40のタブ3に固定される。
二連配線基板26は、タブ3の表面に固定される一方の
配線基板4と、タブ3の裏面に固形される他方の配線基
板5と、両配線基板4.5を連結部20で連結した構造
となっている。そこで、前記二連配線基板26をタブ3
に取り付ける場合、第6図に示されるように他方の配線
基板5を、前記リードフレーム40のタブ3とタブ吊り
リード44が設けられないリード2側との間の空間、す
なわち、挿入領域50に挿入して、他方の配線基板5を
リードフレーム40の裏側に垂れ下がるように位置させ
る。そして、この状態で、一方の配線基板4の位置決め
を行い一方の配線基板4を接合材6を介してタブ3の表
面側に固定する。その後、垂れ下がっている他方の配線
基板5を矢印で示すように回動させ、他方の配線基板5
をタブ3の裏面に接合材7を介して位置決め固定する。
このような組立方法によれば、両者の配線基板4.5に
ワイヤボンディングをした半導体チンプI2を搭載して
あっても、ワイヤ17には何も触れないことから、ワイ
ヤ17の破断やワイヤ17の接触によるショート不良は
発生しないことになる。
つぎに、配線基板4.5の周辺のワイヤボンディングパ
ッド21と、インナーリード47の先端とが、第1図に
示されるように、導電体からなるワイヤ22によって電
気的に接続される。
つぎに、このようなリードフレーム40は常用のモール
ド(トランスフプモールド)技術によって、前記タブ3
.二連配線基板26.二連配線基板26に搭載された電
子部品等、ワイヤ22.インナーリード47の内端部分
がレジンからなるパンケージ1で封止される。また、不
要となるリードフレーム部分は切断除去される。さらに
、パッケージ1から突出するリード2は成形されて、第
1図に示されるようなガルウィング型のレジンパッケー
ジ構造の混成集積回路装置25が製造される。なお、前
記パッケージ1は全体でその厚さが3乃至5mm程度で
ある。
このような実施例による本発明によれば、つぎのような
効果が得られる。
(1)本発明の混成集積回路装置は、リードフレームの
タブの表面のみならず裏面にも配線基板が固定されてい
ることから、より多くの電子部品の搭載が可能となり、
高集積化が図れるという効果が得られる。
(2)本発明の混成集積回路装置は、リードフレームの
タブの両面側にそれぞれ配線基板が固定されるが、前記
タブは配線基板よりも小さくなっているので、タブから
外れた配線基板裏面領域にも電子部品が配設されるため
、さらに多くの電子部品の搭載が可能となり、さらなる
高集積化が達成できるという効果が得られる。
(3)上記(1)および(2)により、本発明によれば
、電子部品の搭載面積の増大により、各種の電子部品の
搭載が可能となり、混成集積回路装置の高機能化、多機
能化が達成できるという効果が得られる。
(4)本発明の混成集積回路装置は、タブの表裏面に固
定された配線基板の表裏両面に電子部品が搭載できるこ
とから、一定数の電子部品の搭載の場合には、配線基板
の小型化が達成でき、混成集積回路装置の小型化が可能
となるという効果が得られる。
(5)本発明の混成集積回路装置は、その組立において
、折り返し可能な二連配線基板を用いることから、同一
面側の配線基板面にワイヤボンディングを必要とする半
導体チップを搭載することによって、前記タブの表裏面
側にワイヤボンディングを必要とする半導体チップを搭
載することができるため、配線設計の自由度が高くなる
という効果が得られる。
(6)本発明の混成集積回路装置は、タブの表裏面に配
線基板が固定されるとともに、再配線基板は連結部によ
って電気的に接続される構造となっていることから、配
線設計が容易となるという効果が得られる。
(7)上記(1)〜(6)により、本発明によれば、混
成集積回路装置の多機能、高集積化さらには小型化が図
れるという相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、前記実施例で
は2枚の配線基板4゜5を連結部20で電気的に接続し
たが、空き領域49における配線基板4.5間にコネク
タを配置して、配線基板4.5間の電気的接続を図って
もよい。
第7図は本発明の他の実施例による混成集積回路装置の
要部を示す断面図、第8図は同じく混成集積回路装置の
製造で使用されるTAB (tapeautomate
d bonding)構造の二連配線基板を示す平面図
である。この実施例では、二連配線基板26は、絶縁性
フィルム60を基にして形成される。
すなわち、−枚の絶縁性フィルム60からなるテープに
よって配線基板4.5および連結部20が形成され、か
つこれらには前記実施例と同様な回路パターンが形成さ
れる。前記配線基板4.5は細い連結片61でテープ6
5に連結されている。
そして、二連配線基板26を使用するときは、前記連結
片61の部分で切断することによって、二連配線基板2
6をテープ65がら取り外すことができる。前記二連配
線基板26は、一定幅のテープ65の表裏面に設けた銅
箔をエツチングして所望のパターンに形成したものであ
り、回路パターン各部は選択的に図示しない絶縁膜で被
われている。また、電子部品を搭載する部分やワイヤボ
ンディングを行う領域は、金メツキ等が施されている。
なお、前記テープ65の両側には、一定間隔に設けられ
たスプロケットホール62が設けられている。したがっ
て、前記二連配線基板26に対する電子部品の搭載やワ
イヤボンディングの各作業は、作業テーブル上を前記テ
ープ65を間欠的に移動させながら行うことができる。
このような実施例によれば、前記絶縁性フィルム6oが
薄いことから、パンケージ1の厚さをさらに薄くできる
。また、二連配線基板26の製造も、TAB構造の採用
により簡単かつ低コストとなり、電子部品の搭載等の作
業も正確かつ能率的に行うことができるようになる。
第9図は本発明の他の実施例による混成集積回路装置で
ある。この混成集積回路装置25は、シングルライン構
造となっていて、前記二連配線基板26は、直線的に延
在するリード2の一端に、半田等の導電性あるいは絶縁
性の接合材63を介して固定された構造となっている。
このように本発明の混成集積回路装置は、パッケージ形
態が変わっても適用できる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるり−ドフレームを用
いて製造する混成集積回路装置の製造技術に適用した場
合について説明したが、それに限定されるものではなく
、一般の混成集積回路装置の製造技術にも適用できる。
本発明は少なくとも配線基板に部品を搭載する技術には
適用できる。
〔発明の効果〕 − 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明の混成集積回路装置は、リードフレームのタブの
両面側にそれぞれ配線基板が固定され、かつ前記タブを
配線基板よりも小さくしてタブがら外れた配線基板裏面
領域にも電子部品を配設する構造となっていることがら
高集積化、高機能化が達成できる。
本発明によれば、混成集積回路装置はその組立において
、折り返し可能な二連配線基板を用いることからタブの
表裏面側の配線基板にワイヤボンディングを必要とする
半導体チップを搭載することができることと、タブの表
裏面側の配線基板が電気的に相互に接続される構造とな
っていることから、配線設計の自由度が高くなる。
【図面の簡単な説明】
第1図は本発明の一実施例による混成集積回路装置の要
部を示す断面図、 第2図は本発明の混成集積回路装置の製造において使用
される二連配線基板を示す模式的平面図、第3図は同じ
く二連配線基板の連結部を示す拡大断面図、 第4図は本発明の混成集積回路装置の製造において、電
子部品搭載、ワイヤボンディングが終了した二連配線基
板を示す平面図、 第5図は同じく混成集積回路装置の製造で使用されるリ
ードフレームの平面図、 第6図は本発明の混成集積回路装置の製造において、タ
ブに二連配線基板を固定する状態を示す断面図、 第7図は本発明の他の実施例による混成集積回路装置の
要部を示す断面図、 第8図は同しく混成集積回路装置の製造で使用されるT
AB構造の二連配線基板を示す平面図、第9図は本発明
の他の実施例による混成集積回路装置を示す断面図であ
る。 1・・・パッケージ、2・・・リード、3・・・支持体
(タブ)、4.1・・配線基板、6.7・・・接合材、
12・・・半導体チップ、13・・・チップ抵抗、14
・・・チンブコンデン今、16.21・・・ワイヤボン
ディングパッド、17.22・・・ワイヤ、18・・・
スルーホール部、19・・・配線、20・・・連結部、
25・・・混成集積回路装置、26・・・二連配線基板
、27・・・チップ搭載部、28・・・チップ抵抗搭載
部、29・・・チップコンデンサ搭載部、30・・・絶
縁性フィルム、31・・・配線、32.33・・・接続
部分、34・・・絶縁膜、35.36・・・接合材、4
0・・・リードフレーム、41・・・外枠、42・・・
内枠、43・・・枠、44・・・タブ吊りリード、45
・・・支持片、46・・・ダム、47・・・インナーリ
ード、48・・・アウターリード、49・・・空き領域
、50・・・挿入領域、60・・・絶縁性フィルム、6
1・・・連結片、62・・・スプロケットホール、63
・・・接合材、65・・・テープ。

Claims (8)

    【特許請求の範囲】
  1. 1.支持体に配線基板を固定してなる混成集積回路装置
    であって、前記支持体の表裏面にそれぞれ配線基板が固
    定されかつこれら配線基板に電子部品が固定されている
    ことを特徴とする混成集積回路装置。
  2. 2.前記支持体は配線基板よりも小さくかつ支持体を外
    れた配線基板裏面領域にも電子部品が搭載されているこ
    とを特徴とする特許請求の範囲第1項記載の混成集積回
    路装置。
  3. 3.前記支持体の表裏面側にワイヤボンディングされた
    電子部品が配設されていることを特徴とする特許請求の
    範囲第1項記載の混成集積回路装置。
  4. 4.前記支持体の表裏面に固定された配線基板の所定配
    線部は電気的に接続されていることを特徴とする特許請
    求の範囲第1項乃至第3項記載の混成集積回路装置。
  5. 5.前記支持体の表裏面に固定された配線基板は前記支
    持体の表面から支持体の側方を迂回して裏面に延在する
    連結部を介して電気的に接続されていることを特徴とす
    る特許請求の範囲第4項記載の混成集積回路装置。
  6. 6.前記支持体の表裏面に固定された配線基板および前
    記連結部は一枚の絶縁性フィルムを基にした配線構造と
    なっていることを特徴とする特許請求の範囲第5項記載
    の混成集積回路装置。
  7. 7.リードフレームの支持体に配線基板を固定する工程
    と、前記配線基板のワイヤボンディングパッドとリード
    フレームのリードとを導電性のワイヤで接続する工程と
    、所定部をパッケージで被う工程と、不要リードフレー
    ム部分を切断除去する工程とを有する混成集積回路装置
    の製造方法であって、二枚の配線基板の中間を可撓性の
    連結部によって一体化した二連配線基板を形成する工程
    と、前記二連配線基板の各配線基板に電子部品を動作可
    能に搭載する工程と、リードフレームの支持体の表面に
    前記二連配線基板の一方の配線基板を固定するとともに
    前記連結部で折り返して他方の配線基板の裏面を前記支
    持体の裏面に固定する工程と、前記配線基板のワイヤボ
    ンディングパッドとリードフレームのリードとを導電性
    のワイヤで接続する工程とを有することを特徴とする混
    成集積回路装置の製造方法。
  8. 8.前記二連配線基板の各配線基板の同一面となる表面
    にのみワイヤボンディングを必要とする電子部品を固定
    しかつこの二連配線基板の配線基板は相互の裏面側が対
    面するように折り返してそれぞれ前記支持体に固定する
    ことを特徴とする特許請求の範囲第7項記載の混成集積
    回路装置の製造方法。
JP28148790A 1990-10-18 1990-10-18 混成集積回路装置およびその製造方法 Pending JPH04155856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28148790A JPH04155856A (ja) 1990-10-18 1990-10-18 混成集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28148790A JPH04155856A (ja) 1990-10-18 1990-10-18 混成集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04155856A true JPH04155856A (ja) 1992-05-28

Family

ID=17639874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28148790A Pending JPH04155856A (ja) 1990-10-18 1990-10-18 混成集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH04155856A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996028860A1 (en) * 1995-03-13 1996-09-19 Intel Corporation A package housing multiple semiconductor dies
JP2010056355A (ja) * 2008-08-29 2010-03-11 Hitachi Ltd トランスファーモールド型電子制御装置
JP2011176222A (ja) * 2010-02-25 2011-09-08 Mitsubishi Electric Corp 樹脂封止形電子制御装置、及びその製造方法
JP2012009769A (ja) * 2010-06-28 2012-01-12 Mitsubishi Electric Corp 樹脂封止形電子制御装置、及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996028860A1 (en) * 1995-03-13 1996-09-19 Intel Corporation A package housing multiple semiconductor dies
US5793101A (en) * 1995-03-13 1998-08-11 Intel Corporation Package housing multiple semiconductor dies
KR100272846B1 (ko) * 1995-03-13 2000-11-15 피터 엔. 데트킨 복수의반도체다이를수용한패키지
EP0815615A4 (en) * 1995-03-13 2000-12-06 Intel Corp HOUSING FOR SEVERAL SEMICONDUCTOR COMPONENTS
JP2010056355A (ja) * 2008-08-29 2010-03-11 Hitachi Ltd トランスファーモールド型電子制御装置
JP2011176222A (ja) * 2010-02-25 2011-09-08 Mitsubishi Electric Corp 樹脂封止形電子制御装置、及びその製造方法
JP2012009769A (ja) * 2010-06-28 2012-01-12 Mitsubishi Electric Corp 樹脂封止形電子制御装置、及びその製造方法

Similar Documents

Publication Publication Date Title
US7563645B2 (en) Electronic package having a folded package substrate
JP2860651B2 (ja) 不良印刷回路基板ユニットを具備する半導体パッケージ用印刷回路基板ストリップの再生方法及びこれを用いる半導体パッケージの製造方法
JPH09191060A (ja) 集積回路のプラスチックパッケージング
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
WO2003005445A1 (fr) Dispositif a semiconducteur et module a semiconducteur
JPH04155856A (ja) 混成集積回路装置およびその製造方法
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP3029736B2 (ja) 混成集積回路装置の製造方法
JP2780424B2 (ja) 混成集積回路
JPH0239587A (ja) 高密度実装プリント板
JPH05343610A (ja) 混成集積回路装置
JPS58178544A (ja) リ−ドフレ−ム
JPH01143389A (ja) ハイブリッド集積回路装置
JPH07122701A (ja) 半導体装置およびその製造方法ならびにpga用リードフレーム
JP2848346B2 (ja) 電子部品の実装方法
JPH04171847A (ja) 混成集積回路装置
JP2003168852A (ja) 電子部品の実装方法
JPS6298791A (ja) 可撓性プリントシ−ト
JPH0629443A (ja) 混成集積回路の製造方法
JPH04241447A (ja) 半導体モジュール
JPS60240153A (ja) 電子部品体
JPH06177545A (ja) 電子部品搭載用基板及びその製造方法
JPH02299248A (ja) 半導体装置
JPH05190743A (ja) プリント基板の実装方式
JP2004327912A (ja) 半導体パッケージおよび半導体装置