JP2593956B2 - 絶縁ゲート型電界効果トランジスタの高しきい値電圧化方法 - Google Patents
絶縁ゲート型電界効果トランジスタの高しきい値電圧化方法Info
- Publication number
- JP2593956B2 JP2593956B2 JP2281468A JP28146890A JP2593956B2 JP 2593956 B2 JP2593956 B2 JP 2593956B2 JP 2281468 A JP2281468 A JP 2281468A JP 28146890 A JP28146890 A JP 28146890A JP 2593956 B2 JP2593956 B2 JP 2593956B2
- Authority
- JP
- Japan
- Prior art keywords
- threshold voltage
- gate electrode
- field effect
- effect transistor
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、絶縁ゲート型電界効果トランジスタ（例え
ばマスクROMに用いるトランジスタの高しきい値電圧化
方法に関するものである。
ばマスクROMに用いるトランジスタの高しきい値電圧化
方法に関するものである。
＜従来の技術＞ マスクROMに用いられる高しきい値電圧を有するトラ
ンジスタは、従来では、しきい値電圧制御用のイオン注
入をし、注入不純物の活性化及び結晶回復のためのアニ
ールにより作成されている。
ンジスタは、従来では、しきい値電圧制御用のイオン注
入をし、注入不純物の活性化及び結晶回復のためのアニ
ールにより作成されている。
＜発明が解決しようとする課題＞ マスクROMは、製品の短納期化のために、高しきい値
電圧を有するトランジスタの作成は、メタル配線形成後
に行われている。しかるに、メタル配線形成後は、50℃
を越える熱処理が不可能であるため、しきい値電圧制御
用のイオン注入の活性化及び結晶回復アニールが不十分
となり、しきい値電圧の不安定性、結晶性の不安定によ
るリーク電流の増大のために、歩留りが低いという問題
点がある。
電圧を有するトランジスタの作成は、メタル配線形成後
に行われている。しかるに、メタル配線形成後は、50℃
を越える熱処理が不可能であるため、しきい値電圧制御
用のイオン注入の活性化及び結晶回復アニールが不十分
となり、しきい値電圧の不安定性、結晶性の不安定によ
るリーク電流の増大のために、歩留りが低いという問題
点がある。
そこで、本発明は、上記の点に鑑み、基板結晶、メタ
ル配線にダメージを与えずに作成できる、絶縁ゲート型
電界効果トランジスタの高しきい値電圧化方法を提供す
ることを目的とする。
ル配線にダメージを与えずに作成できる、絶縁ゲート型
電界効果トランジスタの高しきい値電圧化方法を提供す
ることを目的とする。
＜課題を解決するための手段＞ 上記課題を解決するために、本発明では、半導体基板
上に形成された絶縁ゲート型電界効果トランジスタのゲ
ート電極の上方より、該ゲート電極形成物質との反応に
よって絶縁物質を形成する物質をイオン注入法によって
上記ゲート電極下部に注入し、上記ゲート電極を加熱す
ることにより、上記ゲート電極下部を絶縁層に変化させ
る工程を有する方法を用いる。
上に形成された絶縁ゲート型電界効果トランジスタのゲ
ート電極の上方より、該ゲート電極形成物質との反応に
よって絶縁物質を形成する物質をイオン注入法によって
上記ゲート電極下部に注入し、上記ゲート電極を加熱す
ることにより、上記ゲート電極下部を絶縁層に変化させ
る工程を有する方法を用いる。
＜作 用＞ 上記方法を用いることにより、しきい値電圧制御用の
イオン注入を半導体基板中に打ち込む必要がないため、
低温アニール後の結晶性の不完全性によるリーク電流の
発生を除去でき、不純物の活性化不足によるしきい値電
圧の不安定性を排除できる。
イオン注入を半導体基板中に打ち込む必要がないため、
低温アニール後の結晶性の不完全性によるリーク電流の
発生を除去でき、不純物の活性化不足によるしきい値電
圧の不安定性を排除できる。
＜実施例＞ 以下、図面の参照し、本発明の一実施例について詳細
に説明する。
に説明する。
第１図は、本発明によるゲート電極の構成を示してお
り、第２図は、本発明であるトランジスタの高しきい値
電圧化方法の手順の断面図である。
り、第２図は、本発明であるトランジスタの高しきい値
電圧化方法の手順の断面図である。
第１図に示すように、本発明において形成されたトラ
ンジスタは、ゲート電極上方からの酸素イオン注入及び
加熱により、ゲート電極下部にしきい値電圧制御用酸化
膜（SiO2膜）13をもつ特徴である。また、１はロコス
膜、２はゲート酸化膜、７はNSG膜、８はBPSG膜、９は
ソース，ドレイン領域、10はメタル配線、14はポリシリ
コンゲート電極、15はシリコン基板を示している。
ンジスタは、ゲート電極上方からの酸素イオン注入及び
加熱により、ゲート電極下部にしきい値電圧制御用酸化
膜（SiO2膜）13をもつ特徴である。また、１はロコス
膜、２はゲート酸化膜、７はNSG膜、８はBPSG膜、９は
ソース，ドレイン領域、10はメタル配線、14はポリシリ
コンゲート電極、15はシリコン基板を示している。
次に、本発明であるトランジスタの高しきい値電圧化
方法の手順について述べる。
方法の手順について述べる。
通常のMOS工程によって、シリコン基板15上にロコス
膜１が形成されたところを第２図（ａ）に示す。次に、
ゲート酸化膜２を形成後、ゲート電極材となる厚さ4000
Åのポリシリコン膜３を堆積させ、リン拡散を行って導
電性を持たせる。次に、フォトレジストを用いてパター
ニングし、RIEを用いてゲート電極４を形成する（第２
図（ｂ））。次に、厚さ2000ÅのNSG膜を堆積し、エッ
チバックしてサイドウォール６を形成し、ヒ素イオンを
80KeV,3×1015/cm2で注入し、層間絶縁膜となる厚さ100
0ÅのNGS膜７及び厚さ5500ÅのBPSG膜８を堆積し、900
℃,30分間の熱処理を行って、BPSG膜８のリフロー及び
ソース，ドレイン領域９の活性化を行う（第２図
（ｃ））。次に、フォトレジストとRIEを用いてコンタ
クト孔を形成し、Al/Siを堆積し、メタル配線10を形成
する（第２図（ｄ））。次に、厚さ1000Åのシリコン窒
化膜11を堆積し、フォトレジスト12及びRIEを用いて、
高しきい値電圧を得るべきトランジスタのゲート電極の
上方のみ、シリコン窒化膜11を開口し、窒素イオンを55
0KeV,8×1017/cm2でゲート電極下部に注入し、フォトレ
ジスト12を除去した後、酸化膜形成のため、レーザーを
選択照射することにより、上記酸素イオンが注入された
ゲート電極部のみを選択加熱し、ゲート酸化膜２上に厚
さ2000ÅのSiO2膜13と、その上に厚さ2000Åのポリシリ
コンゲート電極14を形成する（第２図（ｅ））。これに
より、しきい値電圧が5V以上の高しきい値電圧を持つト
ランジスタを形成できる。
膜１が形成されたところを第２図（ａ）に示す。次に、
ゲート酸化膜２を形成後、ゲート電極材となる厚さ4000
Åのポリシリコン膜３を堆積させ、リン拡散を行って導
電性を持たせる。次に、フォトレジストを用いてパター
ニングし、RIEを用いてゲート電極４を形成する（第２
図（ｂ））。次に、厚さ2000ÅのNSG膜を堆積し、エッ
チバックしてサイドウォール６を形成し、ヒ素イオンを
80KeV,3×1015/cm2で注入し、層間絶縁膜となる厚さ100
0ÅのNGS膜７及び厚さ5500ÅのBPSG膜８を堆積し、900
℃,30分間の熱処理を行って、BPSG膜８のリフロー及び
ソース，ドレイン領域９の活性化を行う（第２図
（ｃ））。次に、フォトレジストとRIEを用いてコンタ
クト孔を形成し、Al/Siを堆積し、メタル配線10を形成
する（第２図（ｄ））。次に、厚さ1000Åのシリコン窒
化膜11を堆積し、フォトレジスト12及びRIEを用いて、
高しきい値電圧を得るべきトランジスタのゲート電極の
上方のみ、シリコン窒化膜11を開口し、窒素イオンを55
0KeV,8×1017/cm2でゲート電極下部に注入し、フォトレ
ジスト12を除去した後、酸化膜形成のため、レーザーを
選択照射することにより、上記酸素イオンが注入された
ゲート電極部のみを選択加熱し、ゲート酸化膜２上に厚
さ2000ÅのSiO2膜13と、その上に厚さ2000Åのポリシリ
コンゲート電極14を形成する（第２図（ｅ））。これに
より、しきい値電圧が5V以上の高しきい値電圧を持つト
ランジスタを形成できる。
本実施例では、酸素イオンを注入したが、窒素イオン
等の注入によっても絶縁層が形成されるので、酸素イオ
ンの注入に限定されない。また、ゲート電極について
も、ポリシリコンに限定されず例えば、メタル等であっ
ても、該メタルとの反応によって絶縁物を形成する物質
を注入することによって、同様に、高しきい値電圧を有
するトランジスタを形成できる。
等の注入によっても絶縁層が形成されるので、酸素イオ
ンの注入に限定されない。また、ゲート電極について
も、ポリシリコンに限定されず例えば、メタル等であっ
ても、該メタルとの反応によって絶縁物を形成する物質
を注入することによって、同様に、高しきい値電圧を有
するトランジスタを形成できる。
この手法では、所望のゲート電極のみを選択加熱で
き、他の素子への熱の影響を防止できるため、特性の劣
化がなく、所望のトランジスタのみを高しきい値電圧に
設定できる。
き、他の素子への熱の影響を防止できるため、特性の劣
化がなく、所望のトランジスタのみを高しきい値電圧に
設定できる。
＜発明の効果＞ 以上、詳細に説明した様に、本発明を用いることによ
り、しきい値電圧制御用のイオン注入を半導体基板中に
打ち込む必要がないため、低温アニール後の結晶性の不
完全性によるリーク電流の発生を除去でき、不純物の活
性化不足によるしきい値電圧の不安定性を排除でき、高
歩留りを実現できる。
り、しきい値電圧制御用のイオン注入を半導体基板中に
打ち込む必要がないため、低温アニール後の結晶性の不
完全性によるリーク電流の発生を除去でき、不純物の活
性化不足によるしきい値電圧の不安定性を排除でき、高
歩留りを実現できる。
第１図は、本発明に係るトランジスタの断面図である。 第２図（ａ）乃至（ｅ）は、本発明の方法手順を示す図
である。 符号の説明 1:ロコス膜、2:ゲート酸化膜、3:ポリシリコン膜、4:ゲ
ート電極、6:サイドウォール、7:NSG膜、8:BPSG膜、9:
ソース，ドレイン領域、10:メタル配線、11:シリコン窒
化膜、12:フォトレジスト、13:しきい値電圧制御用酸化
膜（SiO2膜）、14:ポリシリコンゲート電極、15:シリコ
ン基板。
である。 符号の説明 1:ロコス膜、2:ゲート酸化膜、3:ポリシリコン膜、4:ゲ
ート電極、6:サイドウォール、7:NSG膜、8:BPSG膜、9:
ソース，ドレイン領域、10:メタル配線、11:シリコン窒
化膜、12:フォトレジスト、13:しきい値電圧制御用酸化
膜（SiO2膜）、14:ポリシリコンゲート電極、15:シリコ
ン基板。
Claims (1)
- 【請求項１】絶縁ゲート型電界効果トランジスタの高し
きい値電圧化方法に於いて、半導体基板上に形成された
絶縁ゲート型電界効果トランジスタのゲート電極の上方
より、該ゲート電極形成物質との反応によって絶縁物質
を形成する物質をイオン注入法によって上記ゲート電極
下部に注入し、上記ゲート電極を加熱することにより、
上記ゲート電極下部を絶縁層に変化させる工程を有する
ことを特徴とする、絶縁ゲート型電界効果トランジスタ
の高しきい値電圧化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2281468A JP2593956B2 (ja) | 1990-10-18 | 1990-10-18 | 絶縁ゲート型電界効果トランジスタの高しきい値電圧化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2281468A JP2593956B2 (ja) | 1990-10-18 | 1990-10-18 | 絶縁ゲート型電界効果トランジスタの高しきい値電圧化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04155865A JPH04155865A (ja) | 1992-05-28 |
| JP2593956B2 true JP2593956B2 (ja) | 1997-03-26 |
Family
ID=17639606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2281468A Expired - Fee Related JP2593956B2 (ja) | 1990-10-18 | 1990-10-18 | 絶縁ゲート型電界効果トランジスタの高しきい値電圧化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2593956B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719436A (en) * | 1995-03-13 | 1998-02-17 | Intel Corporation | Package housing multiple semiconductor dies |
-
1990
- 1990-10-18 JP JP2281468A patent/JP2593956B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04155865A (ja) | 1992-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4422885A (en) | Polysilicon-doped-first CMOS process | |
| JP3012673B2 (ja) | 半導体装置の製造方法 | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPS622708B2 (ja) | ||
| JPH0691183B2 (ja) | コンデンサを形成する方法 | |
| JPS61145868A (ja) | 半導体装置の製造方法 | |
| JPS63244776A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| US5057455A (en) | Formation of integrated circuit electrodes | |
| JPH11509987A (ja) | Ｐｉｃ（パワー集積回路）装置の製造方法及びこの方法により製造したｐｉｃ装置 | |
| JPH0244154B2 (ja) | ||
| KR100271265B1 (ko) | 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법 | |
| JP2593956B2 (ja) | 絶縁ゲート型電界効果トランジスタの高しきい値電圧化方法 | |
| JPH09246403A (ja) | 半導体装置の製造方法 | |
| US5783486A (en) | Bridge-free self aligned silicide process | |
| US5770486A (en) | Method of forming a transistor with an LDD structure | |
| JP3827734B2 (ja) | Ｌｄｄ構造をもつｍｏｓトランジスタを有する半導体素子の製造方法 | |
| JPH10214888A (ja) | 半導体装置の製造方法 | |
| JPH05226593A (ja) | 半導体装置の製造方法 | |
| JPH0640549B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPH05267665A (ja) | 薄膜トランジスタ | |
| JPH05335503A (ja) | 半導体装置の製造方法 | |
| JP2639865B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH07130679A (ja) | 半導体装置の製造方法 | |
| JP2000012836A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |