RU2012119785A - Микрокомпьютер и способ его работы - Google Patents

Микрокомпьютер и способ его работы Download PDF

Info

Publication number
RU2012119785A
RU2012119785A RU2012119785/08A RU2012119785A RU2012119785A RU 2012119785 A RU2012119785 A RU 2012119785A RU 2012119785/08 A RU2012119785/08 A RU 2012119785/08A RU 2012119785 A RU2012119785 A RU 2012119785A RU 2012119785 A RU2012119785 A RU 2012119785A
Authority
RU
Russia
Prior art keywords
cpu
interrupt request
reset signal
request signal
reset
Prior art date
Application number
RU2012119785/08A
Other languages
English (en)
Other versions
RU2520399C2 (ru
Inventor
Исао ТАЦУНО
Original Assignee
Эл И ТЕК КО., ЛТД.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Эл И ТЕК КО., ЛТД. filed Critical Эл И ТЕК КО., ЛТД.
Publication of RU2012119785A publication Critical patent/RU2012119785A/ru
Application granted granted Critical
Publication of RU2520399C2 publication Critical patent/RU2520399C2/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Abstract

1. Микрокомпьютер, содержащий:центральный процессор (CPU);ОЗУ, подключенное к CPU через процессорную шину;средство вывода сигнала запроса прерывания, функционирующее с возможностью вывода к CPU сигнала запроса прерывания для запроса запуска выполнения обработки прерывания; исредство вывода сигнала сброса CPU, функционирующее с возможностью вывода к CPU сигнала сброса CPU для запроса запуска обработки сброса CPU, после того как средство вывода сигнала запроса прерывания выведет сигнал запроса прерывания,причем CPU функционирует с возможностью, после приема сигнала запроса прерывания, сохранять в ОЗУ информацию из регистра CPU у CPU, в качестве информации восстановления, и останавливать обработку прикладной программы, выполняемой на CPU и, затем после приема сигнала сброса CPU, подвергать сбросу и копировать информацию восстановления, сохраненную в ОЗУ, в CPU регистр.2. Микрокомпьютер по п.1, который дополнительно содержит схему счетчика таймера для циклической генерации сигнала сброса CPU и сигнала запроса прерывания.3. Микрокомпьютер по п.2, в котором схема счетчика таймера содержит дополнительный таймер, и CPU функционирует с возможностью определять то, является ли информация из CPU регистра нормальной, и в котором дополнительный таймер выполнен таким образом, что, только когда определено, что информация из CPU регистра является нормальной, он активируется для препятствования выполнению обработки сброса CPU, во время периода времени, в который сигнал сброса CPU подается к CPU.4. Микрокомпьютер по любому из пп.1-3, который дополнительно содержит источник сигнала сброса системы для сброса всего микрокомпьютера и логическую схему ИЛИ, пр�

Claims (7)

1. Микрокомпьютер, содержащий:
центральный процессор (CPU);
ОЗУ, подключенное к CPU через процессорную шину;
средство вывода сигнала запроса прерывания, функционирующее с возможностью вывода к CPU сигнала запроса прерывания для запроса запуска выполнения обработки прерывания; и
средство вывода сигнала сброса CPU, функционирующее с возможностью вывода к CPU сигнала сброса CPU для запроса запуска обработки сброса CPU, после того как средство вывода сигнала запроса прерывания выведет сигнал запроса прерывания,
причем CPU функционирует с возможностью, после приема сигнала запроса прерывания, сохранять в ОЗУ информацию из регистра CPU у CPU, в качестве информации восстановления, и останавливать обработку прикладной программы, выполняемой на CPU и, затем после приема сигнала сброса CPU, подвергать сбросу и копировать информацию восстановления, сохраненную в ОЗУ, в CPU регистр.
2. Микрокомпьютер по п.1, который дополнительно содержит схему счетчика таймера для циклической генерации сигнала сброса CPU и сигнала запроса прерывания.
3. Микрокомпьютер по п.2, в котором схема счетчика таймера содержит дополнительный таймер, и CPU функционирует с возможностью определять то, является ли информация из CPU регистра нормальной, и в котором дополнительный таймер выполнен таким образом, что, только когда определено, что информация из CPU регистра является нормальной, он активируется для препятствования выполнению обработки сброса CPU, во время периода времени, в который сигнал сброса CPU подается к CPU.
4. Микрокомпьютер по любому из пп.1-3, который дополнительно содержит источник сигнала сброса системы для сброса всего микрокомпьютера и логическую схему ИЛИ, причем средство вывода сигнала сброса CPU и источник сигнала сброса системы подключены ко входу логической схемы ИЛИ, и CPU подключен к выходу логической схемы ИЛИ.
5. Способ работы микрокомпьютера, содержащий этапы, на которых:
выводят, от схемы счетчика таймера к CPU, сигнал запроса прерывания для запроса запуска выполнения обработки прерывания;
заставляют CPU остановить обработку прикладной программы, выполняемой на CPU, после приема сигнала запроса прерывания;
заставляют CPU сохранять в ОЗУ информации из CPU регистра CPU в качестве информации восстановления;
после вывода сигнала запроса прерывания, выводят, от схемы счетчика таймера к CPU, сигнал сброса CPU для запроса запуска обработки сброса CPU;
заставляют CPU пройти процедуру сброса, после приема сигнала сброса CPU; и
заставляют CPU копировать информацию восстановления, сохраненную в ОЗУ, в CPU регистр.
6. Способ по п.5, в котором сигнал сброса CPU и сигнал запроса прерывания циклически генерируются схемой счетчика таймера.
7. Способ по п.6, который дополнительно содержит этап, на котором заставляют CPU определять является ли информация из CPU регистра нормальной, и, только когда определено, что информация из CPU регистра является нормальной, препятствуют выполнению этапа, на котором заставляют CPU пройти процедуру сброса, во время периода времени в который сигнала сброса CPU подается к центральному процессору.
RU2012119785/08A 2009-10-15 2010-10-15 Микрокомпьютер и способ его работы RU2520399C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-238742 2009-10-15
JP2009238742 2009-10-15
PCT/JP2010/068203 WO2011046217A1 (ja) 2009-10-15 2010-10-15 マイクロコンピュータ及びその動作方法

Publications (2)

Publication Number Publication Date
RU2012119785A true RU2012119785A (ru) 2013-11-20
RU2520399C2 RU2520399C2 (ru) 2014-06-27

Family

ID=43876266

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012119785/08A RU2520399C2 (ru) 2009-10-15 2010-10-15 Микрокомпьютер и способ его работы

Country Status (10)

Country Link
US (1) US8954801B2 (ru)
EP (1) EP2490125A1 (ru)
JP (2) JP5244981B2 (ru)
KR (2) KR20120085810A (ru)
CN (1) CN102656568B (ru)
AU (1) AU2010307632B2 (ru)
BR (1) BR112012008687A2 (ru)
IN (1) IN2012DN03088A (ru)
RU (1) RU2520399C2 (ru)
WO (1) WO2011046217A1 (ru)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112012008687A2 (pt) 2009-10-15 2016-04-19 L E Tech Co Ltd microcomputador, e, método de operação de um microcomputador
JP5540697B2 (ja) * 2009-12-25 2014-07-02 富士通株式会社 演算処理装置、情報処理装置および演算処理装置の制御方法
DE102012209712A1 (de) * 2012-06-11 2013-12-12 Robert Bosch Gmbh Aktive Funktionseinschränkung eines Mikrocontrollers
GB2503459A (en) * 2012-06-26 2014-01-01 Nordic Semiconductor Asa Multiple hardware registers for watchdog timer preventing erroneous microprocessor system reset
US10040447B2 (en) * 2012-10-05 2018-08-07 Ford Global Technologies, Llc Control strategy for an electric machine in a vehicle
CN103809717B (zh) * 2012-11-09 2017-04-12 华为技术有限公司 复位方法和网络设备
JP6266239B2 (ja) * 2013-07-11 2018-01-24 ルネサスエレクトロニクス株式会社 マイクロコンピュータ
JP2016181055A (ja) * 2015-03-23 2016-10-13 株式会社東芝 情報処理装置
US9857975B2 (en) * 2015-06-26 2018-01-02 International Business Machines Corporation Non-volatile memory drive partitions within microcontrollers
JP6722010B2 (ja) * 2016-03-16 2020-07-15 ソニー・オリンパスメディカルソリューションズ株式会社 医療用観察システム
CN105954636A (zh) * 2016-04-21 2016-09-21 张顺 一种短路和接地故障指示器
KR102406740B1 (ko) * 2020-08-28 2022-06-08 주식회사 엘씨엠에너지솔루션 태양광 라이팅 시스템용 컨트롤러 및 태양광 라이팅 시스템의 리셋 방법

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234870A (en) * 1979-01-11 1980-11-18 General Signal Corporation Vital electronic code generator
JPS5616248A (en) * 1979-07-17 1981-02-17 Matsushita Electric Ind Co Ltd Processing system for interruption
JPS63221437A (ja) * 1987-03-11 1988-09-14 Alps Electric Co Ltd Ｃｐｕの暴走検出方式
US5109506A (en) * 1989-06-19 1992-04-28 International Business Machines Corp. Microcomputer system including a microprocessor reset circuit
JPH04160438A (ja) * 1990-10-23 1992-06-03 Mitsubishi Electric Corp 半導体装置
US5551033A (en) * 1991-05-17 1996-08-27 Zenith Data Systems Corporation Apparatus for maintaining one interrupt mask register in conformity with another in a manner invisible to an executing program
JPH05155295A (ja) 1991-12-03 1993-06-22 Fuji Heavy Ind Ltd 車輌用電子制御システムの制御方法
JP2658697B2 (ja) * 1991-12-11 1997-09-30 富士通株式会社 ウォッチ・ドック・タイマ回路
JP3135714B2 (ja) 1992-10-29 2001-02-19 株式会社東芝 チェックポイントリスタート方式
JPH06161797A (ja) * 1992-11-24 1994-06-10 Mitsubishi Electric Corp データ処理装置
US5752073A (en) 1993-01-06 1998-05-12 Cagent Technologies, Inc. Digital signal processor architecture
JP3130536B2 (ja) 1993-01-21 2001-01-31 アップル コンピューター インコーポレーテッド 多数のネットワークされたコンピュータ記憶装置からデータを転送し記憶する装置ならびに方法
JP3045888B2 (ja) 1993-02-23 2000-05-29 株式会社日立製作所 データ処理装置
KR970008188B1 (ko) * 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
JPH06102099B2 (ja) 1993-08-06 1994-12-14 株式会社大一商会 パチンコ機の制御装置
GB2281986B (en) 1993-09-15 1997-08-06 Advanced Risc Mach Ltd Data processing reset
JPH07191579A (ja) * 1993-12-27 1995-07-28 Minolta Co Ltd 画像形成装置
JPH07219796A (ja) 1994-02-04 1995-08-18 Kofu Nippon Denki Kk 情報処理装置
JP3276782B2 (ja) * 1994-08-18 2002-04-22 本田技研工業株式会社 電動補助自転車
US6738894B1 (en) * 1995-02-07 2004-05-18 Hitachi, Ltd. Data processor
JPH09237076A (ja) 1995-12-27 1997-09-09 Omron Corp 画像表示システム
JP3425838B2 (ja) 1996-04-30 2003-07-14 日本電気株式会社 データ退避読み出し方法
JPH09319602A (ja) 1996-05-31 1997-12-12 Toshiba Corp コンピュータシステム及びリセット制御方法
JP3094924B2 (ja) 1996-10-31 2000-10-03 日本電気株式会社 通信装置制御回路
JPH10240620A (ja) 1996-12-26 1998-09-11 Toshiba Corp コンピュータシステムおよび同システムにおけるチェックポイントイメージ保存方法
KR100352023B1 (ko) * 1999-09-03 2002-09-11 가야바코교 가부시기가이샤 페일세이프기구
JP4146045B2 (ja) 1999-09-10 2008-09-03 株式会社東芝 電子計算機
JP2001188687A (ja) 2000-01-05 2001-07-10 Matsushita Electric Ind Co Ltd マイクロコンピュータ
JP3981234B2 (ja) * 2000-02-21 2007-09-26 松下電器産業株式会社 マイクロコンピュータ
JP2001243211A (ja) * 2000-02-29 2001-09-07 Mitsubishi Electric Corp マイクロコンピュータ
JP2002108835A (ja) * 2000-09-29 2002-04-12 Mitsubishi Electric Corp 車載電子制御装置
DE10049441B4 (de) * 2000-10-06 2008-07-10 Conti Temic Microelectronic Gmbh Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems
US6779065B2 (en) 2001-08-31 2004-08-17 Intel Corporation Mechanism for interrupt handling in computer systems that support concurrent execution of multiple threads
JP2004086451A (ja) 2002-08-26 2004-03-18 Matsushita Electric Ind Co Ltd 半導体集積回路
JP4294503B2 (ja) * 2003-07-31 2009-07-15 富士通マイクロエレクトロニクス株式会社 動作モード制御回路、動作モード制御回路を含むマイクロコンピュータ及びそのマイクロコンピュータを利用した制御システム
RU2265240C2 (ru) 2003-11-27 2005-11-27 Общество с ограниченной ответственностью Научно-производственная фирма "КРУГ" (ООО НПФ "КРУГ") Модуль системного контроля
JP4522799B2 (ja) * 2004-09-08 2010-08-11 ルネサスエレクトロニクス株式会社 半導体回路装置及び暴走検出方法
US7610462B2 (en) 2004-09-16 2009-10-27 Wms Gaming Inc. Gaming machine with secure fault-tolerant memory
JP2006172316A (ja) 2004-12-17 2006-06-29 Nec Corp コンテキスト維持方法、情報処理装置及び割り込み発生装置
TW200625083A (en) 2005-01-14 2006-07-16 Farstone Tech Inc Backup/recovery system and method thereof
US7328315B2 (en) 2005-02-03 2008-02-05 International Business Machines Corporation System and method for managing mirrored memory transactions and error recovery
CN100363904C (zh) 2005-03-05 2008-01-23 鸿富锦精密工业（深圳）有限公司 中央处理器温度侦测与校正装置及方法
US7457928B2 (en) * 2005-10-28 2008-11-25 International Business Machines Corporation Mirroring system memory in non-volatile random access memory (NVRAM) for fast power on/off cycling
JP2007323631A (ja) * 2006-05-01 2007-12-13 Shinko Electric Ind Co Ltd Ｃｐｕ暴走判定回路
JP4893427B2 (ja) * 2006-06-30 2012-03-07 株式会社デンソー マイクロコンピュータシステム
JP2008152594A (ja) 2006-12-19 2008-07-03 Hitachi Ltd マルチコアプロセッサ計算機の高信頼化方法
GB2455344B (en) * 2007-12-06 2012-06-13 Advanced Risc Mach Ltd Recovering from control path errors
JP4691170B2 (ja) 2008-03-04 2011-06-01 株式会社ジョブ Ｘ線照射装置
US8381032B2 (en) 2008-08-06 2013-02-19 O'shantel Software L.L.C. System-directed checkpointing implementation using a hypervisor layer
BR112012008687A2 (pt) 2009-10-15 2016-04-19 L E Tech Co Ltd microcomputador, e, método de operação de um microcomputador
CN102934090A (zh) 2010-03-30 2013-02-13 株式会社雷捷电子科技 用于恢复主存储装置中的信息的装置以及方法

Also Published As

Publication number Publication date
JP5244981B2 (ja) 2013-07-24
US8954801B2 (en) 2015-02-10
RU2520399C2 (ru) 2014-06-27
US20120254658A1 (en) 2012-10-04
AU2010307632B2 (en) 2013-12-05
CN102656568B (zh) 2015-09-02
KR20120085810A (ko) 2012-08-01
JP5705258B2 (ja) 2015-04-22
EP2490125A1 (en) 2012-08-22
AU2010307632A1 (en) 2012-05-17
BR112012008687A2 (pt) 2016-04-19
IN2012DN03088A (ru) 2015-07-31
WO2011046217A1 (ja) 2011-04-21
KR20140105584A (ko) 2014-09-01
JPWO2011046217A1 (ja) 2013-03-07
CN102656568A (zh) 2012-09-05
JP2013137835A (ja) 2013-07-11

Similar Documents

Publication Publication Date Title
RU2012119785A (ru) Микрокомпьютер и способ его работы
US20100306602A1 (en) Semiconductor device and abnormality detecting method
JP2013137835A5 (ru)
JP2010277303A5 (ja) 半導体装置
RU2012148401A (ru) Средство процессорной поддержки
JP2018528524A5 (ru)
JP2013504811A5 (ru)
JP2015516637A5 (ru)
TW200636569A (en) Method for providing an auxiliary bios code utilizing time expiry control, and related device
JP2011191806A (ja) タスク実行制御装置及びプログラム
JP2015516100A5 (ru)
WO2008020389A3 (en) Flash memory access circuit
WO2009000602A3 (de) Verfahren zum betreiben eines mikrocontrollers und einer ausführungseinheit sowie ein mikrocontroller und eine ausführungseinheit
RU2010149275A (ru) Восстановление управления ресурсом обработки, который исполняет внешний контекст исполнения
TW200701075A (en) Boot method for quickly activating a computer system
JP4488676B2 (ja) プロセッサのアイドル状態
JP2003248598A (ja) マイクロコントローラ及びマイクロコントローラの故障検出方法
JP2008225807A (ja) 制御装置およびそのプログラム暴走監視方法
JP2013122673A5 (ru)
JP2007289765A5 (ru)
JP2013223768A5 (ru)
US9043654B2 (en) Avoiding processing flaws in a computer processor triggered by a predetermined sequence of hardware events
JP2020184329A (ja) 命令実行のトレース
WO2018003560A1 (ja) 電子制御装置
JP2007226527A (ja) 制御装置及びウォッチドッグタイマ

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20151016