CN103809717B - 复位方法和网络设备 - Google Patents

复位方法和网络设备 Download PDF

Info

Publication number
CN103809717B
CN103809717B CN201210447224.8A CN201210447224A CN103809717B CN 103809717 B CN103809717 B CN 103809717B CN 201210447224 A CN201210447224 A CN 201210447224A CN 103809717 B CN103809717 B CN 103809717B
Authority
CN
China
Prior art keywords
instruction
spi
programming
status information
spi flash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210447224.8A
Other languages
English (en)
Other versions
CN103809717A (zh
Inventor
宋奎超
饶俊阳
柳强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201210447224.8A priority Critical patent/CN103809717B/zh
Priority to EP13191536.5A priority patent/EP2730993B1/en
Priority to US14/072,704 priority patent/US9400758B2/en
Publication of CN103809717A publication Critical patent/CN103809717A/zh
Application granted granted Critical
Publication of CN103809717B publication Critical patent/CN103809717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Read Only Memory (AREA)
  • Multi Processors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种复位方法和网络设备。该方法包括：SPI Flash接收处理器发送的复位指令，根据所述复位指令，进行复位指令对应的复位处理，该复位处理包括中断当前操作，记录当前操作被中断时的中断状态信息，以及将当前状态设置为响应所述处理器读指令的状态；处理器完成复位操作后，向SPI Fla sh发送读指令，接收SPI Fla sh根据读指令发送的中断状态信息，然后根据所述中断状态信息，判断是否要继续进行SPI Fla sh中被中断的操作，如果是，则向SPI Fla sh发送继续进行被中断的操作的指令。由此，本发明实现了在处理器进行复位操作时使与之相连接的SPI Fla sh处于可以被处理器访问的状态。

Description

复位方法和网络设备
技术领域
本发明涉及计算机技术领域，尤其涉及一种复位方法和网络设备。
背景技术
串行外设接口闪存(英文：Ser i a l Peripheral Int erface Fl a sh，缩写：SPI Fl a sh)可与处理器之间通过SPI接口进行同步串行数据传输。通过SPI接口，处理器可以对SP I Fl a s h进行读写操作，SPI接口只需要4根信号线，即片选(英文：Chip Se lec t，缩写：CS)信号线，SPI时钟(英文：SPI C l ock，缩写：SCLK)信号线，主器件输出从器件输入(英文：Ma s t er Out put S l averInput，缩写：MOS I)信号线，主器件输入从器件输出(英文：Ma s t er InputS l aver Out put，缩写：MI SO)信号线，以节约处理器的管脚资源。
通常，当SPI Fla sh正在进行擦除或编程操作时，即使处理器向SPI Fla sh发送读指令，Fl a sh也拒绝响应。由于此种机制，当通过SPI Fl a sh启动的处理器被复位结束后，处理器开始从SPI Fla sh中读取软件代码数据。如果处理器在被复位前，Flash正在进行擦除操作，并且处理器被复位结束后开始读取软件代码数据时，SPI Fla sh擦除操作还没有结束，Fla sh此时拒绝响应处理器发出的读取数据指令，即SPI Fla sh数据输出信号线上无数据输出，而处理器认为数据读取操作已完成。因此，处理器可能从SPI Fla sh读取到不正确的软件代码数据，不正确的软件代码被进行，从而导致处理器程序运行不正确或无法启动系统，大大降低了系统的可靠性。
发明内容
本发明提供了一种复位方法和网络设备，以实现在处理器进行复位操作时使与之相连接的SPI Fl a sh处于可以被处理器访问的状态，提高系统的可靠性。
第一方面，本发明提供了一种复位方法，所述方法包括：
串行外设接口闪存SPI Fla sh接收处理器发送的复位指令；
所述SPI Fla sh根据所述复位指令，进行所述复位指令对应的复位处理，所述复位处理包括中断当前操作，记录所述当前操作被中断时的中断状态信息，以及将所述SPIFl a sh的当前状态设置为响应所述处理器读指令的状态；
所述处理器当完成复位操作后，向所述SPI Fla sh发送读指令；
所述处理器接收所述SPI Fla sh根据所述读指令发送的所述复位寄存器中的所述中断状态信息；
所述处理器根据所述中断状态信息，判断是否要继续进行所述被中断的当前操作，如果是，则向所述SPI Fl a sh发送继续进行所述被中断的当前操作的指令。
在第一方面的第一种可能的实现方式中，所述当前操作为擦除操作时，所述记录所述当前操作被中断时的中断状态信息具体为：将所述擦除操作的擦除中断状态信息记录在复位寄存器中。
在第一方面的第二种可能的实现方式中，所述当前操作为编程操作时，所述记录所述当前操作被中断时的中断状态信息具体为：将所述编程操作的编程中断状态信息记录在复位寄存器中，并将所述编程操作对应的编程数据保存在数据缓存器中。
结合第一方面或者第一方面的第一种可能的实现方式，在第三种可能的实现方式中，所述向所述SPI Fla sh发送继续进行所述被中断的当前操作的指令具体为：向所述SPIFla sh发送继续进行被中断的擦除操作的擦除指令；所述擦除指令中携带有从所述中断状态信息中获取的未擦除地址和未擦除扇区。
结合第一方面或者第一方面的第二种可能的实现方式，在第四种可能的实现方式中，所述向所述SPI Fla sh发送继续进行所述被中断的当前操作的指令具体为：向所述SPIFla sh发送继续进行被中断的编程操作的编程指令；所述编程指令中携带有从所述中断状态信息中获取的未编程地址，以及从所述数据缓存器中获取的没有编程成功的操作数据。
第二方面，本发明提供了一种网络设备，所述设备包括处理器和SPIFl a s h，所述处理器包括第一复位引脚、串行外设接口SPI主控制器、主器件输出引脚、主器件输入引脚，所述SPI Fl a sh包括复位寄存器、第二复位引脚、逻辑控制器、从器件输入引脚、从器件输出引脚；
所述第一复位引脚和所述第二复位引脚通过复位信号线连接，所述主器件输出引脚和所述从器件输入引脚通过输出信号线连接，所述主器件输入引脚和所述从器件输出引脚通过输入信号连接；
所述SPI Flash的所述从器件输入引脚接收所述处理器通过所述输出信号线发送的复位指令；所述逻辑控制器根据所述复位指令，进行所述复位指令对应的复位处理，所述复位处理包括中断当前操作，在所述复位寄存器中记录所述当前操作被中断时的中断状态信息，以及将当前状态设置为响应所述处理器读指令的状态；
当完成复位操作后，所述SPI主控制器控制所述主输出引脚通过所述输出信号线向所述SPI Fla sh发送读指令；所述主器件输入引脚接收所述SPIFla sh根据所述读指令发送的所述复位寄存器中的所述中断状态信息，所述中断状态信息为所述SPI Fla sh通过所述输入信号线发送的；根据所述中断状态信息，所述处理器判断是否要继续进行所述SPIFla sh中的被中断的所述当前操作，如果是，则通过所述输出信号线向所述SPI Fl a s h发送继续进行被中断的所述当前操作的指令。
在第二方面的第一种可能的实现方式中，所述当前操作为擦除操作时，所述SPIFla sh将所述擦除操作的擦除中断状态信息记录在所述复位寄存器中。
结合第二方面的第二种可能的实现方式中，所述SPI Fla sh还包括数据缓存器，当前操作为编程操作时，所述SPI Fla sh将所述编程操作的编程中断状态信息记录在所述复位寄存器中，并将所述编程操作对应的编程数据保存在所述数据缓存器中。
结合第二方面或者第二方面的第一种可能的实现方式，在第三种可能的实现方式中，所述当前操作为擦除操作时，所述处理器向所述SPI Fla sh发送继续进行被中断的擦除操作的擦除指令；所述擦除指令中携带有从所述中断状态信息中获取的未擦除地址和未擦除扇区。
结合第二方面或第二方面的第二种可能的实现方式，在第四种可能的实现方式中，所述当前操作为编程操作时，所述处理器向所述SPI Fl a sh发送继续进行被中断的编程操作的编程指令；所述编程指令中携带有从所述中断状态信息中获取的未编程地址，以及从所述数据缓存器中获取的没有编程成功的操作数据。
本发明所提供的技术方案中，在只能通过外部SPI Fla sh进行启动的处理器进行复位操作时，处理器会向SPI Fla sh发送复位指令，使得SPI Fla sh也进行复位处理操作，该复位处理操作包括中断当前操作、记录当前操作被中断时的中断状态信息、将当前状态设置为响应处理器读指令的状态。这样，在处理器完成复位操作时，可读取SPI Flash中保存的中断状态信息并判断是否需要继续被中断的当前操作，如果是，则继续进行被中断的当前操作。由此，本发明实现了在处理器进行复位操作时使与之相连接的SPI Fla sh处于可以被处理器访问的状态，提高了系统的可靠性。
附图说明
图1为本发明实施例提供的一种复位方法流程图；
图2为本发明实施例提供的一种网络设备示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透切理解本发明。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
本发明实施例针对目前复位方法的缺陷，提供了一种复位方法和网络设备。在通过SPI Fla sh进行启动的处理器进行复位操作时，向与之相连接的SPI Fla sh发送复位指令，SPI Fla sh接收到处理器发送的复位指令时，根据所述复位指令，进行所述复位指令对应的复位处理，所述复位处理包括中断当前操作，记录所述当前操作被中断时的中断状态信息，以及将当前状态设置为响应所述处理器读指令的状态。处理器完成复位操作后，向SPI Flash发送读指令；接收所述SPI Fla sh根据所述读指令发送的所述复位寄存器中的中断状态信息；根据所述中断状态信息，判断是否要继续进行所述SPI Fla sh中的被中断的操作，如果判断需要继续执行被中断的操作，则根据中断状态信息对SPI Fla sh继续进行被中断的操作。由此，本发明实施例实现了在处理器进行复位操作时使与之相连接的SPIFlash处于可以被处理器访问的状态，提高了系统的可靠性。
图1为本发明实施例提供的一种复位方法流程图。该实施例的执行主体是包括SPIFla sh和处理器的网络设备，其中详细描述了处理器在进行复位操作时，使与之相连接的SPI Fla sh进行复位处理来提高系统可靠性的方法。如图1所示，本实施例包括以下步骤：
步骤101，串行外设接口闪存SPI Fla sh接收处理器发送的复位指令。
为了实现本发明实施例的技术方案，在实际应用中，SPI Fl a sh中增加了一个外部复位引脚，该复位引脚可以接收到处理器发送的复位指令。
步骤102，所述SPI Fla sh根据所述复位指令，进行所述复位指令对应的复位处理，所述复位处理包括中断当前操作，记录所述当前操作被中断时的中断状态信息，以及将当前状态设置为响应所述处理器读指令的状态。
当外部复位引脚接收到复位指令后，SPI Flash可根据该复位指令进行复位处理操作，该复位处理操作包括中断当前操作，记录当前操作被中断时的中断状态信息，以及将SPI Fla sh的当前状态设置为可响应处理器的读指令的状态。
为了实现本发明实施例的技术方案，在实际应用中，SPI Fl a s h中增加了一个复位寄存器，该复位寄存器中可以保存SPI Fla sh被中断的操作的中断状态信息。
其中，SPI Fl a s h正在进行的当前操作可以为编程操作或者擦除操作，在中断编程操作时，可记录的中断状态信息包括操作状态、已编程区域、已编程地址、未编程区域和未编程地址，可将中断状态信息记录在复位寄存器中；对于编程操作，还可将没有编程成功的操作数据保存在SPI Fla sh的数据缓存器(英文：Da ta Buffer)中。在中断擦除操作时，可记录的中断状态信息包括已擦除扇区、已擦除地址、是否擦除成功、未擦除扇区和未擦除地址，可将该中断状态信息保存在复位寄存器中。
步骤103，所述处理器当完成复位操作后，向所述SPI Fl a sh发送读指令。
当处理器完成自身的复位操作，在系统启动后，可向SP I Fl a sh发送读指令，用以读取其中的复位寄存器的内容。
步骤104，所述处理器接收所述SPI Fla sh根据所述读指令发送的所述复位寄存器中的所述中断状态信息。
由于SPI Fla sh之前已设置了本地状态为可响应处理器读指令的状态，因此可接收到处理器发送的用于读取复位寄存器中的内容的读指令并且给予响应，即向处理器发送复位寄存器中的中断状态信息。
由于SPI Fl a s h在复位寄存器中记录了中断状态信息，因此在接收到处理器发送的读指令后，可将所保存的中断状态信息发送至处理器。
步骤105，所述处理器根据所述中断状态信息，判断是否要继续进行所述SPI Flash中被中断的所述当前操作，如果是，则向所述SPI Fla sh发送继续进行被中断的所述当前操作的指令。
对于被中断的操作为编程操作的情况，在处理器接收到该中断状态信息后，可根据该中断状态信息判断是否需要继续进行被中断的操作，如果需要，则把中断状态信息中的未编程地址作为需要对SPI Fla sh进行编程操作的编程地址，把数据缓存器中的没有编程成功的操作数据作为需要对SPI Fla sh进行编程操作的编程数据，向SPI Fla sh发送继续进行编程操作的指令，该指令中携带有该从中断状态信息中读取到的未编程地址和没有编程成功的操作数据。SPI Flash接收到该继续进行编程操作的指令后，即可根据该指令继续进行被中断的编程操作，以防止重要的数据丢失。
对于被中断的操作为擦除操作的情况，在处理器接收到该中断状态信息后，可根据该中断状态信息判断是否需要继续进行被中断的操作，如果需要，则把中断状态信息中的未擦除扇区和未擦除地址作为需要对SPI Fla sh进行擦除操作的擦除扇区和擦除地址，向SPI Fla sh发送继续进行擦除操作的指令，该指令中携带有该从中断状态信息中读取到的未擦除地址和未擦除扇区。SPI Fla sh接收到该继续进行擦除操作的指令后，即可根据该指令继续进行被中断的擦除操作，以防止未擦除的区域或未擦除的数据导致系统无法运行或运行错误。
在一个可选的实现方式中，SPI Fla sh将没有编程成功的操作数据保存在SPIFla sh的数据缓存器中时，也保存该没有编程成功的操作数据的校验和，即第一校验和。在执行步骤105之前，首先在SPI Fla sh的数据缓存器中读取其中保存的没有编程成功的操作数据以及没有编程成功的操作数据的第一校验和，然后对所读取的没有编程成功的操作数据进行校验和的计算得到第二校验和，判断第一校验和和第二校验和是否一致，如果一致则再执行步骤105。上述对读取的没有编程成功的操作数据进行校验和的计算的算法与计算第一校验和的算法相同。
本发明实施例中，在处理器进行复位的过程中，通过使与之相连接的SPIFl a s h进行对应的复位处理操作，实现了在处理器进行复位操作时使与之相连接的SPI Fla sh处于可以被处理器访问的状态，提高了系统的可靠性。
相应地，本发明实施例还提供了一种网络设备。图2为本发明实施例提供的一种网络设备示意图。如图2所示，本网络设备包括处理器210和SPIFl a s h220，其中处理器210中包括SPI主控制器211，第一复位Res e t引脚212，还包括主器件输出MO引脚213、主器件输入MI引脚214；SPI Fl a sh220中包括第二复位Res et引脚221、逻辑控制器222、复位寄存器223、数据缓存器224，除此之外，还包括从器件输入S I引脚225、从器件输出SO引脚226等。
其中，所述第一复位引脚和所述第二复位引脚通过复位信号线连接，所述主器件输出引脚和所述从器件输入引脚通过输出信号线连接，所述主器件输入引脚和所述从器件输出引脚通过输入信号连接。当然，SPI Fla sh还包括片选引脚和串行时钟引脚，处理器也还包括片选引脚和串行时钟引脚，SPIFl a s h的片选引脚和处理器的片选引脚通过片选信号线连接，SP I Fl a sh的串行时钟引脚和处理器的串行时钟引脚通过串行时钟信号线连接。
在处理器通过输出信号线向SPI Fla sh发送复位指令之前，处理器还将通过复位信号线向SPI Fla sh发送复位触发信号，用以指示所述逻辑控制器222接下来输出信号线接收到的指令为复位指令。
所述SPI Fla sh220的所述从器件输入引脚接收所述处理器通过所述输出信号线发送的复位指令；所述逻辑控制器根据所述复位指令，进行所述复位指令对应的复位处理，所述复位处理包括中断当前操作，在所述复位寄存器中记录所述当前操作被中断时的中断状态信息，以及将当前状态设置为响应所述处理器读指令的状态。
当完成复位操作后，所述SPI主控制器控制所述主输出引脚通过所述输出信号线向所述SPI Fla sh发送读指令；所述主器件输入引脚接收所述SPIFla sh根据所述读指令发送的所述复位寄存器中的所述中断状态信息，所述中断状态信息为所述SPI Fla sh通过所述输入信号线发送的；根据所述中断状态信息，所述处理器判断是否要继续进行所述SPIFla sh中的被中断的所述当前操作，如果是，则通过所述输出信号线向所述SPI Fl a sh发送继续进行被中断的所述当前操作的指令
其中，SPI Fla sh220正在进行的当前操作可以为编程操作或者擦除操作。所述SPI记录所述当前操作被中断时的中断状态信息的操作具体为：将所述擦除操作的擦除中断状态信息记录在复位寄存器223中；或者，将所述编程操作的编程中断状态信息记录在复位寄存器223中，并将所述编程操作对应的编程数据保存在数据缓存器224中。在中断编程操作时，可记录的中断状态信息包括操作状态、已编程区域、已编程地址、未编程区域和未编程地址，可将中断状态信息记录在复位寄存器223中；对于编程操作，还可将没有编程成功的操作数据保存在SPI Fla sh220的数据缓存器224(英文：Data Buffer)中。在中断擦除操作时，可记录的中断状态信息包括已擦除扇区、已擦除地址、是否擦除成功、未擦除扇区和未擦除地址，可将该中断状态信息保存在复位寄存器223中。
具体地，对于被中断的操作为编程操作的情况，在处理器210接收到该中断状态信息后，可根据该中断状态信息判断是否需要继续进行被中断的操作，如果需要，则把中断状态信息中的未编程地址作为需要对SPI Fl a s h220进行编程操作的编程地址，把数据缓存器224中的没有编程成功的操作数据作为需要对SPI Fla sh220进行编程操作的编程数据，向SPI Fla sh220发送继续进行编程操作的指令，该指令中携带有该从中断状态信息中读取到的未编程地址和没有编程成功的操作数据。SPI Fla sh220接收到该继续进行编程操作的指令后，即可根据该指令继续进行被中断的编程操作，以防止重要的数据丢失。
对于被中断的操作为擦除操作的情况，在处理器210接收到该中断状态信息后，可根据该中断状态信息判断是否需要继续进行被中断的操作，如果需要，则把中断状态信息中的未擦除扇区和未擦除地址作为需要对SPIFla sh220进行擦除操作的擦除扇区和擦除地址，向SPI Fla sh220发送继续进行擦除操作的指令，该指令中携带有该从中断状态信息中读取到的未擦除地址和未擦除扇区。SPI Fla sh220接收到该继续进行擦除操作的指令后，即可根据该指令继续进行被中断的擦除操作，以防止未擦除的区域或未擦除的数据导致系统无法运行或运行错误。
在一个可选的实现方式中，SPI Fla sh220将没有编程成功的操作数据保存在SPIFla sh220的数据缓存器224中时，也保存该没有编程成功的操作数据的校验和，即第一校验和。在执行判断是否继续进行被中断的操作之前，首先在SPI Flash220的数据缓存器224中读取其中保存的没有编程成功的操作数据以及没有编程成功的操作数据的第一校验和，然后对所读取的没有编程成功的操作数据进行校验和的计算得到第二校验和，判断第一校验和和第二校验和是否一致，如果一致则再执行判断是否继续进行被中断的操作的步骤。上述对读取的没有编程成功的操作数据进行校验和的计算的算法与计算第一校验和的算法相同。
本发明实施例中，在处理器进行复位的过程中，通过使与之相连接的SPIFl a s h进行对应的复位处理操作，实现了在处理器进行复位操作时使与之相连接的SPI Fla sh处于可以被处理器访问的状态，提高了系统的可靠性。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的技术方案基础上，所做的任何显而易见的修改、等同替换等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种复位方法，其特征在于，所述方法包括：
串行外设接口闪存SPI Flash接收处理器发送的复位指令；
所述SPI Flash根据所述复位指令，进行所述复位指令对应的复位处理，所述复位处理包括中断当前操作，记录所述当前操作被中断时的中断状态信息，以及将所述SPI Flash的当前状态设置为响应所述处理器读指令的状态；
所述处理器当完成复位操作后，向所述SPI Flash发送读指令；
所述处理器接收所述SPI Flash根据所述读指令发送的复位寄存器中的所述中断状态信息；
所述处理器根据所述中断状态信息，判断是否要继续进行所述被中断的当前操作，如果是，则向所述SPI Flash发送继续进行所述被中断的当前操作的指令。
2.根据权利要求1所述的复位方法，其特征在于，所述当前操作为擦除操作时，所述记录所述当前操作被中断时的中断状态信息具体为：
将所述擦除操作的擦除中断状态信息记录在复位寄存器中。
3.根据权利要求1所述的复位方法，其特征在于，所述当前操作为编程操作时，所述记录所述当前操作被中断时的中断状态信息具体为：将所述编程操作的编程中断状态信息记录在复位寄存器中，并将所述编程操作对应的编程数据保存在数据缓存器中。
4.根据权利要求2所述的复位方法，其特征在于，所述向所述SPI Flash发送继续进行所述被中断的当前操作的指令具体为：向所述SPI Flash发送继续进行被中断的擦除操作的擦除指令；所述擦除指令中携带有从所述中断状态信息中获取的未擦除地址和未擦除扇区。
5.根据权利要求3所述的复位方法，其特征在于，所述向所述SPI Flash发送继续进行所述被中断的当前操作的指令具体为：向所述SPI Flash发送继续进行被中断的编程操作的编程指令；所述编程指令中携带有从所述中断状态信息中获取的未编程地址，以及从所述数据缓存器中获取的没有编程成功的操作数据。
6.一种网络设备，其特征在于，所述网络设备包括处理器和串行外设接口闪存SPIFlash，所述处理器包括第一复位引脚、串行外设接口SPI主控制器、主器件输出引脚、主器件输入引脚，所述SPI Flash包括复位寄存器、第二复位引脚、逻辑控制器、从器件输入引脚、从器件输出引脚；
所述第一复位引脚和所述第二复位引脚通过复位信号线连接，所述主器件输出引脚和所述从器件输入引脚通过输出信号线连接，所述主器件输入引脚和所述从器件输出引脚通过输入信号线连接；
所述SPI Flash的所述从器件输入引脚接收所述处理器通过所述输出信号线发送的复位指令；所述逻辑控制器根据所述复位指令，进行所述复位指令对应的复位处理，所述复位处理包括中断当前操作，在所述复位寄存器中记录所述当前操作被中断时的中断状态信息，以及将当前状态设置为响应所述处理器读指令的状态；
当完成复位操作后，所述SPI主控制器控制主输出引脚通过所述输出信号线向所述SPIFlash发送读指令；所述主器件输入引脚接收所述SPI Flash根据所述读指令发送的所述复位寄存器中的所述中断状态信息，所述中断状态信息为所述SPI Flash通过所述输入信号线发送的；根据所述中断状态信息，所述处理器判断是否要继续进行所述SPI Flash中的被中断的所述当前操作，如果是，则通过所述输出信号线向所述SPI Flash发送继续进行被中断的所述当前操作的指令。
7.根据权利要求6所述的网络设备，其特征在于，所述当前操作为擦除操作时，所述SPIFlash将所述擦除操作的擦除中断状态信息记录在所述复位寄存器中。
8.根据权利要求6所述的网络设备，其特征在于，所述SPI Flash还包括数据缓存器，当前操作为编程操作时，所述SPI Flash将所述编程操作的编程中断状态信息记录在所述复位寄存器中，并将所述编程操作对应的编程数据保存在所述数据缓存器中。
9.根据权利要求7所述的网络设备，其特征在于，所述当前操作为擦除操作时，所述处理器向所述SPI Flash发送继续进行被中断的擦除操作的擦除指令；所述擦除指令中携带有从所述中断状态信息中获取的未擦除地址和未擦除扇区。
10.根据权利要求8所述的网络设备，其特征在于，所述当前操作为编程操作时，所述处理器向所述SPI Flash发送继续进行被中断的编程操作的编程指令；所述编程指令中携带有从所述中断状态信息中获取的未编程地址，以及从所述数据缓存器中获取的没有编程成功的操作数据。
CN201210447224.8A 2012-11-09 2012-11-09 复位方法和网络设备 Active CN103809717B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210447224.8A CN103809717B (zh) 2012-11-09 2012-11-09 复位方法和网络设备
EP13191536.5A EP2730993B1 (en) 2012-11-09 2013-11-05 Reset method and network device
US14/072,704 US9400758B2 (en) 2012-11-09 2013-11-05 Reset method and network device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210447224.8A CN103809717B (zh) 2012-11-09 2012-11-09 复位方法和网络设备

Publications (2)

Publication Number Publication Date
CN103809717A CN103809717A (zh) 2014-05-21
CN103809717B true CN103809717B (zh) 2017-04-12

Family

ID=49584587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210447224.8A Active CN103809717B (zh) 2012-11-09 2012-11-09 复位方法和网络设备

Country Status (3)

Country Link
US (1) US9400758B2 (zh)
EP (1) EP2730993B1 (zh)
CN (1) CN103809717B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10235324B2 (en) * 2015-09-30 2019-03-19 Nxp Usa, Inc. Interconnect sharing with integrated control for reduced pinout
CN106445851A (zh) * 2016-08-26 2017-02-22 北京中电华大电子设计有限责任公司 一种提高FlashNFC‑SIM智能卡接口响应能力的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207075A (ja) * 2006-02-03 2007-08-16 Seiko Epson Corp Ｃｐｕ、集積回路装置、マイクロコンピュータ、電子機器、及びｃｐｕの制御方法
CN102609287A (zh) * 2012-02-10 2012-07-25 株洲南车时代电气股份有限公司 一种通过cpu远程更新fpga的装置及其方法
CN102656568A (zh) * 2009-10-15 2012-09-05 株式会社雷捷电子科技 微计算机及其动作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2317721B (en) * 1996-09-30 2001-09-12 Nokia Mobile Phones Ltd Memory device
US5822244A (en) * 1997-09-24 1998-10-13 Motorola, Inc. Method and apparatus for suspending a program/erase operation in a flash memory
EP1764803A1 (en) 2005-09-09 2007-03-21 STMicroelectronics S.r.l. Memory architecture with serial peripheral interface
US7562180B2 (en) * 2006-03-28 2009-07-14 Nokia Corporation Method and device for reduced read latency of non-volatile memory
JP4712102B2 (ja) 2009-05-26 2011-06-29 富士通株式会社 記憶装置、データ処理方法およびデータ処理プログラム
US8850103B2 (en) * 2009-08-28 2014-09-30 Microsoft Corporation Interruptible NAND flash memory
US8407701B2 (en) * 2010-06-24 2013-03-26 International Business Machines Corporation Facilitating quiesce operations within a logically partitioned computer system
US8433838B2 (en) * 2010-09-17 2013-04-30 International Business Machines Corporation Remote multiplexing devices on a serial peripheral interface bus
US20120137093A1 (en) 2010-11-30 2012-05-31 Micron Technology, Inc. Reliable write for non-volatile memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207075A (ja) * 2006-02-03 2007-08-16 Seiko Epson Corp Ｃｐｕ、集積回路装置、マイクロコンピュータ、電子機器、及びｃｐｕの制御方法
CN102656568A (zh) * 2009-10-15 2012-09-05 株式会社雷捷电子科技 微计算机及其动作方法
CN102609287A (zh) * 2012-02-10 2012-07-25 株洲南车时代电气股份有限公司 一种通过cpu远程更新fpga的装置及其方法

Also Published As

Publication number Publication date
CN103809717A (zh) 2014-05-21
EP2730993B1 (en) 2015-09-16
EP2730993A1 (en) 2014-05-14
US9400758B2 (en) 2016-07-26
US20140136744A1 (en) 2014-05-15

Similar Documents

Publication Publication Date Title
TW201546817A (zh) 對選取列資料修復之驗證技術
US20150006794A1 (en) Apparatus and method for controlling multi-way nand flashes by using input-output pins
US8806136B2 (en) Nandflash controller and data transmission method with Nandflash controller
CN103544994A (zh) 快闪存储器控制器、快闪存储器侦错方法
CN104658612B (zh) 存取快闪存储器中储存单元的方法以及使用该方法的装置
US6745345B2 (en) Method for testing a computer bus using a bridge chip having a freeze-on-error option
CN107797821A (zh) 重试读取方法以及使用该方法的装置
CN103809717B (zh) 复位方法和网络设备
CN106484315A (zh) 读取及写入命令排程方法以及使用该方法的装置
CN112270945B (zh) 记录是否有擦除时掉电的方法、装置、存储介质和终端
CN113270136B (zh) 测试Nand-flash坏块的控制方法及控制系统
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
CN106815153A (zh) 一种安全存储方法、装置和系统
CN103809988A (zh) 一种信息处理方法及电子设备
CN102629212A (zh) 一种基于j-link间接烧写程序到nandflash的方法
TWI468946B (zh) 用來進行主裝置指揮運作之方法以及記憶裝置及控制器
CN109147862B (zh) Nvm测试加速方法及系统
CN101206613A (zh) 高速基本输入/输出系统调试卡
CN105260137A (zh) 在sas存储系统中实现hba卡访问sata磁盘的方法及设备
CN106709338A (zh) 一种程序检测方法及装置
KR101300443B1 (ko) 바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치， 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법
CN107885523A (zh) 一种快速稳定的串口升级软件方法
US20060184729A1 (en) Device, method, and computer product for disk management
US20170365359A1 (en) Methods for operating a data storage device and data storage device utilizing the same
CN103680638A (zh) 快闪存储器控制器和快闪存储器控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant