TW201546817A - 對選取列資料修復之驗證技術 - Google Patents

Abstract

此處揭示之實施例從多列資料中選取一列資料用於驗證對該經選取之資料列之修復。此處揭示之該等實施例驗證對該經選取之資料列之修復。

Description

對選取列資料修復之驗證技術

本發明係有關於對選取列資料修復之驗證技術。

發明背景

記憶體技術之大小可能持續縮小而密度增高。為了保護記憶體技術及降低資源成本，對該記憶體之修復可能發生在封裝之後及/或當該等記憶體正在使用當中。

依據本發明之一實施例，係特地提出一種數位電路包含一控制暫存器用以使得一第一資料路徑用於對多列資料中之一經選取之資料列之一修復的驗證；使得一第二資料路徑用於表示在該修復前該經選取之資料列；及使得一第三資料路徑用於表示對該經選取列之該修復；及一邏輯組件用以決定對該經選取之資料列之該修復之該驗證是否為成功。

102、212、302‧‧‧控制暫存器

104‧‧‧邏輯組件

106-110、206-210‧‧‧資料路徑

112‧‧‧模組

114‧‧‧受控信號

216‧‧‧資料暫存器

218‧‧‧熔絲鏈路銷毀驅動器

220‧‧‧熔絲鏈路

222‧‧‧軟程式路徑

304‧‧‧資料解碼器之位址列

306‧‧‧動態隨機存取記憶體(DRAM)陣列

308‧‧‧列資料

402、404、502-518‧‧‧操作

600‧‧‧計算裝置

602‧‧‧處理器

604‧‧‧機器可讀取儲存媒體

606-626‧‧‧指令

於後文之附圖中，相似元件符號係指相似組件或方塊。後文詳細說明部分參考附圖，附圖中：圖1為數位電路之一實施例之方塊圖，包括一控 制暫存器以使得一第一資料路徑、一第二資料路徑、及一第三資料路徑用於在一邏輯組件決定對該經選取之資料列之該修復是否為成功；圖2為包括一資料暫存器之數位電路之一實施例之方塊圖，該資料暫存器用於選擇一列之資料用以驗證於該經選取之資料列所做之一修復，該數位電路包括一控制暫存器以使得一第一資料路徑至一熔絲鏈路，一第二資料路徑用於表示在該修復前該經選取之資料列，及一第三資料路徑用於表示該修復；圖3為資料解碼器之位址列用以接取自一記憶體之一經選取之資料列之一實施例之方塊圖，該經選取之資料列係經驗證用以決定對該經選取之資料列之一修復是否成功；圖4為在多列之資料中選取一列之資料用於驗證或對該經選取之資料列進行修復之方法之一實施例之流程圖；圖5為一方法實施例之流程圖，該方法用以藉由致動一第一資料路徑、一第二資料路徑、及一第三資料路徑而在多列之資料中選擇一列之資料及驗證對該經選取之資料列之一修復；及圖6為具有一處理器之一計算裝置實施例之方塊圖，用以在一機器可讀取儲存媒體內執行指令用於在多列之資料中選擇一列之資料用以驗證對該經選取之資料列之一修復，若該驗證為不成功則該等指令包括選取另一列之 資料用於驗證。

較佳實施例之詳細說明

該數位系統可包括對封裝後記憶體之修復。該修復可包括對該記憶體內部之一資料值之修改；但在持久地制定該修復於該記憶體之前可不測試此等修復。此外，該修復可不被隔離，如此使得在該記憶體內部之錯誤更難以靶定。此等實施例可能造成存取記憶體內部資料的中斷，消耗許多時間及資源。

為了解決此等問題，此處揭示之實施例一數位電路可驗證對在一記憶體內部之一經選取之資料列之修復。當修復驗證時，數位電路可決定修復是否視為成功，因記憶體可以最小錯誤操作。此外，對該列之資料之該修復的該驗證隔離了對記憶體中一特定列之資料之修復以確保記憶體發揮功能無誤。如此也證實記憶體中並無其它缺陷列。

此外，該數位電路可包括一控制暫存器以使得一第一資料路徑以起始對該經選取之資料列之該修復的該驗證，一第二資料路徑以表示在該修復前之該經選取之資料列，及一第三資料路徑以表示該修復。致動此等資料路徑中之各者藉由提供具有短的延遲之一暫時性修復而促進該修復過程。該暫時性修復可能持續直到下個動力週期，此時橫過該經選取之資料列之資料值可還原至該修復前之狀態之該等資料值。

於此處討論之另一個實施例中，該數位電路可包 括一資料暫存器用以選取該記憶體內部之多列中之該列之資料用於驗證該修復。提供該數位電路以驗證該特定列，使得該修復被隔離以考慮該數位系統是否可以最小錯誤操作。隔離該修復節省許多時間及資源，如此提高該數位系統之效率。

要言之，此處揭示之實施例提出一種機制用以驗 證對一記憶體內部之一特定列之資料之一修復。驗證該修復促進該修復過程在於該修復可在封裝後在該記憶體內被隔離及測試。

現在參考附圖，圖1為包括一控制暫存器102含有 功能致動位元之數位電路之一實施例之方塊圖。該等功能致動位元可致動一第一資料路徑106、一第二資料路徑108、及一第三資料路徑110作為輸入至一邏輯組件104用以對在模組112之一選取列之資料(圖中未例示說明)驗證一修復。基於在模組112之修復的驗證，一受控信號114可指示該修復的驗證為成功或失敗。圖1表示對選取之資料列作修復之驗證之數位電路。該數位電路包括接取一記憶體陣列其係由多個資料列組成。該記憶體陣列包括多行及多列，在該行與列之各個交叉點儲存一資料位元值。如此，各列資料包括多個資料位元值。對一給定列資料之修復可包括修改在該給定列中之該等資料位元值中之至少一者。舉例言之，該資料位元值讀取「0」，可經修改為資料位元值「1」，及反之亦然。驗證對該列資料之修復確保由多列資料組成之一記憶體陣列發揮功能。於一個具現中，該數位電路驗 證一封裝後修復給該記憶體陣列以證實在該記憶體陣列中並無缺陷資料列，而不干擾該記憶體陣列中之其它列發揮功能。於另一個具現中，圖1中之數位電路可進一步包括一資料暫存器(圖中未例示說明)。該資料暫存器選取用於驗證該修復之該列資料。如此，資料暫存器可包括一值，該值相對應於記憶體陣列中之多列。如此，該值可相對應於選取用於驗證該修復之該資料列。此項具現在其次各圖中容後詳述。

控制暫存器102為一硬體暫存器，其透過該控制 功能致動位元而控制第一資料路徑106、第二資料路徑108、及第三資料路徑110之功能。以1、2、3指示之控制功能致動位元致動了該個別資料路徑之操作。當驗證該選取列之資料時，模組112可將一值寫入以致動資料路徑106、108及110中之至少一者。於一個具現中，於記憶體陣列中之各列資料包括一不同控制暫存器102。此一具現容後討論於下個圖式中。

自該控制暫存器102致動之第一資料路徑106係 為該邏輯組件104之第一邏輯輸入。該第一邏輯輸入可包括沿該第一資料路徑106傳輸一邏輯值，諸如0或1給邏輯組件104。第一資料路徑106為一機制其表示該修復之驗證的起始。藉此方式，致動第一資料路徑106指導數位電路驗證對該記憶體內部之一特定列資料之修復。於一個具現中，第一資料路徑106行進至一熔絲鏈路，其可被開啟，如此致動驗證該修復。於此一具現中，一資料暫存器(圖中未例示說 明)指示該數位電路以驗證一特定列之資料。該資料暫存器及該控制暫存器102可操作以施加一電壓至該熔絲鏈路，造成橫跨該熔絲鏈路之中斷。此一具現容後討論於下個圖式中。

自該控制暫存器102致動之第二資料路徑108係 為該邏輯組件104之第二邏輯輸入。該第二邏輯輸入可包括沿該第二資料路徑108傳輸一邏輯值，諸如0或1給邏輯組件104。第二資料路徑108為一機制其表示該經選取之資料列而無修復。藉此方式，第二資料路徑108可包括在修復之前該經選取之資料列。舉例言之，若該修復包括修改在該選取列之資料值中之一者，則第二資料路徑108包括資料值而無修改。於一個具現中，第二資料路徑108繞道該熔絲鏈路以暫時還原該熔絲鏈路以證實該復修是否發生在該經選取之資料列。此一具現容後討論於下個圖式中。

自該控制暫存器102致動之第三資料路徑110係 為該邏輯組件104之第三邏輯輸入。該第三邏輯輸入可包括沿該第三資料路徑110傳輸一邏輯值，諸如0或1給邏輯組件104。第三資料路徑110為一機制其表示對該經選取之資料列之修復。第三資料路徑110被考慮為一軟程式路徑，表示當於模組112驗證時若視為不成功，則該模型化修復為暫時性。當接收自個別資料路徑106、108及110之邏輯輸入中之各者時，該數位電路可步進通過該記憶體功能之各項操作伴以對該經選取之資料列之修復。此點可指示記憶體是否成功修復操作。

邏輯組件104自資料路徑106、108及110中之各者 接收輸入及輸出受控信號114。邏輯組件104使用自資料路徑106、108及110中之各者之輸入以決定對經選取之資料列所做修復是否如同於模組112的成功。邏輯組件104可包括一邏輯閘，其為具現布林函式之一實體裝置或電氣組件。 邏輯組件104自資料路徑106、108及110中之各者之邏輯輸入執行邏輯操作。如此，邏輯組件104使用邏輯輸入以輸出受控信號114。該受控信號114給在一控制器上跑的軟體及/或韌體指示該修復是否成功。若該修復係經決定為如同於模組112的成功，則韌體及/或軟體可持久地將修復寫至該經選取之資料列。若該修復在模組112決定為不成功，則在該控制器上跑的韌體及/或軟體可將該選取列內部之資料值改回修復前之值。雖然圖1例示邏輯組件104為單一組件，但此點係為了例示目的完成。舉例言之，邏輯組件104可包括多個邏輯組件。於一個具現中，邏輯組件104可包括多個AND閘及/或OR閘以驗證於模組112之修復。邏輯組件104之具現包括能夠接收邏輯輸入及輸出受控信號114的邏輯閘、電子閘、邏輯電路、可規劃邏輯裝置、或其它邏輯組件。

於模組112，可驗證對該經選取之資料列之修 復。驗證對該經選取之資料列之修復許可數位電路決定修復是否成功。雖然圖1例示模組112為邏輯組件104之不同組件，但此點係為了例示目的。舉例言之，模組112可包括一邏輯閘作為邏輯組件104之部件。模組112之具現包括可由 邏輯組件104執行之一指令、指令集、處理程序、操作、邏輯、技術、功能、韌體、及/或軟體以決定該修復之驗證是否成功。

該受控信號114為自邏輯組件104之輸出，其指示 對該經選取之資料列之修復之驗證是否成功。若對該經選取之資料列之修復之驗證為不成功，則受控信號114可通訊給一位址列解碼器(圖中未例示說明)以存取另一列資料用於驗證該列資料之修復。若對該經選取之資料列之修復之驗證為成功，則受控信號114可指示對該經選取之資料列做永久修復。此等具現容後討論於下個圖式中。

圖2為一數位電路實施例之方塊圖，包括一資料 暫存器216用以選擇一列資料以供驗證對該經選取之資料列之修復。該數位電路包括一控制暫存器202以使得功能位元(1、2、及3)致動個別資料路徑206、208及210。該控制暫存器202設定一第一功能位元(1)以致動該第一資料路徑206至一熔絲鏈路220以起始對該經選取之資料列之修復之驗證。該第一資料路徑206以資料暫存器218操作以透過該熔絲鏈路銷毀驅動器218而中斷該熔絲鏈路220之連接。該控制暫存器202也可設定一第二功能位元(2)以致動該第二資料路徑208以表示在修復前之該經選取之資料列。此外，該控制暫存器202也可設定一第三功能位元(3)以致動該第三資料路徑210以表示對該經選取之資料列所做修復。該第三資料路徑210透過一邏輯AND閘致動一軟程式路徑222。該軟程式路徑222使得該第三資料路徑210模型化對該經選取 之資料列之一暫時修復。假設該暫時修復，若該修復被視為不成功，則該經選取之資料列可還原回修復前之資料值。

資料路徑206、208及210中之各者為為邏輯組件 204之一邏輯輸入。該等邏輯組件204轉而產生一受控信號214，其可指示結合一控制器操作的軟體及/或韌體對該經選取之資料列之修復是否成功。結合一控制器操作的軟體及/或韌體可跑多個運算以決定該記憶體是否可能有錯。決定該記憶體有錯指示對該經選取之資料列之修復為不成功。當決定修復為不成功時，該控制器可還原選取列中之資料值為修復前之值。於此一具現中，受控信號214可指示軟體及/或韌體選擇另一列資料用以驗證對該另一列資料之修復。此外，於此一具現中，一位址解碼器可與一記憶體通訊以存取另一列資料。此等具現容後討論於下個圖式中。當決定對該經選取之資料列之修復是否成功時，該控制器可持久地具現該修復至經選取之資料列。控制暫存器202、第一資料路徑206、第二資料路徑208、第三資料路徑210、邏輯組件204、及受控信號214之結構及功能可類似如同圖1中之控制暫存器102、第一資料路徑106、第二資料路徑108、第三資料路徑110、邏輯組件104、及受控信號114資料暫存器216為硬體暫存器，其包括一致動值以選擇各列資料。藉此方式，資料暫存器216選擇該特定列之資料，其中驗證對該列資料之修復。舉例言之，於圖2中，選取第一列之資料，其中驗證對第一列資料之修復。資料暫存器216可接收寫入各區段之一值以指示驗證哪一列。於 此一具現中，控制器可追蹤哪一列資料已經接受修復，且將該值寫入資料暫存器216用以選擇該特定列之資料用於驗證。資料暫存器216追蹤橫過該記憶體之多列資料，而控制暫存器102追蹤各列資料。於該具現中，取決於記憶體中之列數，一數位系統可包括單一資料暫存器216及多個控制暫存器102。舉例言之，資料暫存器216可與多個數位電路相聯結的，各個數位電路相對應於一不同列資料。如圖2中例示說明，第一資料路徑係藉資料暫存器216選取用於驗證，而其它列資料直到N個列數保持未經選取。資料暫存器216可發揮類似圖1中之控制暫存器102的相似功能。

熔絲鏈路銷毀驅動器218為邏輯AND閘，其包括 自控制暫存器202及資料暫存器216兩者的輸入。熔絲鏈路銷毀驅動器218控制哪個熔絲鏈路開路，如此起始修復之驗證。藉此方式，資料暫存器216及控制暫存器202兩者須讀取高值以使得熔絲鏈路銷毀驅動器218燒掉熔絲鏈路220。 熔絲鏈路220燒掉或開路讓在資料暫存器216針對該選取列資料之修復出現驗證。於此一具現中，熔絲鏈路220接收高讀值作為輸入電壓，如此形成橫跨熔絲鏈路220之燒掉。當熔絲鏈路220開路時，輸入至邏輯組件204中之兩個AND閘之邏輯輸入可讀取低讀數。舉例言之，若202資料位元為0，熔絲鏈路220不會燒掉，如此不起始修復之驗證。

邏輯組件204可包括多個邏輯閘以自資料路徑 206、208及210中之各者接收邏輯輸入，諸如0及1。取決於自資料路徑206、208及210中之各者之邏輯輸入，邏輯組件 可以一相對應方式響應。舉例言之，若控制暫存器202使得第二資料位元讀取低，則第二路徑206不被致動。若控制暫存器202使得第二資料位元讀取高，則如此致動第二資料路徑206讀取作為輸入至上兩個AND閘之高邏輯輸入。於此一實施例中，如此允許AND閘在修復之前模型化選取資料列之狀態。於另一個實施例中，若控制暫存器202使得第三資料位元讀取低，則如此解除致動軟程式路徑222。若控制暫存器202使得第三資料位元讀取高，則如此致動軟程式路徑222，如此模型化修復狀態至該經選取之資料列。

應答於邏輯輸入，邏輯組件204產生受控信號 214，其可透過一位址解碼器存取額外資料列。受控信號214指示軟體及/或韌體結合該控制器操作以決定適當表現是否存在於數位系統。換言之，受控信號214指示對經選取之資料列的修復是否已經調用在操作記憶體中之適當回授。 此一具現容後討論於下個圖式中。

圖3為資料解碼器之位址列304之一實施例用以自一動態隨機存取記憶體陣列306存取一經選取之資料列之方塊圖。該經經選取之資料列可經驗證以決定對該經選取之資料列之修復是否成功。各列資料308包括在圖1-2內部其個別數位電路內部之個別控制暫存器302。此外，該等成列資料308(列資料1、列資料N、及備用列資料)包括資料暫存器，諸如圖2中之資料暫存器216。資料暫存器決定哪些成列資料308用以接取由其個別數位電路驗證。藉此方式，該資料暫存器在多列資料308中選擇成列資料以供由數 位電路驗證修復。

資料解碼器之位址列304解碼對多列資料304中 之經選取之資料列之位址。舉例言之，對經選取之資料列之位址可包括多位元資料。更明確言之，於此一實施例中，位址可包括2^N位元之資料，如此資料解碼器之位址列304解碼該位址用以區分該經選取之資料列與其它多列資料308。如此使得該資料暫存器選擇該列資料，其因該經選取之資料列之修復故而須被驗證。如此，該資料解碼器之位址列304可包括一邏輯閘，諸如一AND閘用於個別控制暫存器302及資料解碼器之位址列304以存取該特定列之資料。 於另一個具現中，如於圖1-2中之受控信號114及214可指示資料解碼器之位址列304該驗證是否不成功。如此可發訊給資料解碼器之位址列304以接取一不同列之資料用於驗證。

多列資料308例示在動態隨機存取記憶體陣列 306內部之該等成列之資料。於一個具現中，若列資料308中之一者被視為含有誤差或錯誤，則一控制器可重新安排存取錯誤列之資料的路徑至備用列之資料。

動態隨機存取記憶體(DRAM)陣列306可儲存一位元之資料在各列資料與一行資料之交叉點。結合一控制器(圖中未例示說明)操作之一軟體及/或韌體追蹤成列資料308中之哪一者可具有對資料位元值中之至少一者的修復。藉此方式，該控制器可傳輸一信號給該資料暫存器當對成列資料308中之各者修復時欲驗證哪些成列資料308。此外，若該修復被視為成功，則結合該控制器操作之該軟 體及/或韌體可持久具現該修復給該經選取之資料列。若該修復被視為不成功，則控制器與韌體及/或軟體可還原該經選取之資料列中之該等資料位元值至修復之前的該資料值。於此一具現中，該控制器可利用該備用列之資料以將該持久資料值及/或暫時資料值寫至該經選取之資料列。雖然圖3例示DRAM陣列306為含有多列資料308，但具現不應受限於此，原因在於DRAM陣列可進一步含有多行資料等。

圖4為可由一計算裝置執行以在多列資料中選取 一列資料之方法實施例之流程圖。該方法可進行以驗證對該經選取之資料列之一修復。於一個具現中，若該修復之驗證為不成功，則該方法可前進至驗證一不同列之資料。 圖4中之流程圖表示在一記憶體陣列內部之一特定列之資料發生修復之驗證。於此一具現中，該方法提供一機制以驗證對記憶體陣列之封裝後修復以證實在該記憶體陣列中並無缺陷部件。該方法證實在該記憶體陣列中並無缺陷部件而不干擾記憶體陣列之其它面向。於另一個具現中，一控制器可執行操作402-404。於另一個具現中，如同圖6中之一處理器602可執行操作402-404。討論圖4中，可參考圖1-3之組件提供情境實施例。於一個具現中，計算裝置可包括如同圖1中之數位電路以執行操作402-404而驗證對該經選取之資料列之修復。於圖4之另一個具現中，該計算裝置可包括如同圖2中之數位電路以執行操作402-404。又，雖然圖4係描述為由計算裝置具現，但可在其它合宜組件上執行。舉例言之，圖4可以可執行指令之形式而在如同圖4之 機器可讀取儲存媒體604上具現。

於操作402，該數位電路選取在多列之資料中之 該列資料用以驗證對該列資料之修復。對該列資料之修復可包括修改該列中之位元中之至少一者。舉例言之，記憶體可由多行及多列資料組成，該資料之位元為「1」或「0」可出現在該等行與該等列之交叉點。如此，讀取「1」之一資料位元值可被修改為「0」，及反之亦然。操作402可包括一資料暫存器，其可包括多個資料值，各值相對應於多列之資料中之各列。如此，該值可致動資料暫存器，指示特定列之資料欲被驗證。藉此方式，資料暫存器選取該列印器以驗證修復。於此一具現中，資料暫存器選擇一可欲被燒掉或開路，指示該特定列之資料用於驗證。於此一具現中，資料暫存器可由控制器直接寫入，該控制器可追蹤哪些列之資料已經進行修復。藉由致動熔絲鏈路，資料暫存器致動該第一資料路徑其起始了相對應於該熔絲鏈路之該經選取之資料列的驗證。如關聯操作404之解說，該經選取之資料列可進一步經由致動一第二資料路徑及一第三資料路徑驗證。於另一個具現中，該列資料可在該列資料被修復之後選取。與該數位電路相聯結的控制器可追蹤哪一列資料已經修復，如此對數位電路指示選取哪一列之資料用於修復之驗證。

於操作404，該數位電路驗證對該經選取之資料 列之修復。於一個具現中，如同圖1-3中之控制暫存器102、202、及302含有一控制功能致動位元用以致動一第一資料 路徑、一第二資料路徑、及一第三資料路徑。該第一資料路徑提供一機制其藉開路該熔絲鏈路而致動驗證。該第二資料路徑致動一機制其藉繞道該熔絲鏈路而解除修復。該第二資料路徑可繞道該熔絲鏈路而暫時還原該熔絲鏈路用於驗證目的。藉此方式，該第二資料路徑模型化在修復之前的該列資料。該第三資料路徑提供一機制其模型化該暫時修復。該第二資料路徑致動一軟性方法用以在進行持久修復之前模型化該修復。該等資料路徑各自用作為如同圖1中之一邏輯組件104之輸入。此一具現容後討論於下個圖式中。取決於自該邏輯組件之輸出，該驗證可視為成功或不成功。於一個具現中，若對該經選取之資料列之修復為成功，則該修復可持久寫至該經選取之資料列。於另一個具現中，若對該經選取之資料列之修復為不成功，則該經選取之資料列可還原至該修復前該列中之資料。於此一具現中，該數位電路可試圖驗證另一列資料。

圖5為由一計算裝置可執行以在一記憶體陣列中 之多列資料中選取一資料列之方法實施例之流程圖。該經選取之資料列可驗證對該經選取之資料列之修復。該修復之驗證可能之出現方式係透過致動一第一路徑以起始一熔絲鏈路用於驗證，一第二路徑以在修復之前模型化該經選取之資料列，及一第三資料路徑以模型化對該經選取之資料列之修復。基於該修復被視為是否成功，該方法可前進至持久性致動對該經選取之資料列之修復。若該修復被視為不成功，則方法可前進而還原在該經選取之資料列中之 資料之位元至該修復前之該(等)值。此外，於此一具現中，該方法也可前進至經選取另一資料列用以對該記憶體陣列中之其它列資料中之一者進行修復之驗證。以修復不成功為例，該第二及第三資料路徑提供暫時修復，該經選取之資料列可還原至修復前之情況。如此提供可能隔離修復至一特定列資料及驗證對該經特定之資料列之修復。於討論圖5中，可參考圖1-3之組件以提供情境實施例。於一個具現中，該計算裝置包括如圖1之數位電路以執行操作502-518用以驗證對該經選取之資料列之修復。於圖5之另一個具現中，該計算裝置可包括如圖2之數位電路以執行操作502-518。又，雖然圖5係描述為由一計算裝置具現，但可在其它合宜裝置上執行。舉例言之，圖5可以可執行指令之形式而在如同圖6中之機器可讀取儲存媒體604上具現。

於操作502，數位電路選取該列印器用以驗證對 該經選取之資料列之修復。該列之資料可選自於該記憶體陣列內部之多列之資料。操作502可包括將數值寫至一資料暫存器，其中一值可指示哪一列資料欲被選用於修復之驗證。於此一具現中，與該數位電路相聯結的一控制器可追蹤哪些列之資料已經被修復，如此控制器可將數值寫入該資料暫存器指示哪些列資料欲用於修復之驗證。該資料暫存器可包括多值，各值相對應於該記憶體陣列中之該等資料列中之各者。如此，寫至資料暫存器之值相對應於操作504用於驗證之該經選取之資料列。操作502可類似圖4中之操作402。

於操作504，數位電路驗證對該經選取之資料列 之修復。如前文解釋，該經選取之資料列包括資料之各個位元。因此，對該經選取之資料列之修復可包括資料之多個位元中之至少一者的修改。舉例言之，該經選取之資料列可包括「0」之位元值，該修復可包括修改該位元值至「1」。於一個具現中，如同於操作506-510，相對應於該經選取之資料列之一控制暫存器可致動該第一資料路徑、第二資料路徑、及第三資料路徑。該等資料路徑各財可提供作為數位電路內部之一邏輯組件。自該邏輯組件之輸出可指示修復是否成功之驗證，於操作512。於操作506-510，該控制暫存器含有控制功能致動位元用以致動各個資料路徑。操作504之功能可類似圖4中之操作404。

於操作506，數位電路致動自控制暫存器至一熔 絲鏈路之該第一資料路徑。於此一具現中，控制暫存器藉供電給一熔絲鏈路開路而致動該第一資料路徑。開路該熔絲鏈路起始了對於操作502選取該列資料之修復之驗證。當起始該修復之驗證時，該方法可前進至操作508以致動該第二資料路徑。

於操作508，數位電路致動自控制暫存器至邏輯 組件之第二資料路徑。第二資料路徑繞道於操作506開路之該熔絲鏈路用以表示在修復前之該經選取之資料列。舉例言之，第二資料路徑可表示在修復前之該經選取之資料列之資料位元值。該第二資料路徑使得該數位電路決定是否出現修復。於一個具現中，第二資料路徑表示該經選取之 資料列之原先狀態而未致動一經軟體控制之資料路徑。

於操作510，數位電路致動自控制暫存器至邏輯 組件之第三資料路徑。第三資料路徑表示對該經選取之資料列之修復。藉此方式，第三資料路徑模型化對該經選取之資料列之修復為一暫時修復。就此方面而言，該第三資料路徑為一軟程式路徑，故若修復之驗證為不成功，則修復被取消，或換言之，該經選取之資料列可還原至修復前之資料位元值。如同於操作516-518，若修復之驗證為成功，則該第三資料路徑可用以模型化做持久性修復前之該修復。

於操作512，數位電路可決定對該經選取之資料 列之修復是否為成功。操作512可包括控制器自邏輯組件讀取輸出值。此值可給控制器指示對該經選取之資料列之修復是否為成功。於此一具現中，控制器可操作其它處理程序以決定記憶體陣列是否操作無誤。若控制器決定對該經選取之資料列之修復有錯，則指示對該經選取之資料列之修復為不成功，及因而方法可前進至操作514。若控制器決定對該經選取之資料列之修復為成功，則方法可前進至操作516-518以持久地致動對該經選取之資料列之修復。成功的修復代表具有多列資料之該記憶體陣列係在正常範圍以內操作及因而以最低錯誤操作。

於操作514，若於操作512對該經選取之資料列之 修復被視為不成功，則該方法可前進至選取另一列之資料用以驗證對該另一經選取之資料列之修復。如此使得該數 位電路步進通過在多列資料中之各列資料以隔離對該資料列之修復，及決定該記憶體陣列是否以最小誤差操作。操作514提供對於在記憶體陣列內部之各列之資料之修復的失敗分析。於操作514之另一個具現中，若該驗證為不成功，則該經選取之資料列可還原至修復前之該(等)值。如此提供一暫時機制以測試對該經選取之資料列之修復而若修復被視為不成功，則復原該修復。

於操作516-518，當決定對經選取之資料列之修復為成功時，該修復可在該經選取之資料列持久地致動。藉此方式，在對該經選取之資料列作持久性修復之前，該數位電路可測試是否可以最小錯誤在該記憶體陣列進行修復。

圖6為計算裝置600之方塊圖，具有一處理器602以在機器可讀取儲存媒體604內部執行指令606-626。更明確言之，具有處理器602之計算裝置600係用以驗證對該經選取之資料列之修復及決定該驗證是否為成功。若該驗證為不成功，則指令可包括還原該經選取之資料列至修復前之狀態，及選擇另一列之資料用以驗證修復。雖然計算裝置600包括處理器602及機器可讀取儲存媒體604，但也可包括對熟諳技藝人士而言為適用之其它組件。舉例言之，計算裝置600可包括圖1中之邏輯組件104及/或圖3中之動態隨機存取記憶體陣列306。計算裝置600為具有處理器602可執行指令606-626之一電子裝置，因此，計算裝置600之實施例包括行動裝置、客端裝置、個人電腦、桌上型電腦、 上型電腦、平板、視訊遊戲機、或能夠執行指令606-626之其它型別之電子裝置。指令606-626可具現為方法、函式、運算、及具現為儲存在儲存媒體604上之機器可讀取指令，其可為非過渡，諸如硬體儲存裝置(例如，隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可抹除可規劃ROM、電氣可抹除ROM、硬碟驅動裝置、及快閃記憶體)。

處理器602可擷取、解碼、及執行指令606-626用 以驗證對該經選取之資料列之修復以決定該驗證是否為成功。於一個具現中，當執行指令606時，處理器602可透過指令610-616之組合中之一者執行指令608。於另一個具現中，若修復之驗證為不成功，則當執行指令606-616時，該處理器602可執行指令618-622。於又一個具現中，若修復之驗證為成功，則處理器602可前進至執行指令624-626。 更明確言之，處理器602可執行指令606-616以：選取在一記憶體陣列之多列之資料中之該列資料；驗證對該經選取之資料列之修復；致動一第一資料路徑用於對該經選取之資料列之修復之驗證，該第一資料路徑開路一熔絲鏈路；致動一第二資料路徑用以表示修復前之該經選取之資料列；致動一第三資料用以表示對該經選取之資料列之修復；及決定對該經選取之資料列之修復是否成功。若對該經選取之資料列之修復驗證為不成功，則處理器602可前進至執行指令618-622以：決定該驗證為不成功；還原該經選取之資料列至修復前之狀態，如此給經選取之資料列提供暫時修復；及選擇另一列之資料用以驗證對該另一經選取 之資料列之修復。若對該經選取之資料列之修復之驗證為成功，則處理器602可前進至執行指令624-626用以：將該修復持久地寫至該經選取之資料列。

機器可讀取儲存媒體604包括指令606-626用於 處理器602之擷取、解碼、及執行。於另一個實施例中，機器可讀取儲存媒體604可為含有或儲存可執行指令之電子、磁性、光學、記憶體、儲存裝置、快閃驅動裝置、或其它實體裝置。如此，機器可讀取儲存媒體604可包括例如，隨機存取記憶體(RAM)、可電氣抹除可規劃唯讀記憶體(EEPROM)、儲存驅動裝置、記憶體快取記憶體、網路儲存裝置、光碟-唯讀記憶體(CDROM)等。因此，機器可讀取儲存媒體604可包括一應用程式及/或韌體其可獨立地及/或結合處理器602以擷取、解碼、及/或執行機器可讀取儲存媒體604之指令。該應用程式及/或韌體可儲存於機器可讀取儲存媒體604上及/或儲存於計算裝置600之另一位置上。

要言之，此處揭示之實施例提出一機制以驗證對 一記憶體內部之一特定列之資料之修復。修復之驗證促成修復過程，該修復可被隔離且在記憶體封裝之後測試。

600‧‧‧計算裝置

602‧‧‧處理器

604‧‧‧機器可讀取儲存媒體

606-626‧‧‧指令

Claims (15)

1. 一種數位電路，其包含：一控制暫存器用以：使得一第一資料路徑用於對多列資料中之一經選取之資料列之一修復的驗證；使得一第二資料路徑用於表示在該修復前該經選取之資料列；及使得一第三資料路徑用於表示對該經選取列之該修復；及一邏輯組件用以決定對該經選取之資料列之該修復之該驗證是否為成功。
2. 如請求項1之數位電路，其進一步包含：一資料暫存器用以決定該經選取之資料列用於對該等多列資料中之該經選取之資料列之該修復的驗證。
3. 如請求項1之數位電路，其中對該經選取之資料列之該修復出現在動態隨機存取記憶體(DRAM)及各列之資料包括於該DRAM中之資料之位元。
4. 如請求項1之數位電路，其進一步包含：於該第一資料路徑內部之一熔絲鏈路用於使其用於對該經選取之資料列之該修復之該驗證，其中各列之資料相對應於一不同熔絲鏈路。
5. 如請求項1之數位電路，其中若該邏輯組件決定對該經選取之資料列之該修復之該驗證為不成功，則該數位電 路包含：一控制器用以：選取該等多列資料中之另一列之資料用於對該另一列之資料之一修復之驗證；及還原該經選取之資料列至該修復前之一狀態。
6. 一種包含指令之非過渡機器可讀取儲存媒體，其當由一處理器執行時使得該處理器用以：選取多列資料中之一列之資料用於在該經選取之資料列之一修復之驗證；及驗證對該經選取之資料列之該修復，其中若該驗證為不成功，則該經選取之資料列還原至該修復前之一狀態。
7. 如請求項6之包括該等指令之非過渡機器可讀取儲存媒體，其中用以驗證對該經選取之資料列之該修復係進一步包括指令其當由該處理器執行時使得該處理器用以：使得一第一資料路徑用於對該經選取之資料列之該修復的該驗證，該第一資料路徑開路一熔絲鏈路；使得一第二資料路徑用於表示在該修復前該經選取之資料列；及使得一第三資料路徑用於表示對該經選取列之該修復；及決定對該經選取之資料列之該修復為成功。
8. 如請求項6之包括該等指令之非過渡機器可讀取儲存媒體，其中若對該經選取之資料列之該修復之該驗證為不 成功則係進一步包括指令其當由該處理器執行時使得該處理器用以：選取該等多列資料中之另一列資料用於對該另一列之資料之一修復的驗證。
9. 如請求項6之包括該等指令之非過渡機器可讀取儲存媒體，其中若對該經選取之資料列之該修復之該驗證為成功則係進一步包括指令其當由該處理器執行時使得該處理器用以：將該修復寫至該經選取之資料列。
10. 一種可由一計算裝置執行之方法，該方法包含：選取多列資料中之一列資料用於對該經選取之資料列之一修復的驗證；及驗證對該經選取之資料列之該修復。
11. 如請求項10之方法，其中驗證對該經選取之資料列之該修復包含：使得一第一資料路徑用於對該經選取之資料列之該修復的驗證；使得一第二資料路徑用於表示在該修復前該經選取之資料列；及使得一第三資料路徑用於表示對該經選取列之該修復。
12. 如請求項11之方法，其中若對該經選取之資料列之該修復的該驗證為不成功，則對該經選取之資料列之該修復為暫時性。
13. 如請求項10之方法，其中若對該經選取之資料列之該修復為不成功，則該方法包含：選取該等多列資料中之另一列之資料用於對該另一列之資料之一修復之驗證；及還原該經選取之資料列至該修復前之一狀態。
14. 如請求項10之方法，其中選取多列資料中之該列資料用於驗證係出現在修復之後。
15. 如請求項10之方法，其中若對該經選取之資料列之該修復之認驗證為成功，則指示對該經選取之資料列之該修復為成功。