RU2012148401A - Средство процессорной поддержки - Google Patents
Средство процессорной поддержки Download PDFInfo
- Publication number
- RU2012148401A RU2012148401A RU2012148401/08A RU2012148401A RU2012148401A RU 2012148401 A RU2012148401 A RU 2012148401A RU 2012148401/08 A RU2012148401/08 A RU 2012148401/08A RU 2012148401 A RU2012148401 A RU 2012148401A RU 2012148401 A RU2012148401 A RU 2012148401A
- Authority
- RU
- Russia
- Prior art keywords
- execution
- transaction
- processor
- command
- field
- Prior art date
Links
- 238000004590 computer program Methods 0.000 claims abstract 16
- 238000000034 method Methods 0.000 claims abstract 13
- 230000001934 delay Effects 0.000 claims abstract 3
- 238000001514 detection method Methods 0.000 claims 3
- 230000000977 initiatory effect Effects 0.000 claims 3
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30087—Synchronisation or serialisation instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/466—Transaction processing
Abstract
1. Компьютерный программный продукт для управления выполнением внутри вычислительной среды, указанный компьютерный программный продукт содержит:считываемую компьютером запоминающую среду, считываемую обрабатывающим устройством и хранящую команды для выполнения обрабатывающим устройством для выполнения способа, содержащего:вслед за сбросом выполнения потока команд, получение процессором машинной команды для выполнения, причем указанная машинная команда определена для исполнения компьютером согласно архитектуре компьютера, и указанная машинная команда содержит:поле для задания запрошенной операции поддержки для выполнения процессором; ивыполнение процессором машинной команды, включающее:получение процессором значения поля, причем указанное значение указывает процессору, что следует предпринять действие для изменения режима работы процессора для облегчения успешного повторного выполнения потока команд.2. Компьютерный программный продукт по п.1, в котором указанная машинная команда является командой оказания процессорной поддержки, которая дополнительно включает код операции для задания операции оказания процессорной поддержки, и в которой указанное поле отделено от кода операции и задает операцию поддержки сброса транзакции.3. Компьютерный программный продукт по п.1, в котором указанное поле содержит код операции, задающий операцию поддержки сброса транзакции.4. Компьютерный программный продукт по п.1, в котором поток команд является транзакцией, указанная транзакция эффективно задерживает фиксацию транзакционного сохранения в главную память до завершения выбранной транзакции.5. Компьют
Claims (20)
1. Компьютерный программный продукт для управления выполнением внутри вычислительной среды, указанный компьютерный программный продукт содержит:
считываемую компьютером запоминающую среду, считываемую обрабатывающим устройством и хранящую команды для выполнения обрабатывающим устройством для выполнения способа, содержащего:
вслед за сбросом выполнения потока команд, получение процессором машинной команды для выполнения, причем указанная машинная команда определена для исполнения компьютером согласно архитектуре компьютера, и указанная машинная команда содержит:
поле для задания запрошенной операции поддержки для выполнения процессором; и
выполнение процессором машинной команды, включающее:
получение процессором значения поля, причем указанное значение указывает процессору, что следует предпринять действие для изменения режима работы процессора для облегчения успешного повторного выполнения потока команд.
2. Компьютерный программный продукт по п.1, в котором указанная машинная команда является командой оказания процессорной поддержки, которая дополнительно включает код операции для задания операции оказания процессорной поддержки, и в которой указанное поле отделено от кода операции и задает операцию поддержки сброса транзакции.
3. Компьютерный программный продукт по п.1, в котором указанное поле содержит код операции, задающий операцию поддержки сброса транзакции.
4. Компьютерный программный продукт по п.1, в котором поток команд является транзакцией, указанная транзакция эффективно задерживает фиксацию транзакционного сохранения в главную память до завершения выбранной транзакции.
5. Компьютерный программный продукт по п.4, в котором указанная машинная команда дополнительно содержит поле регистра, указанное поле регистра идентифицирует регистр используемый программой для указания количества случаев, когда транзакция была сброшена, и в котором выполнение включает предоставление количества случаев процессору, для совершения процессором действия на основе количества случаев, когда транзакция была сброшена.
6. Компьютерный программный продукт по п.4, в котором способ дополнительно включает:
определение процессором, на основе выполнения машинной команды и значения заданного регистра, одного или более действий для облегчения успешного повторного выполнения транзакции; и
повторное выполнение транзакции на основе измененного режима работы.
7. Компьютерный программный продукт по п.6, в котором выполнение одного или более действий включает установку состояния процессора.
8. Компьютерный программный продукт по п.1, в котором поток команд является транзакцией, и в котором способ дополнительно включает:
инициирование транзакции посредством команды начала транзакции; и
обнаружение сброса транзакции.
9. Компьютерный программный продукт по п.8, в котором способ дополнительно включает повторное выполнение транзакции, последующее за выполнением машинной команды, основанной на измененном режиме работы.
10. Компьютерный программный продукт по п.1, в котором машинная команда дополнительно содержит другое поле, указанное другое поле определяет регистр, используемый программой для указания счета количества случаев, когда поток команд был сброшен, и в котором выполнение включает предоставление счета процессору, для совершения указанным процессором действия на основе счета с целью обеспечения успешного повторного выполнения сброшенного потока команд.
11. Компьютерная система для управления выполнением внутри вычислительной среды, указанная компьютерная система содержит:
память; и
процессор, сообщающийся с памятью, причем компьютерная система настроена для осуществления способа, причем указанный способ содержит:
вслед за сбросом выполнения потока команд, получение процессором машинной команды для выполнения, причем указанная машинная команда определена для исполнения компьютером согласно архитектуре компьютера, и указанная машинная команда содержит:
поле для задания запрошенной операции поддержки для выполнения процессором; и
выполнение процессором машинной команды, причем указанное выполнение включает:
получение процессором значения поля, причем указанное значение указывает процессору, что следует предпринять действие для изменения режима работы процессора для облегчения успешного повторного выполнения потока команд.
12. Компьютерная система по п.11, в которой указанная машинная команда является командой оказания процессорной поддержки, которая дополнительно включает код операции для задания операции оказания процессорной поддержки, и в которой указанное поле отделено от кода операции и задает операцию поддержки сброса транзакции.
13. Компьютерная система по п.11, в которой указанное поле содержит код операции, задающий операцию поддержки сброса транзакции.
14. Компьютерная система по п.11, в которой указанный поток команд является транзакцией, причем указанная транзакция эффективно задерживает фиксацию транзакционного сохранения в главную память до завершения выбранной транзакции, и в которой указанная машинная команда дополнительно содержит поле регистра, где указанное поле регистра идентифицирует регистр используемый программой для указания количества случаев, когда транзакция была сброшена, и в которой выполнение включает предоставление количества случаев процессору, для совершения процессором действия на основе количества случаев, когда транзакция была сброшена.
15. Компьютерная система по п.14, в которой способ дополнительно включает:
определение процессором, на основе выполнения машинной команды и значения заданного регистра, одного или более действий для облегчения успешного повторного выполнения транзакции; и
повторное выполнение транзакции на основе измененного режима работы.
16. Компьютерная система по п.11, в которой поток команд является транзакцией, и в которой способ дополнительно включает:
инициирование транзакции посредством команды начала транзакции; и
обнаружение сброса транзакции.
17. Компьютерная система по п.11, в которой машинная команда дополнительно содержит другое поле, указанное другое поле определяет регистр, используемый программой для указания счета количества случаев, когда поток команд был сброшен, и в которой выполнение включает предоставление счета процессору, для совершения указанным процессором действия на основе счета с целью обеспечения успешного повторного выполнения сброшенного потока команд.
18. Способ управления выполнением внутри вычислительной среды, причем способ содержит:
вслед за сбросом выполнения потока команд, получение процессором машинной команды для выполнения, причем указанная машинная команда определена для исполнения компьютером согласно архитектуре компьютера, и содержит:
поле для задания запрошенной операции поддержки для выполнения процессором; и
выполнение процессором машинной команды, причем указанное выполнение включает:
получение процессором значения поля, причем указанное значение указывает процессору, что следует предпринять действие для изменения режима работы процессора для облегчения успешного повторного выполнения потока команд.
19. Способ по п.18, в котором указанный поток команд является транзакцией, причем указанная транзакция эффективно задерживает фиксацию транзакционного сохранения в главную память до завершения выбранной транзакции, и в котором указанная машинная команда дополнительно содержит поле регистра, причем указанное поле регистра идентифицирует регистр используемый программой для указания количества случаев, когда транзакция была сброшена, и в котором выполнение включает предоставление количества случаев процессору, для совершения процессором действия на основе количества случаев, когда транзакция была сброшена.
20. Способ по п.18, в котором указанный поток команд является транзакцией, и который дополнительно включает:
инициирование транзакции посредством команды начала транзакции;
обнаружение сброса транзакции; и
повторное выполнение транзакции, последующее за выполнением машинной команды.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/524,871 | 2012-06-15 | ||
US13/524,871 US9367323B2 (en) | 2012-06-15 | 2012-06-15 | Processor assist facility |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2012148401A true RU2012148401A (ru) | 2014-05-20 |
RU2577487C2 RU2577487C2 (ru) | 2016-03-20 |
Family
ID=49757058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2012148401/08A RU2577487C2 (ru) | 2012-06-15 | 2012-11-14 | Способ и система для управления выполнением внутри вычислительной среды |
Country Status (16)
Country | Link |
---|---|
US (2) | US9367323B2 (ru) |
EP (1) | EP2862083B1 (ru) |
JP (1) | JP6222669B2 (ru) |
KR (1) | KR101740777B1 (ru) |
CN (1) | CN104335186B (ru) |
AU (1) | AU2012382780B2 (ru) |
BR (1) | BR112014031353B1 (ru) |
CA (1) | CA2874184C (ru) |
HK (1) | HK1207443A1 (ru) |
IL (1) | IL236252B (ru) |
MX (1) | MX347235B (ru) |
RU (1) | RU2577487C2 (ru) |
SG (1) | SG11201407469XA (ru) |
TW (1) | TWI584193B (ru) |
WO (1) | WO2013186605A1 (ru) |
ZA (1) | ZA201408080B (ru) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130339680A1 (en) | 2012-06-15 | 2013-12-19 | International Business Machines Corporation | Nontransactional store instruction |
US9348642B2 (en) | 2012-06-15 | 2016-05-24 | International Business Machines Corporation | Transaction begin/end instructions |
US9436477B2 (en) | 2012-06-15 | 2016-09-06 | International Business Machines Corporation | Transaction abort instruction |
US9336046B2 (en) | 2012-06-15 | 2016-05-10 | International Business Machines Corporation | Transaction abort processing |
US9740549B2 (en) | 2012-06-15 | 2017-08-22 | International Business Machines Corporation | Facilitating transaction completion subsequent to repeated aborts of the transaction |
US9772854B2 (en) | 2012-06-15 | 2017-09-26 | International Business Machines Corporation | Selectively controlling instruction execution in transactional processing |
US9361115B2 (en) | 2012-06-15 | 2016-06-07 | International Business Machines Corporation | Saving/restoring selected registers in transactional processing |
US9448796B2 (en) | 2012-06-15 | 2016-09-20 | International Business Machines Corporation | Restricted instructions in transactional execution |
US9384004B2 (en) | 2012-06-15 | 2016-07-05 | International Business Machines Corporation | Randomized testing within transactional execution |
US10437602B2 (en) | 2012-06-15 | 2019-10-08 | International Business Machines Corporation | Program interruption filtering in transactional execution |
US9965320B2 (en) * | 2013-12-27 | 2018-05-08 | Intel Corporation | Processor with transactional capability and logging circuitry to report transactional operations |
GB2523804B (en) * | 2014-03-06 | 2021-03-31 | Advanced Risc Mach Ltd | Transactional memory support |
US9524257B2 (en) * | 2014-06-27 | 2016-12-20 | International Business Machines Corporation | Transactional execution enabled supervisor call interruption while in TX mode |
US9952804B2 (en) | 2016-03-08 | 2018-04-24 | International Business Machines Corporation | Hardware transaction transient conflict resolution |
US11947978B2 (en) | 2017-02-23 | 2024-04-02 | Ab Initio Technology Llc | Dynamic execution of parameterized applications for the processing of keyed network data streams |
US10831509B2 (en) | 2017-02-23 | 2020-11-10 | Ab Initio Technology Llc | Dynamic execution of parameterized applications for the processing of keyed network data streams |
US11245679B1 (en) * | 2017-11-15 | 2022-02-08 | Veritas Technologies Llc | Securing external access to runtime services in appliances |
JP7091986B2 (ja) * | 2018-10-05 | 2022-06-28 | オムロン株式会社 | 制御システム、制御方法、および開発支援プログラム |
US11157240B2 (en) | 2019-02-15 | 2021-10-26 | International Business Machines Corporation | Perform cryptographic computation scalar multiply instruction |
Family Cites Families (180)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1174370A (en) | 1980-05-19 | 1984-09-11 | Hidekazu Matsumoto | Data processing unit with pipelined operands |
US4488227A (en) | 1982-12-03 | 1984-12-11 | Honeywell Information Systems Inc. | Program counter stacking method and apparatus for nested subroutines and interrupts |
US5471591A (en) | 1990-06-29 | 1995-11-28 | Digital Equipment Corporation | Combined write-operand queue and read-after-write dependency scoreboard |
DE4216871C2 (de) | 1991-05-21 | 2001-09-06 | Digital Equipment Corp | Ausführungsordnen zum Sicherstellen der Serialisierbarkeit verteilter Transaktionen |
US5701480A (en) | 1991-10-17 | 1997-12-23 | Digital Equipment Corporation | Distributed multi-version commitment ordering protocols for guaranteeing serializability during transaction processing |
WO1994027215A1 (en) | 1993-05-07 | 1994-11-24 | Apple Computer, Inc. | Method for decoding guest instructions for a host computer |
US5925125A (en) | 1993-06-24 | 1999-07-20 | International Business Machines Corporation | Apparatus and method for pre-verifying a computer instruction set to prevent the initiation of the execution of undefined instructions |
US5551013A (en) | 1994-06-03 | 1996-08-27 | International Business Machines Corporation | Multiprocessor for hardware emulation |
US5748964A (en) | 1994-12-20 | 1998-05-05 | Sun Microsystems, Inc. | Bytecode program interpreter apparatus and method with pre-verification of data type restrictions |
US5655100A (en) | 1995-03-31 | 1997-08-05 | Sun Microsystems, Inc. | Transaction activation processor for controlling memory transaction execution in a packet switched cache coherent multiprocessor system |
DE69629495T2 (de) | 1995-10-06 | 2004-06-09 | Advanced Micro Devices, Inc., Sunnyvale | Vereinheitlichter multifunktions-operationsverteiler für die ungeordnete befehlsexekution in einem superskalaren prozessor |
US5790825A (en) | 1995-11-08 | 1998-08-04 | Apple Computer, Inc. | Method for emulating guest instructions on a host computer through dynamic recompilation of host instructions |
JPH103416A (ja) | 1996-06-14 | 1998-01-06 | Canon Inc | 情報処理装置およびその方法 |
US6035313A (en) | 1997-03-24 | 2000-03-07 | Motorola, Inc. | Memory address generator for an FFT |
US5937199A (en) | 1997-06-03 | 1999-08-10 | International Business Machines Corporation | User programmable interrupt mask with timeout for enhanced resource locking efficiency |
US7076784B1 (en) | 1997-10-28 | 2006-07-11 | Microsoft Corporation | Software component execution management using context objects for tracking externally-defined intrinsic properties of executing software components within an execution environment |
US6000029A (en) | 1997-11-03 | 1999-12-07 | Motorola, Inc. | Method and apparatus for affecting subsequent instruction processing in a data processor |
SE9704476L (sv) * | 1997-12-02 | 1999-06-23 | Ericsson Telefon Ab L M | Utökad instruktionsavkodning |
US6009261A (en) | 1997-12-16 | 1999-12-28 | International Business Machines Corporation | Preprocessing of stored target routines for emulating incompatible instructions on a target processor |
US6202067B1 (en) | 1998-04-07 | 2001-03-13 | Lucent Technologies, Inc. | Method and apparatus for correct and complete transactions in a fault tolerant distributed database system |
US6119129A (en) | 1998-05-14 | 2000-09-12 | Sun Microsystems, Inc. | Multi-threaded journaling in a configuration database |
US6308255B1 (en) | 1998-05-26 | 2001-10-23 | Advanced Micro Devices, Inc. | Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system |
EP0992916A1 (en) | 1998-10-06 | 2000-04-12 | Texas Instruments Inc. | Digital signal processor |
US6151669A (en) | 1998-10-10 | 2000-11-21 | Institute For The Development Of Emerging Architectures, L.L.C. | Methods and apparatus for efficient control of floating-point status register |
US6463582B1 (en) | 1998-10-21 | 2002-10-08 | Fujitsu Limited | Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method |
US7761857B1 (en) | 1999-10-13 | 2010-07-20 | Robert Bedichek | Method for switching between interpretation and dynamic translation in a processor system based upon code sequence execution counts |
US6738892B1 (en) | 1999-10-20 | 2004-05-18 | Transmeta Corporation | Use of enable bits to control execution of selected instructions |
JP3776653B2 (ja) | 1999-11-24 | 2006-05-17 | 富士通株式会社 | 演算処理装置 |
US6550005B1 (en) | 1999-11-29 | 2003-04-15 | Arm Limited | Mechanism for recovery from termination of a program instruction due to an exception in a pipeland processing system |
US6754809B1 (en) | 1999-12-30 | 2004-06-22 | Texas Instruments Incorporated | Data processing apparatus with indirect register file access |
US6665863B1 (en) | 2000-05-31 | 2003-12-16 | Microsoft Corporation | Data referencing within a database graph |
AU2001283163A1 (en) | 2000-08-04 | 2002-02-18 | Carr Scott Software Incorporated | Automatic transaction management |
US6671686B2 (en) | 2000-11-02 | 2003-12-30 | Guy Pardon | Decentralized, distributed internet data management |
US7346632B2 (en) | 2001-02-22 | 2008-03-18 | International Business Machines Corporation | Mechanism for executing nested transactions in an execution environment supporting flat transactions only |
US6963919B1 (en) | 2001-02-28 | 2005-11-08 | Agilent Technologies, Inc. | Method and system for improving computer network performance |
US6745272B2 (en) | 2001-04-04 | 2004-06-01 | Advanced Micro Devices, Inc. | System and method of increasing bandwidth for issuing ordered transactions into a distributed communication system |
US7185234B1 (en) | 2001-04-30 | 2007-02-27 | Mips Technologies, Inc. | Trace control from hardware and software |
US7305678B2 (en) | 2001-05-17 | 2007-12-04 | International Business Machines Corporation | Method and system for reducing synchronization waits when allocating sequenced identifiers in a multi-threaded server |
KR100625595B1 (ko) | 2001-05-28 | 2006-09-20 | 한국전자통신연구원 | 트랜잭션 처리 시스템의 병렬 로깅 방법 및 트랜잭션 로그 처리 시스템 |
US7185183B1 (en) | 2001-08-02 | 2007-02-27 | Mips Technologies, Inc. | Atomic update of CPO state |
US20060218556A1 (en) | 2001-09-28 | 2006-09-28 | Nemirovsky Mario D | Mechanism for managing resource locking in a multi-threaded environment |
US7546446B2 (en) | 2002-03-08 | 2009-06-09 | Ip-First, Llc | Selective interrupt suppression |
US7496494B2 (en) | 2002-09-17 | 2009-02-24 | International Business Machines Corporation | Method and system for multiprocessor emulation on a multiprocessor host system |
US6892286B2 (en) | 2002-09-30 | 2005-05-10 | Sun Microsystems, Inc. | Shared memory multiprocessor memory model verification system and method |
US7103597B2 (en) | 2002-10-03 | 2006-09-05 | Mcgoveran David O | Adaptive transaction manager for complex transactions and business process |
US7634638B1 (en) | 2002-10-22 | 2009-12-15 | Mips Technologies, Inc. | Instruction encoding for system register bit set and clear |
US7568023B2 (en) | 2002-12-24 | 2009-07-28 | Hewlett-Packard Development Company, L.P. | Method, system, and data structure for monitoring transaction performance in a managed computer network environment |
US7398355B1 (en) | 2003-02-13 | 2008-07-08 | Sun Microsystems, Inc. | Avoiding locks by transactionally executing critical sections |
US7269717B2 (en) | 2003-02-13 | 2007-09-11 | Sun Microsystems, Inc. | Method for reducing lock manipulation overhead during access to critical code sections |
US7269693B2 (en) | 2003-02-13 | 2007-09-11 | Sun Microsystems, Inc. | Selectively monitoring stores to support transactional program execution |
US7398359B1 (en) | 2003-04-30 | 2008-07-08 | Silicon Graphics, Inc. | System and method for performing memory operations in a computing system |
US7801851B2 (en) | 2003-06-30 | 2010-09-21 | Gravic, Inc. | Method for ensuring referential integrity in multi-threaded replication engines |
US7836450B2 (en) | 2003-08-28 | 2010-11-16 | Mips Technologies, Inc. | Symmetric multiprocessor operating system for execution on non-independent lightweight thread contexts |
US7197586B2 (en) | 2004-01-14 | 2007-03-27 | International Business Machines Corporation | Method and system for recording events of an interrupt using pre-interrupt handler and post-interrupt handler |
US7206903B1 (en) | 2004-07-20 | 2007-04-17 | Sun Microsystems, Inc. | Method and apparatus for releasing memory locations during transactional execution |
US7395382B1 (en) | 2004-08-10 | 2008-07-01 | Sun Microsystems, Inc. | Hybrid software/hardware transactional memory |
US7865701B1 (en) | 2004-09-14 | 2011-01-04 | Azul Systems, Inc. | Concurrent atomic execution |
US20060064508A1 (en) | 2004-09-17 | 2006-03-23 | Ramesh Panwar | Method and system to store and retrieve message packet data in a communications network |
US7373554B2 (en) | 2004-09-24 | 2008-05-13 | Oracle International Corporation | Techniques for automatic software error diagnostics and correction |
US7856537B2 (en) | 2004-09-30 | 2010-12-21 | Intel Corporation | Hybrid hardware and software implementation of transactional memory access |
US7984248B2 (en) | 2004-12-29 | 2011-07-19 | Intel Corporation | Transaction based shared data operations in a multiprocessor environment |
US7631073B2 (en) | 2005-01-27 | 2009-12-08 | International Business Machines Corporation | Method and apparatus for exposing monitoring violations to the monitored application |
US20060212757A1 (en) | 2005-03-15 | 2006-09-21 | International Business Machines Corporation | Method, system, and program product for managing computer-based interruptions |
US7421544B1 (en) | 2005-04-04 | 2008-09-02 | Sun Microsystems, Inc. | Facilitating concurrent non-transactional execution in a transactional memory system |
US7496726B1 (en) | 2005-04-18 | 2009-02-24 | Sun Microsystems, Inc. | Controlling contention via transactional timers among conflicting transactions issued by processors operating in insistent or polite mode |
US7464161B2 (en) | 2005-06-06 | 2008-12-09 | International Business Machines Corporation | Enabling and disabling byte code inserted probes based on transaction monitoring tokens |
US7350034B2 (en) | 2005-06-20 | 2008-03-25 | International Business Machines Corporation | Architecture support of best-effort atomic transactions for multiprocessor systems |
US20070005828A1 (en) | 2005-06-30 | 2007-01-04 | Nimrod Diamant | Interrupts support for the KCS manageability interface |
US7870369B1 (en) | 2005-09-28 | 2011-01-11 | Oracle America, Inc. | Abort prioritization in a trace-based processor |
US8799882B2 (en) * | 2005-12-07 | 2014-08-05 | Microsoft Corporation | Compiler support for optimizing decomposed software transactional memory operations |
US8117605B2 (en) | 2005-12-19 | 2012-02-14 | Oracle America, Inc. | Method and apparatus for improving transactional memory interactions by tracking object visibility |
US7730286B2 (en) | 2005-12-30 | 2010-06-01 | Intel Corporation | Software assisted nested hardware transactions |
US7810072B2 (en) | 2006-01-06 | 2010-10-05 | International Business Machines Corporation | Exception thrower |
US20070186056A1 (en) | 2006-02-07 | 2007-08-09 | Bratin Saha | Hardware acceleration for a software transactional memory system |
US20070198978A1 (en) | 2006-02-22 | 2007-08-23 | David Dice | Methods and apparatus to implement parallel transactions |
US8099538B2 (en) | 2006-03-29 | 2012-01-17 | Intel Corporation | Increasing functionality of a reader-writer lock |
US8180977B2 (en) | 2006-03-30 | 2012-05-15 | Intel Corporation | Transactional memory in out-of-order processors |
US7930695B2 (en) | 2006-04-06 | 2011-04-19 | Oracle America, Inc. | Method and apparatus for synchronizing threads on a processor that supports transactional memory |
US7636829B2 (en) | 2006-05-02 | 2009-12-22 | Intel Corporation | System and method for allocating and deallocating memory within transactional code |
US7707394B2 (en) | 2006-05-30 | 2010-04-27 | Arm Limited | Reducing the size of a data stream produced during instruction tracing |
US7849446B2 (en) | 2006-06-09 | 2010-12-07 | Oracle America, Inc. | Replay debugging |
MY149658A (en) | 2006-06-12 | 2013-09-30 | Mobile Money Internat Sdn Bhd | Transaction server |
US20070300013A1 (en) | 2006-06-21 | 2007-12-27 | Manabu Kitamura | Storage system having transaction monitoring capability |
US20080005504A1 (en) | 2006-06-30 | 2008-01-03 | Jesse Barnes | Global overflow method for virtualized transactional memory |
US20080016325A1 (en) | 2006-07-12 | 2008-01-17 | Laudon James P | Using windowed register file to checkpoint register state |
US7617421B2 (en) | 2006-07-27 | 2009-11-10 | Sun Microsystems, Inc. | Method and apparatus for reporting failure conditions during transactional execution |
US7748618B2 (en) | 2006-08-21 | 2010-07-06 | Verizon Patent And Licensing Inc. | Secure near field transaction |
US7865885B2 (en) | 2006-09-27 | 2011-01-04 | Intel Corporation | Using transactional memory for precise exception handling in aggressive dynamic binary optimizations |
US20080086516A1 (en) | 2006-10-04 | 2008-04-10 | Oracle International | Automatically changing a database system's redo transport mode to dynamically adapt to changing workload and network conditions |
ATE441022T1 (de) | 2006-11-06 | 2009-09-15 | Gm Global Tech Operations Inc | Verfahren zum betreiben eines partikelfilters, programm für einen rechner und dafür vorgesehene regelvorrichtung |
US7669040B2 (en) | 2006-12-15 | 2010-02-23 | Sun Microsystems, Inc. | Method and apparatus for executing a long transaction |
JP2008165370A (ja) | 2006-12-27 | 2008-07-17 | Internatl Business Mach Corp <Ibm> | オンライントランザクション処理を分割し、分散環境で実行するための方法および装置。 |
US7802136B2 (en) | 2006-12-28 | 2010-09-21 | Intel Corporation | Compiler technique for efficient register checkpointing to support transaction roll-back |
US8086827B2 (en) | 2006-12-28 | 2011-12-27 | Intel Corporation | Mechanism for irrevocable transactions |
US7627743B2 (en) | 2007-01-12 | 2009-12-01 | Andes Technology Corporation | Method and circuit implementation for multiple-word transfer into/from memory subsystems |
US20080244544A1 (en) | 2007-03-29 | 2008-10-02 | Naveen Neelakantam | Using hardware checkpoints to support software based speculation |
US8332374B2 (en) | 2007-04-13 | 2012-12-11 | Oracle America, Inc. | Efficient implicit privatization of transactional memory |
US8117403B2 (en) | 2007-05-14 | 2012-02-14 | International Business Machines Corporation | Transactional memory system which employs thread assists using address history tables |
US9009452B2 (en) | 2007-05-14 | 2015-04-14 | International Business Machines Corporation | Computing system with transactional memory using millicode assists |
US7814378B2 (en) | 2007-05-18 | 2010-10-12 | Oracle America, Inc. | Verification of memory consistency and transactional memory |
US20080320282A1 (en) | 2007-06-22 | 2008-12-25 | Morris Robert P | Method And Systems For Providing Transaction Support For Executable Program Components |
US8266387B2 (en) | 2007-06-27 | 2012-09-11 | Microsoft Corporation | Leveraging transactional memory hardware to accelerate virtualization emulation |
US7779232B2 (en) | 2007-08-28 | 2010-08-17 | International Business Machines Corporation | Method and apparatus for dynamically managing instruction buffer depths for non-predicted branches |
US8209689B2 (en) | 2007-09-12 | 2012-06-26 | Intel Corporation | Live lock free priority scheme for memory transactions in transactional memory |
US7904434B2 (en) | 2007-09-14 | 2011-03-08 | Oracle International Corporation | Framework for handling business transactions |
US7890472B2 (en) | 2007-09-18 | 2011-02-15 | Microsoft Corporation | Parallel nested transactions in transactional memory |
US20090138890A1 (en) * | 2007-11-21 | 2009-05-28 | Arm Limited | Contention management for a hardware transactional memory |
CN101170747A (zh) | 2007-11-30 | 2008-04-30 | 中兴通讯股份有限公司 | 中继状态调节方法和装置 |
US9391789B2 (en) | 2007-12-14 | 2016-07-12 | Qualcomm Incorporated | Method and system for multi-level distribution information cache management in a mobile environment |
US8195898B2 (en) | 2007-12-27 | 2012-06-05 | Intel Corporation | Hybrid transactions for low-overhead speculative parallelization |
US8065491B2 (en) | 2007-12-30 | 2011-11-22 | Intel Corporation | Efficient non-transactional write barriers for strong atomicity |
US8706982B2 (en) | 2007-12-30 | 2014-04-22 | Intel Corporation | Mechanisms for strong atomicity in a transactional memory system |
US7966459B2 (en) | 2007-12-31 | 2011-06-21 | Oracle America, Inc. | System and method for supporting phased transactional memory modes |
US8140497B2 (en) | 2007-12-31 | 2012-03-20 | Oracle America, Inc. | System and method for implementing nonblocking zero-indirection transactional memory |
US20090182983A1 (en) | 2008-01-11 | 2009-07-16 | International Business Machines Corporation | Compare and Branch Facility and Instruction Therefore |
US8041900B2 (en) | 2008-01-15 | 2011-10-18 | Oracle America, Inc. | Method and apparatus for improving transactional memory commit latency |
US8176280B2 (en) | 2008-02-25 | 2012-05-08 | International Business Machines Corporation | Use of test protection instruction in computing environments that support pageable guests |
US8161273B2 (en) | 2008-02-26 | 2012-04-17 | Oracle America, Inc. | Method and apparatus for programmatically rewinding a register inside a transaction |
US8380907B2 (en) | 2008-02-26 | 2013-02-19 | International Business Machines Corporation | Method, system and computer program product for providing filtering of GUEST2 quiesce requests |
EP2096564B1 (en) | 2008-02-29 | 2018-08-08 | Euroclear SA/NV | Improvements relating to handling and processing of massive numbers of processing instructions in real time |
US8688628B2 (en) | 2008-02-29 | 2014-04-01 | Red Hat, Inc. | Nested queued transaction manager |
US20090260011A1 (en) | 2008-04-14 | 2009-10-15 | Microsoft Corporation | Command line transactions |
JP5385545B2 (ja) | 2008-04-17 | 2014-01-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | トランザクションの実行を制御する装置及び方法 |
US9367363B2 (en) | 2008-05-12 | 2016-06-14 | Oracle America, Inc. | System and method for integrating best effort hardware mechanisms for supporting transactional memory |
US8612950B2 (en) | 2008-06-19 | 2013-12-17 | Intel Corporation | Dynamic optimization for removal of strong atomicity barriers |
US7996686B2 (en) | 2008-07-07 | 2011-08-09 | International Business Machines Corporation | Branch trace methodology |
CN102144218A (zh) | 2008-07-28 | 2011-08-03 | 超威半导体公司 | 可虚拟化的先进同步设备 |
US9449314B2 (en) | 2008-10-02 | 2016-09-20 | International Business Machines Corporation | Virtualization of a central processing unit measurement facility |
US8191046B2 (en) | 2008-10-06 | 2012-05-29 | Microsoft Corporation | Checking transactional memory implementations |
JP4702962B2 (ja) | 2008-11-12 | 2011-06-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリ制御装置、プログラム及び方法 |
US8789057B2 (en) | 2008-12-03 | 2014-07-22 | Oracle America, Inc. | System and method for reducing serialization in transactional memory using gang release of blocked threads |
US20100153776A1 (en) | 2008-12-12 | 2010-06-17 | Sun Microsystems, Inc. | Using safepoints to provide precise exception semantics for a virtual machine |
US9274855B2 (en) | 2008-12-24 | 2016-03-01 | Intel Corporation | Optimization for safe elimination of weak atomicity overhead |
US10210018B2 (en) | 2008-12-24 | 2019-02-19 | Intel Corporation | Optimizing quiescence in a software transactional memory (STM) system |
US8914620B2 (en) | 2008-12-29 | 2014-12-16 | Oracle America, Inc. | Method and system for reducing abort rates in speculative lock elision using contention management mechanisms |
US8799582B2 (en) | 2008-12-30 | 2014-08-05 | Intel Corporation | Extending cache coherency protocols to support locally buffered data |
CN101710433A (zh) | 2008-12-31 | 2010-05-19 | 深圳市江波龙电子有限公司 | 一种电子支付卡的交易方法及电子支付卡 |
US9170844B2 (en) | 2009-01-02 | 2015-10-27 | International Business Machines Corporation | Prioritization for conflict arbitration in transactional memory management |
CN101819518B (zh) | 2009-02-26 | 2013-09-11 | 国际商业机器公司 | 在事务内存中快速保存上下文的方法和装置 |
US8266107B2 (en) | 2009-03-11 | 2012-09-11 | International Business Machines Corporation | Method for mirroring a log file by threshold driven synchronization |
US9940138B2 (en) | 2009-04-08 | 2018-04-10 | Intel Corporation | Utilization of register checkpointing mechanism with pointer swapping to resolve multithreading mis-speculations |
US20100307689A1 (en) | 2009-06-06 | 2010-12-09 | Michael James Huebner | Pivoting tape dispenser |
US8489864B2 (en) | 2009-06-26 | 2013-07-16 | Microsoft Corporation | Performing escape actions in transactions |
US8973004B2 (en) | 2009-06-26 | 2015-03-03 | Oracle America, Inc. | Transactional locking with read-write locks in transactional memory systems |
US8281185B2 (en) * | 2009-06-30 | 2012-10-02 | Oracle America, Inc. | Advice-based feedback for transactional execution |
US8229907B2 (en) | 2009-06-30 | 2012-07-24 | Microsoft Corporation | Hardware accelerated transactional memory system with open nested transactions |
US8688964B2 (en) | 2009-07-20 | 2014-04-01 | Microchip Technology Incorporated | Programmable exception processing latency |
GB2472620B (en) | 2009-08-12 | 2016-05-18 | Cloudtran Inc | Distributed transaction processing |
US8392694B2 (en) | 2009-09-15 | 2013-03-05 | International Business Machines Corporation | System and method for software initiated checkpoint operations |
GB2474446A (en) | 2009-10-13 | 2011-04-20 | Advanced Risc Mach Ltd | Barrier requests to maintain transaction order in an interconnect with multiple paths |
US20110107338A1 (en) * | 2009-11-03 | 2011-05-05 | Tatu Ylonen Oy Ltd | Selecting isolation level for an operation based on manipulated objects |
US8327188B2 (en) | 2009-11-13 | 2012-12-04 | Oracle America, Inc. | Hardware transactional memory acceleration through multiple failure recovery |
US8516202B2 (en) * | 2009-11-16 | 2013-08-20 | International Business Machines Corporation | Hybrid transactional memory system (HybridTM) and method |
US9092253B2 (en) | 2009-12-15 | 2015-07-28 | Microsoft Technology Licensing, Llc | Instrumentation of hardware assisted transactional memory system |
US8316194B2 (en) | 2009-12-15 | 2012-11-20 | Intel Corporation | Mechanisms to accelerate transactions using buffered stores |
US8290991B2 (en) | 2009-12-15 | 2012-10-16 | Juniper Networks, Inc. | Atomic deletion of database data categories |
US8095824B2 (en) | 2009-12-15 | 2012-01-10 | Intel Corporation | Performing mode switching in an unbounded transactional memory (UTM) system |
US8301849B2 (en) | 2009-12-23 | 2012-10-30 | Intel Corporation | Transactional memory in out-of-order processors with XABORT having immediate argument |
US8549468B2 (en) | 2010-02-08 | 2013-10-01 | National Tsing Hua University | Method, system and computer readable storage device for generating software transaction-level modeling (TLM) model |
US20110208921A1 (en) | 2010-02-19 | 2011-08-25 | Pohlack Martin T | Inverted default semantics for in-speculative-region memory accesses |
US8739164B2 (en) | 2010-02-24 | 2014-05-27 | Advanced Micro Devices, Inc. | Automatic suspend atomic hardware transactional memory in response to detecting an implicit suspend condition and resume thereof |
US8438568B2 (en) | 2010-02-24 | 2013-05-07 | International Business Machines Corporation | Speculative thread execution with hardware transactional memory |
US8464261B2 (en) | 2010-03-31 | 2013-06-11 | Oracle International Corporation | System and method for executing a transaction using parallel co-transactions |
US8402227B2 (en) | 2010-03-31 | 2013-03-19 | Oracle International Corporation | System and method for committing results of a software transaction using a hardware transaction |
US8631223B2 (en) | 2010-05-12 | 2014-01-14 | International Business Machines Corporation | Register file supporting transactional processing |
US9626187B2 (en) | 2010-05-27 | 2017-04-18 | International Business Machines Corporation | Transactional memory system supporting unbroken suspended execution |
US20110302143A1 (en) | 2010-06-02 | 2011-12-08 | Microsoft Corporation | Multi-version concurrency with ordered timestamps |
US9880848B2 (en) | 2010-06-11 | 2018-01-30 | Advanced Micro Devices, Inc. | Processor support for hardware transactional memory |
US8560816B2 (en) | 2010-06-30 | 2013-10-15 | Oracle International Corporation | System and method for performing incremental register checkpointing in transactional memory |
US8479053B2 (en) | 2010-07-28 | 2013-07-02 | Intel Corporation | Processor with last branch record register storing transaction indicator |
US8561033B2 (en) | 2010-07-30 | 2013-10-15 | International Business Machines Corporation | Selective branch-triggered trace generation apparatus and method |
US8549504B2 (en) | 2010-09-25 | 2013-10-01 | Intel Corporation | Apparatus, method, and system for providing a decision mechanism for conditional commits in an atomic region |
US9552206B2 (en) | 2010-11-18 | 2017-01-24 | Texas Instruments Incorporated | Integrated circuit with control node circuitry and processing circuitry |
US9122476B2 (en) | 2010-12-07 | 2015-09-01 | Advanced Micro Devices, Inc. | Programmable atomic memory using hardware validation agent |
US8442962B2 (en) | 2010-12-28 | 2013-05-14 | Sap Ag | Distributed transaction management using two-phase commit optimization |
US8818867B2 (en) | 2011-11-14 | 2014-08-26 | At&T Intellectual Property I, L.P. | Security token for mobile near field communication transactions |
US9442824B2 (en) | 2012-03-16 | 2016-09-13 | International Business Machines Corporation | Transformation of a program-event-recording event into a run-time instrumentation event |
US8682877B2 (en) * | 2012-06-15 | 2014-03-25 | International Business Machines Corporation | Constrained transaction execution |
US9442737B2 (en) * | 2012-06-15 | 2016-09-13 | International Business Machines Corporation | Restricting processing within a processor to facilitate transaction completion |
US9311101B2 (en) | 2012-06-15 | 2016-04-12 | International Business Machines Corporation | Intra-instructional transaction abort handling |
-
2012
- 2012-06-15 US US13/524,871 patent/US9367323B2/en active Active
- 2012-11-14 RU RU2012148401/08A patent/RU2577487C2/ru active
- 2012-11-26 AU AU2012382780A patent/AU2012382780B2/en active Active
- 2012-11-26 BR BR112014031353-9A patent/BR112014031353B1/pt active IP Right Grant
- 2012-11-26 SG SG11201407469XA patent/SG11201407469XA/en unknown
- 2012-11-26 CN CN201280073612.2A patent/CN104335186B/zh active Active
- 2012-11-26 JP JP2015516696A patent/JP6222669B2/ja active Active
- 2012-11-26 CA CA2874184A patent/CA2874184C/en active Active
- 2012-11-26 KR KR1020147033115A patent/KR101740777B1/ko active IP Right Grant
- 2012-11-26 EP EP12879133.2A patent/EP2862083B1/en active Active
- 2012-11-26 MX MX2014015353A patent/MX347235B/es active IP Right Grant
- 2012-11-26 WO PCT/IB2012/056735 patent/WO2013186605A1/en active Application Filing
-
2013
- 2013-03-07 US US13/789,183 patent/US9336007B2/en active Active
- 2013-05-10 TW TW102116786A patent/TWI584193B/zh active
-
2014
- 2014-11-04 ZA ZA2014/08080A patent/ZA201408080B/en unknown
- 2014-12-14 IL IL236252A patent/IL236252B/en active IP Right Grant
-
2015
- 2015-08-20 HK HK15108074.5A patent/HK1207443A1/xx unknown
Also Published As
Publication number | Publication date |
---|---|
AU2012382780B2 (en) | 2016-06-23 |
CA2874184C (en) | 2021-01-12 |
SG11201407469XA (en) | 2015-02-27 |
ZA201408080B (en) | 2023-10-25 |
CN104335186B (zh) | 2017-11-14 |
EP2862083A4 (en) | 2017-12-20 |
JP6222669B2 (ja) | 2017-11-01 |
IL236252B (en) | 2018-08-30 |
JP2015527631A (ja) | 2015-09-17 |
RU2577487C2 (ru) | 2016-03-20 |
AU2012382780A1 (en) | 2014-12-11 |
KR20150008423A (ko) | 2015-01-22 |
HK1207443A1 (en) | 2016-01-29 |
KR101740777B1 (ko) | 2017-05-26 |
BR112014031353B1 (pt) | 2021-09-28 |
US20130339706A1 (en) | 2013-12-19 |
CA2874184A1 (en) | 2013-12-19 |
MX347235B (es) | 2017-04-19 |
CN104335186A (zh) | 2015-02-04 |
TW201413583A (zh) | 2014-04-01 |
BR112014031353A2 (pt) | 2021-07-06 |
EP2862083B1 (en) | 2020-05-27 |
EP2862083A1 (en) | 2015-04-22 |
US9367323B2 (en) | 2016-06-14 |
WO2013186605A1 (en) | 2013-12-19 |
TWI584193B (zh) | 2017-05-21 |
US20130339687A1 (en) | 2013-12-19 |
US9336007B2 (en) | 2016-05-10 |
IL236252A0 (en) | 2015-01-29 |
MX2014015353A (es) | 2015-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2012148401A (ru) | Средство процессорной поддержки | |
RU2014143109A (ru) | Обработка транзакций | |
RU2012148585A (ru) | Сохранение/восстановление выбранных регистров при транзакционной обработке | |
RU2012148581A (ru) | Выполнение вынужденной транзакции | |
RU2012148587A (ru) | Команда нетранзакционное сохранение | |
RU2012148583A (ru) | Трансформация прерывистых спецификаторов команд в непрерывные спецификаторы команд | |
RU2012148400A (ru) | Блок диагностики транзакций | |
RU2012148403A (ru) | Средство предупреждающего прерывания предпосылки создания изобретения | |
RU2012148582A (ru) | Команда для загрузки данных до заданной границы памяти, указанной командой | |
RU2015109474A (ru) | Код векторного исключения | |
WO2014009689A3 (en) | Controlling an order for processing data elements during vector processing | |
US7770050B2 (en) | Method and apparatus for resolving clock management issues in emulation involving both interpreted and translated code | |
RU2012150100A (ru) | Конфигурирование команды твердотельного запоминающего устройства | |
RU2016127443A (ru) | Команда запуска виртуального выполнения для диспетчеризации множественных потоков в компьютере | |
RU2012148402A (ru) | Преобразование из зонного формата в десятичный формат с плавающей точкой | |
RU2012148586A (ru) | Фильтрация программного прерывания в транзакционном выполнении | |
WO2013186722A4 (en) | Selectively controlling instruction execution in transactional processing | |
GB2513079A (en) | Transaction abort processing | |
RU2014136808A (ru) | Способ и устройство для усовершенствованных технологий пропуска блокировки | |
SI2769382T1 (en) | Command to calculate the distance to the specified memory limit | |
RU2016127444A (ru) | Восстановление контекста потока в многопоточной компьютерной системе | |
JP2014505958A5 (ru) | ||
RU2015142983A (ru) | Принудительное создание события элемента управления | |
WO2014160556A3 (en) | Populating localized fast bulk storage in a multi-node computer system | |
HRP20131009T1 (hr) | Objekt s funkcijom virtualizacije za blokiranje funkcije naredbe za višestruke naredbe virtualnog procesora |