JP6222669B2 - プロセッサ支援ファシリティ - Google Patents

プロセッサ支援ファシリティ Download PDF

Info

Publication number
JP6222669B2
JP6222669B2 JP2015516696A JP2015516696A JP6222669B2 JP 6222669 B2 JP6222669 B2 JP 6222669B2 JP 2015516696 A JP2015516696 A JP 2015516696A JP 2015516696 A JP2015516696 A JP 2015516696A JP 6222669 B2 JP6222669 B2 JP 6222669B2
Authority
JP
Japan
Prior art keywords
transaction
instruction
execution
processor
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015516696A
Other languages
English (en)
Other versions
JP2015527631A (ja
Inventor
グライナー、ダン
スレゲル、ティモシー
ヤコビ、クリスチャン
レルソン、ピーター、ジェレミー
フィレイ、ランドール、ウィリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2015527631A publication Critical patent/JP2015527631A/ja
Application granted granted Critical
Publication of JP6222669B2 publication Critical patent/JP6222669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087—Synchronisation or serialisation instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/466—Transaction processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)

Description

１つ又は複数の態様は、一般に、マルチプロセッシング・コンピューティング環境に関し、具体的には、こうしたコンピューティング環境内でのトランザクション処理に関する。
複数の中央演算処理装置（ＣＰＵ）による同一のストレージ位置（記憶位置）の更新は、マルチプロセッサ・プログラミングの長年の課題である。ＡＮＤなどの単純な論理演算さえも含めて、ストレージ位置を更新する多くの命令が、その位置への多重アクセスにより更新を行う。例えば、最初にストレージ位置をフェッチし、次いで、更新結果を戻して格納（ストア）する。
複数のＣＰＵが安全に同一のストレージ位置を更新するために、その位置へのアクセスがシリアル化（逐次化）される。１つの命令、即ちインターナショナル・ビジネス・マシーンズ・コーポレーションにより以前に提供されたＳ／３６０アーキテクチャで導入されたＴＥＳＴ ＡＮＤ ＳＥＴ命令が、ストレージ位置のインターロック更新を提供した。インターロック更新とは、他のＣＰＵ及び入力／出力（Ｉ／Ｏ）サブシステム（例えば、チャネル・サブシステム）が観察するとき、命令のストレージ・アクセス全体がアトミックに行われるように見えることを意味する。後にインターナショナル・ビジネス・マシーンズ・コーポレーションにより提供されるＳ／３７０アーキテクチャは、インターロック更新を実行するより高度な手段を提供し、且つ、ロックワード（又は、セマフォ）として一般的に知られるものの実装を可能にするＣＯＭＰＡＲＥ ＡＮＤ ＳＷＡＰ及びＣＯＭＰＡＲＥ ＤＯＵＢＬＥ ＡＮＤ ＳＷＡＰ命令を導入した。ＣＯＭＰＡＲＥ ＡＮＤ ＳＷＡＰ ＡＮＤ ＰＵＲＧＥ及びＣＯＭＰＡＲＥ ＡＮＤ ＳＷＡＰ ＡＮＤ ＳＴＯＲＥを含む、近年付加された命令は、付加的なインターロック更新能力を提供している。しかしながら、これら命令は全て、単一のストレージ位置のみに対するインターロックを提供するものである。
要素を二重連結リストに加える際などの、より複雑なプログラム技術では、複数のストレージ位置のインターロック更新が必要とされ得る。他のＣＰＵ及びＩ／Ｏサブシステムが観察するとき、こうした操作においては、正方向ポインタ及び逆方向ポインタの両方が同時に更新されるように見える。こうした複数の位置更新を行うために、プログラムは、ロックワード等の別個の単一点のシリアル化を用いるように強制される。しかしながら、ロックワードは、適正なものよりかなり粗いレベルのシリアル化を提供するであろう。例えば、２つの要素だけが更新されるとしても、ロックワードは何百万の要素のキュー全体をシリアル化するであろう。プログラムは、より細かい粒度のシリアル化（例えば、ロック・ポイントの階層構造）を使用するように、データを構造化できるが、そのことは、階層構造に違反した場合の潜在的なデッドロック状況、及び１つ又は複数のロックを保持する間にプログラムがエラーに遭遇した場合又はロックを取得できない場合の復旧の問題といった、付加的な問題をもたらす。
上記に加えて、プログラムは、例外条件をもたらすことも又はもたらさないこともある一連の命令を実行することができる多数のシナリオがある。例外条件が発生しない場合、プログラムは続行するが、例外条件が認識された場合、プログラムは、修正アクションをとり、その例外条件を取り除くことができる。一例として、Ｊａｖａ（登録商標）は、例えば、投機的実行、関数の部分的インライン化、及び／又はポインタ・ヌル・チェックの再順序付けなどにおいて、こうした実行を活用することができる。
インターナショナル・ビジネス・マシーンズ・コーポレーションにより提供されるｚ／ＯＳ（登録商標）及びその前身のような、典型的なオペレーティング・システム環境において、プログラムは、回復環境を確立して、プログラムが遭遇し得るあらゆるプログラム例外条件をインターセプトする。プログラムが例外条件をインターセプトしない場合、典型的には、オペレーティング・システムは、対処する準備ができていない例外のために、プログラムを異常終了する。こうした環境の確立及び活用は、費用がかかり複雑である。
米国特許第５，５５１，０１３号明細書 米国特許第６，００９，２６１号明細書 米国特許第５，５７４，８７３号明細書 米国特許第６，３０８，２５５号明細書 米国特許第６，４６３，５８２号明細書 米国特許第５，７９０，８２５号明細書
「ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ Ｐｒｉｎｃｉｐｌｅｓ ｏｆ Ｏｐｅｒａｔｉｏｎ」、ＩＢＭ（登録商標）出版番号ＳＡ２２−７８３２−０８、第９版、２０１０年８月
コンピューティング環境内での実行を制御するための方法、システム及びコンピュータ・プログラムを提供する。
コンピューティング環境内での実行を制御するためのコンピュータ・プログラム製品を提供することにより、従来技術の欠点が克服され、利点がもたらされる。コンピュータ・プログラム製品は、処理回路により読み取り可能であり、且つ、方法を実施するための、処理回路により実行される命令を格納するコンピュータ可読ストレージ媒体を含む。この方法は、例えば、命令ストリームの実行をアボートした後、プロセッサにより、実行のためのマシン命令を取得することであって、マシン命令は、コンピュータ・アーキテクチャによるコンピュータ実行のために定められたものであり、かつ、プロセッサにより実施されることが要求される支援操作を指定するためのフィールドを含む、取得することと、プロセッサにより、マシン命令を実行することとを含み、実行することは、プロセッサにより、フィールドの値を取得することを含み、この値は、命令ストリームを成功裏に再実行するのを容易にするために、プロセッサの操作モードを変更するためのアクションをとることを、プロセッサに示すためのものである。
１つ又は複数の実施形態に関連する方法及システムも、本明細書で説明され、特許請求される。さらに、１つ又は複数の実施形態に関連するサービスも説明され、本明細書で特許請求され得る。
付加的な特徴及び利点が実現される。他の実施形態及び態様は、本明細書で詳細に説明され、特許請求される本発明の一部と見なされる。
１つ又は複数の態様が、例として具体的に示され、本明細書の最後にある特許請求の範囲において明確に特許請求されている。上記及び他の目的、特徴、並びに利点は、添付図面と関連して用いられる以下の詳細な説明から明らかである。
コンピューティング環境の一実施形態を示す。 トランザクション開始（ＴＢＥＧＩＮ）命令の一例を示す。 図２のＴＢＥＧＩＮ命令のフィールドのさらなる詳細の一実施形態を示す。 制約付きトランザクション開始（ＴＢＥＧＩＮＣ）命令の一例を示す。 図４のＴＢＥＧＩＮＣ命令のフィールドのさらなる詳細の一実施形態を示す。 トランザクション終了（ＴＥＮＤ）命令の一例を示す。 トランザクション・アボート（ＴＡＢＯＲＴ）命令の一例を示す。 ネスト化されたトランザクションの一例を示す。 ＮＯＮＴＲＡＮＳＡＣＴＩＯＮＡＬ ＳＴＯＲＥ(ＮＴＳＴＧ)命令の一例を示す。 ＥＸＴＲＡＣＴ ＴＲＡＮＳＡＣＴＩＯＮ ＮＥＳＴＩＮＧ ＤＥＰＴＨ（ＥＴＮＤ）命令の一例を示す。 トランザクション診断ブロックの一例を示す。 関連したアボート・コード及び条件コードと共に、アボートの例示的な理由を示す。 ＴＢＥＧＩＮＣ命令の実行と関連した論理の一実施形態を示す。 ＴＢＥＧＩＮ命令の実行と関連した論理の一実施形態を示す。 ＴＥＮＤ命令の実行と関連した論理の一実施形態を示す。 トランザクション・アボート処理と関連した論理の一実施形態を示す。 トランザクション・アボート支援機能を呼び出す一実施形態を示す。 ＰＥＲＦＯＲＭ ＰＲＯＣＥＳＳＯＲ ＡＳＳＩＳＴ（ＰＰＡ）命令の一例を示す。 ＰＰＡ命令の実行と関連した論理の一実施形態を示す。 キュー要素をキュー要素の二重連結リストに挿入する例を示す。 キュー要素をキュー要素の二重連結リストに挿入する例を示す。 コンピュータ・プログラム製品の一実施形態を示す。 ホスト・コンピュータ・システムの一実施形態を示す。 コンピュータ・システムの更に別の例を示す。 コンピュータ・ネットワークを含むコンピュータ・システムの別の例を示す。 コンピュータ・システムの種々の要素の一実施形態を示す。 図２４のコンピュータ・システムの実行ユニットの一実施形態を示す。 図２４のコンピュータ・システムの分岐ユニットの一実施形態を示す。 図２４のコンピュータ・システムのロード／ストア・ユニットの一実施形態を示す。 エミュレートされたホスト・コンピュータ・システムの一実施形態を示す。
一態様によると、トランザクション実行（ＴＸ）ファシリティが提供される。このファシリティは、命令についてのトランザクション処理を提供し、１つ又は複数の実施形態においては、以下に説明されるような異なる実行モード、並びにネスト化されたレベルのトランザクション処理を提供する。
トランザクション実行ファシリティは、トランザクション実行（ＴＸ）モードと呼ばれるＣＰＵ状態を導入する。ＣＰＵのリセット後、ＣＰＵは、ＴＸモードにはない。ＣＰＵは、ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令によりＴＸモードに入る。ＣＰＵは、（ａ）最も外側の（最外）（outermost）ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令（「内」及び「外」の詳細については後述）により、又は（ｂ）トランザクションがアボートされることにより、ＴＸモードを終了する。ＴＸモードにある間、他のＣＰＵ及びＩ／Ｏサブシステムが観察するとき、ＣＰＵによるストレージ・アクセスは、ブロック・コンカレントであるように見える。ストレージ・アクセスは、（ａ）最外トランザクションがアボートすることなく終了したときに、ストレージにコミットされる（即ち、例えば、キャッシュ又はＣＰＵにローカルなバッファにおいて行われた更新が伝搬され、実メモリに格納され、他のＣＰＵに可視となる）か、又は（ｂ）トランザクションがアボートされた場合に廃棄される。
トランザクションをネスト化することができる。つまり、ＣＰＵはがＴＸモードにある間、ＣＰＵは、別のＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令を実行することができる。ＣＰＵがＴＸモードに入るようにする命令は、最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮと呼ばれ、同様に、プログラムは最外トランザクション内にあると言われる。ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮの後続の実行は、内部命令と呼ばれ、プログラムは、内部トランザクションを実行している。モデルは、最小ネスト化深さ及びモデル依存の最大ネスト化深さを提供する。ＥＸＴＲＡＣＴ ＴＲＡＮＳＡＣＴＩＯＮ ＮＥＳＴＩＮＧ ＤＥＰＴＨ命令は、現在のネスト化深さ値を返し、更に別の実施形態においては、最大ネスト化深さ値を返すことができる。この技術は、「平坦化されたネスト化」と呼ばれるモデルを使用し、そこでは、任意のネスト化深さにおけるアボート条件により、全てのレベルのトランザクションがアボートされ、制御は、最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮに続く命令に返される。
トランザクションの処理中、両方のアクセスが同じキャッシュ・ライン内のいずれかの記憶場所に対するものであり、且つ、アクセスの一方又は両方がストアである場合、１つのＣＰＵによりなされるトランザクション・アクセス（transactional access）は、（ａ）別のＣＰＵによりなされるトランザクション・アクセス又は非トランザクション・アクセス（nontransactional access）、又は（ｂ）Ｉ／Ｏサブシステムによりなされる非トランザクション・アクセスのいずれかと競合すると言われる。換言すれば、トランザクション実行が生産的であるために、ＣＰＵは、これがコミットするまで、トランザクション・アクセスを行っているように見られない。このプログラム・モデルは、例えば百万個の要素の二重連結リスト内の２つのポイントを更新するといった特定の環境においては、非常に有効であり得る。しかしながら、このプログラム・モデルは、トランザクション・アクセスが行われるストレージ位置に対する競合が多数ある場合、あまり有効ではない可能性がある。
トランザクション実行の１つのモデル（本明細書では、制約なしトランザクションと呼ぶ）においては、トランザクションがアボートされると、プログラムは、アボート条件がもはや存在しないことを期待してトランザクションの再駆動を試みること、又は、プログラムが同等の非トランザクション経路に「フォールバックすること」ができる。トランザクション実行の別のモデル（本明細書では、制約付きトランザクションと呼ぶ）においては、アボートされたトランザクションは、ＣＰＵにより自動的に再駆動され、制約違反がない限り、制約付きトランザクションが最終的に完了することが保証される。
トランザクションを開始する際、プログラムは、（ａ）トランザクションがアボートされた場合、どの汎用レジスタをオリジナルの内容に復元するか、（ｂ）トランザクションが、例えば浮動小数点レジスタ及び浮動小数点制御レジスタを含む、浮動小数点レジスタのコンテキストの変更を許可されているかどうか、（ｃ）トランザクションが、アクセス・レジスタ（ＡＲ）の変更を許可されているかどうか、及び（ｄ）特定のプログラム例外条件が、割り込みを発生させないようにブロックされているかどうかといった、種々の制御を指定することができる。制約なしトランザクションがアボートされた場合、種々の診断情報を提供することができる。例えば、制約なしトランザクションを開始する最外ＴＢＥＧＩＮ命令は、プログラムが指定したトランザクション診断ブロック（ＴＤＢ）を指定することができる。さらに、トランザクションが、プログラム割り込み又は解釈実行を終了させる条件に起因してアボートされた場合、それぞれ、ＣＰＵのプリフィックス領域内のＴＤＢ又はホストの状態記述により指定されるＴＤＢを用いることもできる。
種々のタイプのレジスタが上述されている。これらは、本明細書でさらに詳細に説明される。汎用レジスタは、一般算術演算及び論理演算においてアキュムレータとして使用される。一実施形態において、各々のレジスタは、６４個のビット位置を含み、１６個の汎用レジスタがある。汎用レジスタは、番号０−１５により識別され、命令内の４ビットのＲフィールドによって指定される。ある命令は、数個のＲフィールドを有することによって、複数の汎用レジスタをアドレス指定することを規定する。命令によっては、特定の汎用レジスタの使用は、命令のＲフィールドによって明示的に指定されるのではなく、暗黙指定される。
一般算術演算及び論理演算においてアキュムレータとして使用されるのに加えて、１６個の汎用レジスタのうちの１５個は、アドレス生成におけるベース・アドレス及び指標レジスタとしても用いられる。これらの場合、レジスタは、命令内の４ビットのＢフィールド又はＸフィールドによって指定される。Ｂフィールド又はＸフィールドにおける０の値は、適用されるべきベース又は指標が存在しないことを指定し、従って、汎用レジスタ０は、ベース・アドレス又は指標を含むものとして指定されない。
浮動小数点命令は、１組の浮動小数点レジスタを使用する。一実施形態において、ＣＰＵは、１６個の浮動小数点レジスタを有する。浮動小数点レジスタは、番号０−１５により識別され、浮動小数点命令内の４ビットのＲフィールドによって指定される。各々の浮動小数点レジスタは、６４ビットの長さであり、且つ、短精度（３２ビット）又は長精度（６４ビット）のどちらかの浮動小数点オペランドを含むことができる。
浮動小数点制御（ＦＰＣ）レジスタは、マスク・ビット、フラグ・ビット、データ例外コード及び丸めモード・ビットを含む３２ビット・レジスタであり、浮動小数点演算の処理の際に使用される。
さらに、一実施形態において、ＣＰＵは、各々が６４ビット位置を有する１６個の制御レジスタを有する。レジスタにおけるビット位置は、プログラム・イベント記録（ＰＥＲ）（以下に説明される）のような、システム内の特定のファシリティに割り当てられ、且つ、操作が可能であることを指定するため又はファシリティが必要とする特別な情報を与えるために用いられる。一実施形態においては、以下に説明されるように、トランザクション・ファシリティについては、ＣＲ０（ビット８及び９）及びＣＲ２（ビット６１−６３）が用いられる。
例えば、ＣＰＵは、０−１５の番号が付された１６個のアクセス・レジスタを有する。アクセス・レジスタは、アドレス空間制御要素（ＡＳＣＥ）の間接的指定を含む３２個のビット位置から成る。アドレス空間制御要素は、対応するアドレス空間への参照を変換するための動的アドレス変換（ＤＡＴ）機構により用いられるパラメータである。ＣＰＵがアクセス・レジスタ・モード（プログラム状況ワード（ＰＳＷ）内のビットにより制御される）と呼ばれるモードにあるとき、ストレージ・オペランド参照のための論理アドレスを指定するために用いられる命令のＢフィールドがアクセス・レジスタを指定し、アクセス・レジスタにより指定されるアドレス空間制御要素が、行われている参照用にＤＡＴにより使用される。一部の命令では、Ｂフィールドの代わりにＲフィールドが使用される。アクセス・レジスタの内容をロードし、格納するための命令、及び１つのアクセス・レジスタの内容を別のアクセス・レジスタに移動するための命令が与えられる。
アクセス・レジスタ１−１５の各々は、任意のアドレス空間を指定することができる。アクセス・レジスタ０は、一次命令空間を指定する。アクセス・レジスタ１−１５の１つを用いてアドレス空間が指定される場合、ＣＰＵは、アクセス・レジスタの内容を変換することにより、どのアドレス空間が指定されているのかを判断する。アクセス・レジスタ０を使用してアドレス空間が指定される場合は、ＣＰＵは、そのアクセス・レジスタを、一次命令空間を指定しているものとして扱い、アクセス・レジスタの実際の内容を検査しない。従って、１６個のアクセス・レジスタは、任意の一時点において、一次命令空間と、最大１５個の他の空間を指定することができる。
一実施形態において、複数のタイプのアドレス空間がある。アドレス空間は、各々の番号をストレージ内のバイト位置と関連付けることを可能にする特別な変換パラメータとともに、連続した整数番号のシーケンス（仮想アドレス）である。シーケンスは０から始まり、左から右へ進む。
例えば、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）において、主ストレージ（主メモリともいう）にアクセスするためにＣＰＵにより仮想アドレスが使用されると、その仮想アドレスは、最初に、動的アドレス変換（ＤＡＴ）により実アドレスに変換され、次に、プリフィックス付加により絶対アドレスに変換される。ＤＡＴは、１乃至５レベルのテーブル（ページ・テーブル、セグメント・テーブル、領域第３テーブル、領域第２テーブル、及び領域第１テーブル）を変換パラメータとして使用することができる。特定のアドレス空間のための最高レベルのテーブルの指定（起点及び長さ）は、アドレス空間制御要素と呼ばれ、これは、ＤＡＴが使用するために制御レジスタにおいて見出されるか、又はアクセス・レジスタにより指定される。代替的に、アドレス空間のためのアドレス空間制御要素は、実空間指定とすることができ、この実空間指定は、ＤＡＴが、いずれのテーブルも使用することなく、単に仮想アドレスを実アドレスとして扱うことにより、仮想アドレスを変換することを示す。
ＤＡＴは、その時々において、異なる制御レジスタ内のアドレス空間制御要素又はアクセス・レジスタにより指定されるアドレス空間制御要素を使用する。その選択は、現ＰＳＷにおいて指定される変換モードによって決定される。一次空間モード、二次空間モード、アクセス・レジスタ・モード及びホーム空間モードの４つの変換モードが利用可能である。変換モードに応じて、異なるアドレス空間がアドレス指定可能である。
ＣＰＵが一次空間モード又は二次空間モードにある何れの時点でも、ＣＰＵは、２つのアドレス空間即ち一次アドレス空間及び二次アドレス空間に属する仮想アドレスを変換することができる。ＣＰＵがアクセス・レジスタ・モードにある何れの時点でも、ＣＰＵは、最大１６個のアドレス空間（一次アドレス及び最大１５個のＡＲ指定アドレス空間）に変換することができる。ＣＰＵがホーム空間モードにある何れの時点でも、ＣＰＵは、ホーム・アドレス空間の仮想アドレスを変換することができる。
一次アドレス空間は、一次仮想アドレスからなるため、そのように識別され、一次仮想アドレスは、一次アドレス空間制御要素（ＡＳＣＥ）により変換される。同様に、二次アドレス空間は、二次ＡＳＣＥによって変換された二次仮想アドレスからなり、ＡＲ指定アドレス空間は、ＡＲ指定ＡＳＣＥによって変換されたＡＲ指定仮想アドレスからなり、ホーム・アドレス空間は、ホームＡＳＣＥによって変換されたホーム仮想アドレスからなる。一次ＡＳＣＥ及び二次ＡＳＣＥは、それぞれ、制御レジスタ１及び７内にある。ＡＲ指定ＡＳＣＥは、制御レジスタ２、５及び８を用いてアクセス・レジスタ変換（ＡＲＴ）と呼ばれるプロセスを通して配置されるＡＳＮ第２テーブル・エントリ内にある。ホームＡＳＣＥは、制御レジスタ１３内にある。
図１を参照して、本明細書で説明されるトランザクション・ファシリティの１つ又は複数の態様を組み込み、使用するためのコンピューティング環境の一実施形態を説明する。
図１を参照すると、一例において、コンピューティング環境１００は、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーション（ＩＢＭ（登録商標））により提供されるｚ／Ａｒｃｈｉｔｅｃｔｕｒｅに基づいている。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅは、非特許文献１に記載されている。
ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ、ＩＢＭ、並びにＺ／ＯＳ及びＺ／ＶＭ（以下に参照される）は、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である。本明細書で用いられる他の名称は、インターナショナル・ビジネス・マシーンズ・コーポレーション又は他の企業の登録商標、商標、又は製品名であり得る。
一例として、コンピューティング環境１００が、１つ又は複数の制御ユニット１０８を介して１つ又は複数の入力／出力（Ｉ／Ｏ）デバイス１０６に結合された中央プロセッサ・コンプレックス（ＣＰＣ）１０２を含む。中央プロセッサ・コンプレックス（ＣＰＣ）１０２は、例えば、１つ又は複数の中央プロセッサ１１０、１つ又は複数のパーティション１１２（例えば論理パーティション（ＬＰ））、論理パーティション・ハイパーバイザ１１４、及び入力／出力サブシステム１１５を含み、これらの各々を以下に説明する。
中央プロセッサ１１０は、論理パーティションに割り当てられる物理プロセッサ・リソースである。特に、それぞれの論理パーティション１１２は、各々がパーティションに割り当てられた物理プロセッサ１１０の全て又は割り当て分を表す、１つ又は複数の論理プロセッサを有する。特定のパーティション１１２の論理プロセッサは、そのパーティションに対して基礎をなすプロセッサ・リソース１１０が予約されるように、そのパーティション専用であっても、又は、基礎をなすプロセッサ・リソースが別のパーティションに対して潜在的に利用可能であるように、別のパーティションと共有してもよい。
論理パーティションは、別個のシステムとして機能し、且つ、１つ又は複数のアプリケーション、及び随意的に、各々の論理パーティションについて異なり得る常駐オペレーティング・システムを有する。一実施形態において、オペレーティング・システムは、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションにより提供されるｚ／ＯＳオペレーティング・システム、ｚ／ＶＭオペレーティング・システム、ｚ／Ｌｉｎｕｘ（登録商標）オペレーティング・システム、又はＴＰＦオペレーティング・システムである。
論理パーティション１１２は、プロセッサ１１０上で実行されているファームウェアが実装する論理パーティション・ハイパーバイザ１１４により管理される。本明細書で用いられるファームウェアは、例えば、プロセッサのマイクロコード及び／又はミリコードを含む。ファームウェアは、例えば、より上位レベルのマシン・コードの実装に用いられる、ハードウェア・レベルの命令及び／又はデータ構造体を含む。一実施形態において、ファームウェアは、例えば、典型的には、信頼できるソフトウェアを含むマイクロコード又は基礎をなすハードウェアに特有のマイクロコードとして配信される独自のコードを含み、システム・ハードウェアへのオペレーティング・システムのアクセスを制御する。
論理パーティション及び論理パーティション・ハイパーバイザの各々は、中央プロセッサと関連した中央ストレージのそれぞれのパーティション内に常駐する１つ又は複数のプログラムを含む。論理パーティション・ハイパーバイザ１１４の一例は、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションが提供するプロセッサ・リソース／システム・マネジャ（ＰＲ／ＳＭ）である。
入力／出力サブシステム１１５は、入力／出力デバイス１０６と主ストレージ（主メモリともいう）との間の情報の流れを方向付ける。この入力／出力サブシステム１１５は、中央処理コンプレックスに結合され、中央処理コンプレックスの一部とすることも又はそれとは別個のものとすることもできる。Ｉ／Ｏサブシステムは、中央プロセッサを、Ｉ／Ｏデバイスと直接通信するタスクから解放し、データ処理が、入力／出力処理と同時に進行することを可能にする。通信を提供するために、Ｉ／Ｏサブシステムは、Ｉ／Ｏ通信アダプタを用いる。例えば、チャネル、Ｉ／Ｏアダプタ、ＰＣＩカード、イーサネット・カード、Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｔｏｒａｇｅ Ｉｎｔｅｒｆａｃｅ（ＳＣＳＩ）カード等を含む、種々のタイプの通信アダプタがある。本明細書で説明される特定の例において、Ｉ／Ｏ通信アダプタはチャネルであり、従って、Ｉ／Ｏサブシステムは、本明細書ではチャネル・サブシステムと呼ばれる。しかしながら、これは一例にすぎない。他のタイプのＩ／Ｏサブシステムを用いることもできる。
Ｉ／Ｏサブシステムは、入力／出力デバイス１０６との間の情報の流れを管理する際に、１つ又は複数の入力／出力経路を通信リンクとして使用する。この特定の例において、通信アダプタはチャネルであるので、これらの経路は、チャネル経路と呼ばれる。
上述のコンピューティング環境は、用いることができるコンピューティング環境の一例にすぎない。これらに限定されるものではないが、パーティション化されていない環境、他のパーティション化された環境、及び／又はエミュレートされた環境を含む他の環境を用いることができ、実施形態は、いずれか１つの環境に限定されるものではない。
１つ又は複数の態様によると、トランザクション実行ファシリティは、ＣＰＵの機能強化であり、これは、ＣＰＵが、複数のストレージ位置にアクセスし得る、それらの位置の更新が含まれる一連の命令（トランザクションとして知られる）を実行することできる手段を提供する。他のＣＰＵ及びＩ／Ｏサブシステムにより観察されるとき、トランザクションは、（ａ）単一のアトミック操作として全体的に完了されるか、又は（ｂ）潜在的に、（本明細書で説明される特定の条件を除いて）トランザクションがこれまでに実行されたという痕跡を残さずにアボートされる。従って、成功裏に完了したトランザクションは、典型的なマルチプロセッシング・モデルにおいて必要とされるいずれの特有のロック機構もなしに、多数のストレージ位置を更新することができる。
トランザクション実行ファシリティは、例えば、１つ又は複数の制御、１つ又は複数の命令、制約付き実行及び制約なし実行を含むトランザクション処理、アボート処理を含み、その各々を以下にさらに説明する。
一実施形態において、トランザクション・アボート・プログラム状況ワード（ＰＳＷ）、トランザクション診断ブロック（ＴＤＢ）アドレス、及びトランザクション・ネスト化深さを含む３つの特殊用途の制御、５つの制御レジスタのビット、及びＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（制約付き及び制約なし）、ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ、ＥＸＴＲＡＣＴ ＴＲＡＮＳＡＣＴＩＯＮ ＮＥＳＴＩＮＧ ＤＥＰＴＨ、ＴＲＡＮＳＡＣＴＩＯＮ ＡＢＯＲＴ、及びＮＯＮＴＲＡＮＳＡＣＴＩＯＮＡＬ ＳＴＯＲＥを含む６つの一般命令を用いて、トランザクション実行ファシリティを制御する。ファシリティがインストールされる際、ファシリティは、例えば、構成内の全てのＣＰＵ内にインストールされる。ファシリティ表示は、１つの実施においてはビット７３であり、１の場合、トランザクション実行ファシリティがインストールされたことを示す。
トランザクション実行ファシリティがインストールされると、構成により、制約なしトランザクション実行ファシリティと、随意的に、制約付きトランザクション実行ファシリティとが提供され、それらの各々を以下に説明する。例証として、ファシリティ表示５０及び７３が共に１であるとき、制約付きトランザクション実行ファシリティがインストールされる。両方のファシリティ表示は、メモリの特定の位置に格納される。
本明細書で用いられる場合、命令名ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮは、簡略記号ＴＢＥＧＩＮ（制約なしトランザクション用トランザクション開始）及び簡略記号ＴＢＥＧＩＮＣ（制約付きトランザクション用トランザクション開始）を有する命令を指す。特定の命令に関する説明は、命令名と、それに続く丸括弧又は角括弧内の簡略記号、又は単に簡略記号によって示される。
ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮ）命令の形式の一実施形態が、図２−図３に示される。一例として、ＴＢＥＧＩＮ命令２００は、制約なしトランザクション開始操作を指定するオペコードを含むオペコード・フィールド２０２と、ベース・フィールド（Ｂ１）２０４と、変位フィールド（Ｄ１）２０６と、即値フィールド（Ｉ２）２０８とを含む。Ｂ１フィールドが０でないとき、Ｂ１２０４が指定する汎用レジスタの内容をＤ１２０６に付加して、第１のオペランド・アドレスを取得する。
Ｂ１フィールドが０でないとき、以下が適用される。：
＊トランザクション・ネスト化深さが最初に０のとき、第１のオペランド・アドレスは、トランザクションがアボートされた場合に種々の診断情報を格納することができる、ＴＢＥＧＩＮ指定ＴＤＢ（以下にさらに説明される）と呼ばれる、２５６バイトのトランザクション診断ブロックの記憶位置を指定する。ＣＰＵが一次空間モード又はアクセス・レジスタ・モードにあるとき、第１のオペランド・アドレスは、一次アドレス空間内の記憶位置を指定する。ＣＰＵが二次空間モード又はホーム空間モードにあるとき、第１のオペランド・アドレスは、それぞれ、二次アドレス空間又はホーム・アドレス空間内の記憶位置を指定する。ＤＡＴがオフのとき、トランザクション診断ブロック（ＴＤＢ）アドレス（ＴＤＢＡ）は、実ストレージ内の記憶位置を指定する。
第１のオペランドに対するストア・アクセス可能性が判断される。アクセス可能である場合、オペランドの論理アドレスは、トランザクション診断ブロック・アドレス（ＴＤＢＡ）内に入れられ、ＴＤＢＡは有効である。
＊ＣＰＵが既に制約なしトランザクション実行モードにあるとき、ＴＤＢＡは変更されず、アクセス可能性について第１のオペランドが試験されるかどうかは予測不能である。
Ｂ１フィールドが０のとき、第１のオペランドについてアクセス例外は検出されず、最外ＴＢＥＧＩＮ命令について、ＴＤＢＡは無効である。
一例において、Ｉ２フィールドのビットは、次のように定められる。：
汎用レジスタ保存マスク（ＧＲＳＭ）２１０（図３）：Ｉ２フィールドのビット０−７は、汎用レジスタ保存マスク（ＧＲＳＭ）を含む。ＧＲＳＭの各ビットは、汎用レジスタの偶数−奇数対を表し、ここでビット０はレジスタ０及び１を表し、ビット１はレジスタ２及び３を表し、以下同様である。最外ＴＢＥＧＩＮ命令のＧＲＳＭにおけるビットが０のとき、対応するレジスタ対は保存されない。最外ＴＢＥＧＩＮ命令のＧＲＳＭにおけるビットが１のとき、対応するレジスタ対は、プログラムが直接アクセスできないモデル依存位置に保存される。
トランザクションがアボートした場合、最外ＴＢＥＧＩＮ命令が実行されたときに、保存されたレジスタ対は、その内容に復元される。トランザクションがアボートするとき、全ての他の（保存されていない）汎用レジスタの内容が復元されるとは限らない。
汎用レジスタ保存マスクは、最外のものを除いて、全てのＴＢＥＧＩＮ命令において無視される。
ＡＲ変更許可（Ａ）２１２：Ａ制御、即ちＩ２フィールドのビット１２は、トランザクションがアクセス・レジスタを変更するのを許可されるかどうかを制御する。有効なＡＲ変更許可制御は、現在のネスト化レベル及び全ての外部レベルに対するＴＢＥＧＩＮ命令におけるＡ制御の論理ＡＮＤである。
有効なＡ制御が０のとき、いずれかのアクセス・レジスタを変更しようとする試みがなされた場合、トランザクションは、アボート・コード１１（限定された命令）でアボートされる。有効なＡ制御が１のとき、アクセス・レジスタが変更される場合には、トランザクションはアボートされない（いずれの他のアボート条件もない場合）。
浮動小数点演算許可（Ｆ）２１４：Ｆ制御、即ちＩ２フィールドのビット１３は、トランザクションが特定の浮動小数点命令を実行するのを許可されているかどうかを制御する。有効な浮動小数点演算許可制御は、現在のネスト化レベル及び全ての外部レベルに対するＴＢＥＧＩＮ命令におけるＦ制御の論理ＡＮＤである。
有効なＦ制御が０である場合、（ａ）浮動小数点命令を実行しようとする試みがなされた場合、トランザクションは、アボート・コード１１（限定された命令）でアボートされ、且つ、（ｂ）浮動小数点制御レジスタ（ＦＰＣＲ）のバイト２におけるデータ例外コード（ＤＸＣ）は、いずれのデータ例外プログラム例外条件によっても設定されない。有効なＦ制御が１である場合、（ａ）浮動小数点命令を実行しようとする試みがなされた場合、トランザクションはアボートされず（いずれの他のアボート条件もない場合）、且つ、（ｂ）データ例外プログラム例外条件によりＦＰＣＲにおけるＤＸＣを設定することができる。
プログラム割り込みフィルタ処理制御（ＰＩＦＣ）２１６：Ｉ２フィールドのビット１４−１５は、プログラム割り込みフィルタ処理制御（ＰＩＦＣ）である。ＰＩＦＣは、ＣＰＵがトランザクション実行モードにある間に発生するプログラム例外条件（例えば、アドレス指定例外、データ例外、操作例外、保護例外等）の特定のクラスが割り込みをもたらすかどうかを制御する。
有効なＰＩＦＣは、現在のネスト化レベル及び全ての外部レベルに対するＴＢＥＧＩＮ命令におけるＰＩＦＣの最高値である。有効なＰＩＦＣが０のとき、全てのプログラム例外条件は、割り込みをもたらす。有効なＰＩＦＣが１のとき、１及び２のトランザクション実行クラスを有するプログラム例外条件は、割り込みをもたらす。（例外の重大度に応じて、各々のプログラム例外条件が少なくとも１つのトランザクション実行クラスに割り当てられる。重大度は、トランザクション実行の実行を反復する際の復元の見込み、及び、オペレーティング・システムが割り込みを見る必要があるかどうかに基づく。）有効なＰＩＦＣが２のとき、トランザクション実行クラスが１であるプログラム例外条件は、割り込みをもたらす。３の有効なＰＩＦＣは予約される。
Ｉ２フィールドのビット８−１１（命令のビット４０−４３）は予約され、０を含む必要があり、他の場合には、プログラムは、将来互換性をもって動作することができなくなることがある。
図４−図５を参照して、制約付きトランザクション開始（ＴＢＥＧＩＮＣ）命令の形式の一実施形態を説明する。一例において、ＴＢＥＧＩＮＣ３００は、制約付きトランザクション開始操作を指定するオペコードを含むオペコード・フィールド３０２と、ベース・フィールド（Ｂ１）３０４と、変位フィールド（Ｄ１）３０６と、即値フィールド（Ｉ２）３０８とを含む。Ｂ１３０４が指定する汎用レジスタの内容をＤ１３０６に付加して、第１のオペランド・アドレスを取得する。しかしながら、制約付きトランザクション開始命令においては、ストレージにアクセスするために、第１のオペランド・アドレスは使用されない。代わりに、命令のＢ１フィールドは０を含み、他の場合には、指定例外が認識される。
一実施形態において、Ｉ２フィールドは種々の制御を含み、その一例が図５に示される。
一例において、Ｉ２フィールドのビットは、次のように定められる。：
汎用レジスタ保存マスク（ＧＲＳＭ）３１０：Ｉ２フィールドのビット０−７は、汎用レジスタ保存マスク（ＧＲＳＭ）を含む。ＧＲＳＭの各ビットは、汎用レジスタの偶数−奇数対を表し、ここで、ビット０はレジスタ０及び１を表し、ビット１はレジスタ２及び３を表し、以下同様である。ＧＲＳＭにおけるビットが０のとき、対応するレジスタ対は保存されない。ＧＲＳＭにおけるビットが１のとき、対応するレジスタ対は、プログラムが直接アクセスできないモデル依存位置に保存される。
トランザクションがアボートした場合、最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令が実行されたときに、保存されたレジスタ対は、その内容に復元される。トランザクションがアボートするとき、全ての他の（保存されていない）汎用レジスタの内容が復元されるとは限らない。
ＴＢＥＧＩＮＣを使用して制約なしトランザクション実行モードで実行を継続するとき、汎用レジスタ保存マスクは無視される。
ＡＲ変更許可（Ａ）３１２：Ａ制御、即ちＩ２フィールドのビット１２は、トランザクションがアクセス・レジスタを変更するのを許可されるかどうかを制御する。有効なＡＲ変更許可制御は、現在のネスト化レベル及びあらゆる外部ＴＢＥＧＩＮ又はＴＢＥＧＩＮＣ命令に対するＴＢＥＧＩＮＣ命令におけるＡ制御の論理ＡＮＤである。
有効なＡ制御が０のとき、いずれかのアクセス・レジスタを変更しようとする試みがなされた場合、トランザクションは、アボート・コード１１（限定された命令）でアボートされる。有効なＡ制御が１のとき、アクセス・レジスタが変更される場合には、トランザクションはアボートされない（いずれの他のアボート条件もない場合）。
Ｉ２フィールドのビット８−１１及びビット１３−１５（命令のビット４０−４３及びビット４５−４７）は予約され、０を含む必要がある。
トランザクション開始命令の終わりは、その形式を図６に示すＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ（ＴＥＮＤ）命令により指定される。一例として、ＴＥＮＤ命令４００は、トランザクション終了操作を指定するオペコードを含むオペコード・フィールド４０２を含む。
トランザクション実行ファシリティに関して多数の用語が用いられ、従って、便宜のためだけに、用語のリストを以下にアルファベット順で提供する。一実施形態において、これらの用語は、次のように定められる。
アボート：０のトランザクション・ネスト化深さをもたらすＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令の前にトランザクションが終了した場合に、トランザクションがアボートする。一実施形態において、トランザクションがアボートすると、以下のことが行われる。
＊全てのレベルのトランザクションにより行われたトランザクション・ストア・アクセスが廃棄される（即ち、コミットされない）。
＊全てのレベルのトランザクションにより行われた非トランザクション・ストア・アクセスがコミットされる。
＊最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令の汎用レジスタ保存マスク（ＧＲＳＭ）により指定されたレジスタが、トランザクション実行より前のレジスタの内容に復元される（即ち、最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令の実行時のレジスタの内容に）。最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令の汎用レジスタ保存マスクにより指定されていない汎用レジスタは、復元されない。
＊アクセス・レジスタ、浮動小数点レジスタ、及び浮動小数点制御レジスタは、復元されない。トランザクションがアボートすると、トランザクション実行中にこれらのレジスタに対してなされた全ての変更が保持される。
トランザクションは、限定された命令の実行を試みること、限定されたリソースの変更を試みること、トランザクションの競合、種々のＣＰＵリソースの超過、いずれかの解釈実行インターセプト条件、いずれかの割り込み、ＴＲＡＮＳＡＣＴＩＯＮ ＡＢＯＲＴ命令及び他の理由を含む、様々な理由に起因してアボートすることがある。トランザクション・アボート・コードは、なぜトランザクションをアボートしたであろうかの具体的な理由を提供する。
図７を参照して、ＴＲＡＮＳＡＣＴＩＯＮ ＡＢＯＲＴ（ＴＡＢＯＲＴ）命令の形式の一例を説明する。一例として、ＴＡＢＯＲＴ命令５００は、トランザクション・アボート操作を指定するオペコードを含むオペコード・フィールド５０２と、ベース・フィールド（Ｂ２）５０４と、変位フィールド（Ｄ２）５０６とを含む。Ｂ２フィールドが０でないとき、Ｂ２５０４により指定される汎用レジスタの内容をＤ２５０６に付加して、第２のオペランド・アドレスを取得し、他の場合には、第２のオペランド・アドレスは、Ｄ２フィールドのみから形成され、Ｂ２フィールドは無視される。第２のオペランド・アドレスは、データをアドレス指定するためには用いられず、代わりに、アドレスは、アボート処理中にトランザクション診断ブロックに配置されるトランザクション・アボート・コードを形成する。第２のオペランド・アドレスについてのアドレス計算は、アドレス算術演算の規則に従う。２４ビット・アドレッシング・モードにおいては、ビット０−２９が０に設定され、３１ビット・アドレッシング・モードにおいては、ビット０−３２が０に設定される。
コミット：最外ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令の完了時に、ＣＰＵは、トランザクション（即ち、最外トランザクション及びあらゆるネスト化レベル）によって行われたストア・アクセスをコミットし、それらが他のＣＰＵ及びＩ／Ｏサブシステムに見えるようにする。他のＣＰＵ及びＩ／Ｏサブシステムにより観察されるとき、トランザクションの全てのネスト化レベルによって行われた全てのフェッチ及びストア・アクセスは、コミットが行われたときに単一の同時操作として行われるように見える。
汎用レジスタ、アクセス・レジスタ、浮動小数点レジスタ及び浮動小数点制御レジスタの内容は、コミット・プロセスによって変更されない。トランザクションのストアがコミットされる際、トランザクション実行中にこれらのレジスタに対して行われるいずれの変更も保持される。
競合：１つのＣＰＵによって行われたトランザクション・アクセスは、両方のアクセスが同じキャッシュ・ライン内のいずれかの記憶場所に対するものであり、且つ、アクセスの１つ又は複数がストアである場合、（ａ）別のＣＰＵによって行われたトランザクション・アクセス若しくは非トランザクション・アクセス、又は（ｂ）Ｉ／Ｏサブシステムによって行われた非トランザクション・アクセスと競合する。
競合が概念上の順序において検出できない場合でも、ＣＰＵの命令の投機的実行により、競合が検出され得る。
制約付きトランザクション：制約付きトランザクションは、制約付きトランザクション実行モードで実行されるトランザクションであり、以下の制限を受ける。
＊一般命令のサブセットが利用可能である。
＊制限された数の命令を実行することができる。
＊制限された数のストレージ・オペランド位置にアクセスすることできる。
＊トランザクションは、単一のネスト化レベルに制限される。
割り込みの反復又は他のＣＰＵ又はＩ／Ｏサブシステムとの競合がない場合、制約付きトランザクションは最終的に完了し、従って、アボート・ハンドラ・ルーチンは必要ない。制約付きトランザクションを以下に詳しく説明する。
ＣＰＵが既に制約なしトランザクション実行モードにある間に制限付きＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮＣ）命令が実行されると、実行は、ネスト化された制約なしトランザクションとして継続する。
制約付きトランザクション実行モード：トランザクション・ネスト化深さが０であり、トランザクションがＴＢＥＧＩＮＣ命令により開始されたとき、ＣＰＵは、制約付きトランザクション実行モードに入る。ＣＰＵが制約付きトランザクション実行モードにある間、トランザクション・ネスト化深さは１である。
ネスト化されたトランザクション：ＣＰＵが制約なしトランザクション実行モードにある間にＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令が出されると、トランザクションがネスト化される。
トランザクション実行ファシリティは、平坦化されたネスト化と呼ばれるモデルを使用する。平坦化されたネスト化モードにおいて、内部トランザクションにより行われたストアは、最外トランザクションがそのストアをコミットするまで、他のＣＰＵ及びＩ／Ｏサブシステムにより観察することができない。同様に、トランザクションがアボートした場合、全てのネスト化されたトランザクションがアボートし、全てのネスト化されたトランザクションの全てのトランザクション・ストアが廃棄される。
ネスト化されたトランザクションの一例を図８に示す。図示されるように、第１のＴＢＥＧＩＮ６００が最外トランザクション６０１を開始し、ＴＢＥＧＩＮ６０２は第１のネスト化されたトランザクションを開始し、ＴＢＥＧＩＮ６０４は、第２のネスト化されたトランザクションを開始する。この例において、ＴＢＥＧＩＮ６０４及びＴＥＮＤ６０６は、最内トランザクション６０８を定める。ＴＥＮＤ６１０が実行されると、トランザクション・ストアが、最外トランザクション及び全ての内部トランザクションに対してコミットされる（６１２）。
制約なしトランザクション：制約なしトランザクションとは、制約なしトランザクション実行モードで実行されるトランザクションである。制約なしトランザクションは、制約付きトランザクションのような方法では制限されないが、依然として様々な理由によりアボートされ得る。
制約なしトランザクション実行モード：トランザクションがＴＢＥＧＩＮ命令により開始されると、ＣＰＵは制約なしトランザクション実行モードに入る。ＣＰＵが制約なしトランザクション実行モードにある間、トランザクション・ネスト化深さは、１から最大トランザクション・ネスト化深さまで変化し得る。
非トランザクション・アクセス：非トランザクション・アクセスは、ＣＰＵがトランザクション実行モードにないとき、ＣＰＵにより行われるストレージ・オペランド・アクセスである（即ち、トランザクション以外の典型的なストレージ・アクセス）。さらに、Ｉ／Ｏサブシステムにより行われるアクセスは、非トランザクション・アクセスである。さらに、ＮＯＮＴＲＡＮＳＡＣＴＩＯＮＡＬ ＳＴＯＲＥ命令を用いて、ＣＰＵが制約なしトランザクション実行モードにある間に非トランザクション・ストア・アクセスをもたらすことができる。
図９を参照して、ＮＯＮＴＲＡＮＳＡＣＴＩＯＮＡＬ ＳＴＯＲＥ命令の形式の一実施形態を説明する。一例として、ＮＯＮＴＲＡＮＳＡＣＴＩＯＮＡＬ ＳＴＯＲＥ命令７００は、非トランザクション・ストア操作を指示するオペコードを指定する複数のオペコード・フィールド７０２ａ、７０２ｂと、その内容が第１のオペランドと呼ばれるレジスタを指定するレジスタ・フィールド（Ｒ１）７０４と、インデックス・フィールド（Ｘ２）７０６と、ベース・フィールド（Ｂ２）７０８と、第１の変位フィールド（ＤＬ２）７１０と、第２の変位フィールド（ＤＨ２）７１２とを含む。Ｘ２フィールド及びＢ２フィールドにより指定される汎用レジスタの内容を、ＤＨ２フィールド及びＤＬ２フィールドの内容の連結の内容に付加して、第２のオペランド・アドレスを形成する。Ｘ２フィールド若しくはＢ２フィールドのいずれか又は両方が０のとき、対応するレジスタは、加算に関与しない。
６４ビットの第１のオペランドは、第２のオペランド位置において、変更されずに非トランザクション的に配置される。
ＤＨ２フィールド及びＤＬ２フィールドにより形成された変位は、２０ビットの符号付き２進整数として扱われる。
第２のオペランドは、ダブルワード境界上にアラインされ、他の場合には、指定例外が認識され、操作は抑止される。
外部／最外トランザクション：外部トランザクションとは、より低い番号のトランザクション・ネスト化深さを有するトランザクションである。トランザクション・ネスト化深さが１のトランザクションが、最外トランザクションである。
最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令は、トランザクション・ネスト化深さが最初に０であるときに実行されるものである。最外ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令は、トランザクション・ネスト化深さを１から０に移行させるものである。本実施形態において、制約付きトランザクションは、最外トランザクションである。
プログラム割り込みフィルタ処理：特定のプログラム例外条件が原因でトランザクションがアボートされると、プログラムは、随意的に割り込みが発生するのを防止することができる。この技術は、プログラム割り込みフィルタ処理と呼ばれる。プログラム割り込みフィルタ処理は、割り込みのトランザクション・クラス、ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令からの有効なプログラム割り込みフィルタ処理制御、及び制御レジスタ０におけるトランザクション実行プログラム割り込みフィルタ処理オーバーライドの影響を受ける。
トランザクション：トランザクションは、ＣＰＵがトランザクション実行モードにある間に行われたストレージ・オペランド・アクセス、及び変更された、選択された汎用レジスタを含む。制約なしトランザクションの場合、ストレージ・オペランド・アクセスは、トランザクション・アクセス及び非トランザクション・アクセスの両方を含むことができる。制約付きトランザクションの場合、ストレージ・オペランド・アクセスは、トランザクション・アクセスに制限される。他のＣＰＵ及びＩ／Ｏサブシステムにより観察されるとき、トランザクション実行モードにある間にＣＰＵにより行われた全ストレージ・オペランド・アクセスは、単一の同時操作として行われるように見える。トランザクションがアボートされると、トランザクション・ストア・アクセスは廃棄され、最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令の汎用レジスタ保存マスクにより指定されるいずれのレジスタも、トランザクション実行より前のレジスタの内容に復元される。
トランザクション・アクセス：トランザクション・アクセスとは、ＮＯＮＴＲＡＮＳＡＣＴＩＯＮＡＬ ＳＴＯＲＥ命令により行われたアクセスを除いた、ＣＰＵがトランザクション実行モードにある間に行われたストレージ・オペランド・アクセスである。
トランザクション実行モード：トランザクション実行モードという用語（トランザクション実行モードは、制約なしトランザクション実行モード及び制約付きトランザクション実行モードの両方の共通な操作を説明する。従って、操作を説明する際、制約なし及び制約付きという用語は、トランザクション実行モードを修飾するために用いられる。
トランザクション・ネスト化深さが０のとき、ＣＰＵはトランザクション実行モードにない（非トランザクション実行モードとも呼ばれる）。
ＣＰＵにより観察されるとき、トランザクション実行モードで行われたフェッチ及びストアは、トランザクション実行モードにない間に行われたものと変わらない。
ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの一実施形態において、トランザクション実行ファシリティは、制御レジスタ０のビット８−９、制御レジスタ２のビット６１−６３、トランザクション・ネスト化深さ、トランザクション診断ブロック・アドレス及びトランザクション・アボート・プログラム状況ワード（ＰＳＷ）の制御下にある。
最初のＣＰＵリセットに続いて、制御レジスタ０のビット位置８−９、制御レジスタ２のビット位置６２−６３及びトランザクション・ネスト化深さの内容が０に設定される。トランザクション実行制御、即ち制御レジスタ０のビット８が０のとき、ＣＰＵをトランザクション実行モードに入れることはできない。
種々の制御に関するさらなる詳細を以下に説明する。
示されるように、トランザクション実行ファシリティは、制御レジスタ０の２個のビット及び制御レジスタ２の３個のビットによって制御される。例えば：
制御レジスタ０のビット：一実施形態において、ビット割り当ては、以下の通りである。：
トランザクション実行制御（ＴＸＣ）：制御レジスタ０のビット８は、トランザクション実行制御である。このビットは、制御プログラム（例えば、オペレーティング・システム）が、トランザクション実行ファシリティがプログラムによって使用可能かどうかを示すことができる機構を提供する。ビット８は、トランザクション実行モードに成功裏に入るために、１であるべきである。
制御レジスタ０のビット８が０のとき、ＥＸＴＲＡＣＴ ＴＲＡＮＳＡＣＴＩＯＮ ＮＥＳＴＩＮＧ ＤＥＰＴＨ、ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ及びＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令を実行しようとする試みは、特別な操作実行をもたらす。
図１０を参照して、ＥＸＴＲＡＣＴ ＴＲＡＮＳＡＣＴＩＯＮ ＮＥＳＴＩＮＧ ＤＥＰＴＨ命令の形式の一実施形態を説明する。一例として、ＥＸＴＲＡＣＴ ＴＲＡＮＳＡＣＴＩＯＮ ＮＥＳＴＩＮＧ ＤＥＰＴＨ命令８００は、トランザクション・ネスト化深さ抽出操作を示すオペコードを指定するオペコード・フィールド８０２と、汎用レジスタを指定するレジスタ・フィールドＲ１８０４とを含む。
現在のトランザクション・ネスト化深さは、汎用レジスタＲ１のビット４８−６３に配置される。レジスタのビット０−３１は変更されないままであり、レジスタのビット３２−４７は０に設定される。
更に別の実施形態において、最大トランザクション・ネスト化深さもまた、ビット１６−３１内といった、汎用レジスタＲ１内に配置される。
トランザクション実行プログラム割り込みフィルタ処理オーバーライド（ＰＩＦＯ）：制御レジスタ０のビット９は、トランザクション実行プログラム割り込みフィルタ処理オーバーライドである。このビットは、制御プログラムが、ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令により指定又は暗黙指定された有効なプログラム割り込みフィルタ処理制御に関係なく、ＣＰＵがトランザクション実行モードにある間に発生するあらゆるプログラム例外条件が割り込みをもたらすのを保証することができる機構を提供する。
制御レジスタ２のビット：一実施形態において、割り当ては以下の通りである。：
トランザクション診断範囲（ＴＤＳ）：次のように、制御レジスタ２のビット６１は、レジスタのビット６２−６３におけるトランザクション診断制御（ＴＤＣ）の適用性を制御する。：
ＴＤＳ
トランザクション診断制御（ＴＤＣ）：制御レジスタ２のビット６２−６３は、２ビットの符号なし整数であり、これを用いて、診断目的のために、トランザクションをランダムにアボートすることができる。一例において、ＴＤＣの符号化は、以下の通りである。：
ＴＤＣ
０でないＴＤＣに起因してトランザクションがアボートしたとき、以下のいずれかを行うことができる。
＊アボート・コードは、コード７−１１、１３−１６又は２５５のいずれかに設定され、コードの値はＣＰＵによりランダムに選択され、条件コードはアボート・コードに対応して設定される。アボート・コードを以下にさらに説明する。
＊制約なしトランザクションの場合、条件コードは１に設定される。この場合、アボート・コードは適用可能でない。
ＴＤＣ値１が実装されるかどうかはモデル依存である。実装されない場合、１の値は、あたかも２が指定されたかのように機能する。
制約付きトランザクションの場合、１のＴＤＣ値は、あたかも２のＴＤＣ値が指定されたかのように扱われる。
３のＴＤＣ値が指定された場合、結果は予測不能である。
トランザクション診断ブロック・アドレス（ＴＤＢＡ）
命令のＢ１フィールドが０でないとき、最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮ）命令の第１のオペランド・アドレスから、有効なトランザクション診断ブロック・アドレス（ＴＤＢＡ）が設定される。ＣＰＵが一次空間又はアクセス・レジスタ・モードにあるとき、ＴＤＢＡは、一次アドレス空間内の記憶位置を指定する。ＣＰＵが二次空間又はホーム空間モードにあるとき、ＴＤＢＡは、それぞれ、二次アドレス空間又はホーム・アドレス空間内の記憶位置を指定する。ＤＡＴ（動的アドレス変換）がオフのとき、ＴＤＢＡは、実ストレージ内の記憶位置を指定する。
トランザクションが後でアボートされる場合、ＴＢＥＧＩＮ指定ＴＤＢと呼ばれるトランザクション診断ブロックを見つけるために、ＣＰＵによりＴＤＢＡが用いられる。ＴＤＢＡの右端の３つのビットは０であり、ＴＢＥＧＩＮ指定ＴＤＢがダブルワード境界上にあることを意味する。
最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮ）命令のＢ１フィールドが０のとき、トランザクション診断ブロック・アドレスは無効であり、トランザクションが後でアボートされる場合、ＴＢＥＧＩＮ指定ＴＤＢは格納されない。
トランザクション・アボートＰＳＷ（ＴＡＰＳＷ）
ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮ）命令の実行中、ネスト化深さが最初に０であるとき、トランザクション・アボートＰＳＷは現ＰＳＷの内容に設定され、トランザクション・アボートＰＳＷの命令アドレスは、次の順次命令を指定する（即ち、最外ＴＢＥＧＩＮに続く命令）。制約付きＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮＣ）命令の実行中、ネスト化深さが最初に０であるとき、トランザクション・アボートＰＳＷは、トランザクション・アボートＰＳＷの命令アドレスが（ＴＢＥＧＩＮＣに続く次の順次命令ではなく）ＴＢＥＧＩＮＣを指定することを除いて、現ＰＳＷの内容に設定される。
トランザクションがアボートされると、トランザクション・アボートＰＳＷにおける条件コードが、アボート条件の重大度を示すコードに置き換えられる。その後、割り込みをもたらさない原因に起因してトランザクションがアボートされた場合、ＰＳＷは、トランザクション・アボートＰＳＷからロードされ、割り込みをもたらす理由に起因してトランザクションがアボートされた場合、トランザクション・アボートＰＳＷは、割り込み旧ＰＳＷとして格納される。
トランザクション・アボートＰＳＷは、いずれの内部ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令の実行中にも変更されない。
トランザクション・ネスト化深さ（ＴＮＤ）
トランザクション・ネスト化深さは、例えば、ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令が条件コード０で完了するたびにインクリメントし、且つ、ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令が完了するたびにデクリメントする、１６ビットの符号なし値である。トランザクション・ネスト化深さは、トランザクションがアボートされたとき、又はＣＰＵのリセットにより、０に設定される。
一実施形態において、１５の最大ＴＮＤが実装される。
１つの実装において、ＣＰＵが制約付きトランザクション実行モードにあるとき、トランザクション・ネスト化深さは１である。さらに、最大ＴＮＤは４ビットの値として表すことができるが、ＴＮＤは、トランザクション診断ブロックにおける検査を容易にするために、１６ビットの値となるように定められる。
トランザクション診断ブロック（ＴＤＢ）
トランザクションがアボートされた場合、種々の状態情報を、以下のようなトランザクション診断ブロック（ＴＤＢ）内に保存することができる。
１．ＴＢＥＧＩＮ指定ＴＤＢ：制約なしトランザクションについて、最外ＴＢＥＧＩＮ命令のＢ１フィールドが０でないとき、命令の第１のオペランド・アドレスは、ＴＢＥＧＩＮ指定ＴＤＢを指定する。これは、アプリケーションのアボート・ハンドラにより検査することができるアプリケーション・プログラムにより指定される記憶位置である。
２．プログラム割り込み（ＰＩ）ＴＤＢ：制約なしトランザクションが、非フィルタ処理プログラム例外条件に起因してアボートされた場合、又は制約付きトランザクションがいずれかのプログラム例外条件に起因してアボートされた場合（即ち、プログラム割り込みをもたらすいずれかの条件が認識される）、ＰＩ−ＴＤＢは、プリフィックス領域内の記憶位置に格納される。これは、オペレーティング・システムが提供できるあらゆる診断報告において、オペレーティング・システムが検査又はログアウトするのに利用可能である。
３．インターセプトＴＤＢ：トランザクションが、インターセプトをもたらす（即ち、条件により解釈実行が終了し、制御がホスト・プログラムに戻る）いずれかのプログラム例外条件に起因してアボートされた場合、ＴＤＢは、ゲスト・オペレーティング・システムについての状態記述ブロックにおいて指定された記憶位置に格納される。
一実施形態において、ＴＢＥＧＩＮ指定ＴＤＢは、ＴＤＢアドレスが有効であるとき（即ち、最外ＴＢＥＧＩＮ命令のＢ１フィールドが０でないとき）にのみ格納される。
非フィルタ処理プログラム例外条件に起因するアボートの場合、ＰＩ−ＴＤＢ又はインターセプトＴＤＢのいずれか１つだけが格納される。従って、１つのアボートに対して、０、１又は２つのＴＤＢが格納され得る。
ＴＤＢの各々の一例に関するさらなる詳細を以下に説明する。：
ＴＢＥＧＩＮ指定ＴＤＢ：有効なトランザクション診断ブロック・アドレスにより指定された２５６バイトの記憶位置である。トランザクション診断ブロック・アドレスが有効であるとき、ＴＢＥＧＩＮ指定ＴＤＢは、トランザクション・アボート上に格納される。ＴＢＥＧＩＮ指定ＴＤＢは、最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令の実行時に有効である全てのストレージ保護機構の影響下にある。ＴＢＥＧＩＮ指定ＴＤＢの任意の部分についてのＰＥＲ（プログラム・イベント記録）ストレージ変更イベントは、トランザクション・アボート処理中ではなく、最外ＴＢＥＧＩＮの実行中に検出される。
ＰＥＲの１つの目的は、プログラムのデバッグを支援することである。これにより、プログラムに、例示するような以下のタイプのイベントをアラートすることが可能になる。
＊分岐命令の成功裏な実行：指定したストレージ領域（記憶領域)内に分岐ターゲット位置があるときにのみイベントが生じるようにするためのオプションが提供される。
＊指定したストレージ領域からの命令のフェッチ。
＊指定したストレージ領域の内容の変更。指定したアドレス空間内にストレージ領域があるときにのみイベントを生じるようにするためのオプションが提供される。
＊ＳＴＯＲＥ ＵＳＩＮＧ ＲＥＡＬ ＡＤＤＲＥＳＳ命令の実行。
＊ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令の実行。
プログラムは、上記のイベント・タイプの１つ又は複数が認識されることを選択的に指定することができるが、ＳＴＯＲＥ ＵＳＩＮＧ ＲＥＡＬ ＡＤＤＲＥＳＳに関するイベントは、ストレージ変更イベントと一緒にしか指定することができない。ＰＥＲイベントに関する情報は、プログラム割り込みを用いてプログラムに与えられ、割り込みの原因は、割り込みコードで識別される。
トランザクション診断ブロック・アドレスが有効でないとき、ＴＢＥＧＩＮ指定ＴＤＢは格納されない。
プログラム割り込みＴＤＢ：実記憶位置６，１４４−６，３９９（１８００−１８ＦＦ ｈｅｘ）である。プログラム割り込みに起因してトランザクションがアボートされるとき、プログラム割り込みＴＤＢが格納される。他の原因のためにトランザクションがアボートされるとき、プログラム割り込みＴＤＢの内容は予測不能である。
プログラム割り込みＴＤＢは、いずれの保護機構の影響下にもない。プログラム割り込み中にプログラム割り込みＴＤＢが格納されたとき、プログラム割り込みＴＤＢについて、ＰＥＲストレージ変更イベントは検出されない。
インターセプトＴＤＢ：状態記述の記憶位置４８８−４９５により指定される２５６バイトのホストの実記憶位置である。インターセプトＴＤＢは、アボートされたトランザクションが、ゲスト・プログラム割り込みインターセプト（つまり、インターセプト・コード８）をもたらすときに格納される。他の原因のためにトランザクションがアボートされるとき、インターセプトＴＤＢの内容は予測不能である。インターセプトＴＤＢは、いずれの保護機構の影響下にもない。
図１１に示すように、一実施形態において、トランザクション診断ブロック９００のフィールドは、次のとおりである。
形式９０２：バイト０は、次のように、妥当性及び形式の表示を含む。：
形式フィールドが０であるＴＤＢは、ヌルＴＤＢと呼ばれる。
フラグ９０４：バイト１は、次のような種々の表示を含む。：
競合トークン妥当性（ＣＴＶ）：トランザクションが、フェッチ又はストア競合のためにアボートされるとき（つまり、それぞれ、アボート・コード９又は１０）、バイト１のビット０は、競合トークン妥当性表示である。ＣＴＶ表示が１のとき、ＴＤＢのバイト１６−２３における競合トークン９１０は、競合が検出された論理アドレスを含む。ＣＴＶ表示が０であるとき、ＴＤＢのバイト１６−２３は予測不能である。
トランザクションが、フェッチ又はストア競合以外のいずれかの理由のためにアボートされたとき、バイト１のビット０は、０として格納される。
制約付きトランザクション表示（ＣＴＩ）：ＣＰＵが制約付きトランザクション実行モードにあるとき、バイト１のビット１は１に設定される。ＣＰＵが制約なしトランザクション実行モードにあるとき、バイト１のビット１は０に設定される。
予約：バイト１のビット２−７は予約され、０として格納される。
トランザクション・ネスト化深さ（ＴＮＤ）９０６：トランザクションがアボートされたとき、バイト６−７はトランザクション・ネスト化深さを含む。
トランザクション・アボート・コード（ＴＡＣ）９０８：バイト８−１５は、６４ビットの符号なしトランザクション・アボート・コードを含む。各々のコード・ポイントは、トランザクションがアボートされる理由を示す。
トランザクションがプログラム割り込み以外の条件のためにアボートされたとき、トランザクション・アボート・コードがプログラム割り込みＴＤＢ内に格納されるかどうかは、モデル依存である。
競合トークン９１０：フェッチ又はストア競合（つまり、それぞれ、アボート・コード９及び１０）に起因してアボートされたトランザクションの場合、バイト１６−２３は、競合が検出されたストレージ位置の論理アドレスを含む。競合トークンは、ＣＴＶビット、即ちバイト１のビット０が１であるときに意味をもつ。
ＣＴＶビットが０のとき、バイト１６−２３は予測不能である。
ＣＰＵによる投機的実行のため、競合トークンは、トランザクションの概念上の実行順序によって必ずしもアクセスされないストレージ位置を指定し得る。
アボートされたトランザクション命令アドレス（ＡＴＩＡ）９１２：バイト２４−３１は、アボートが検出されたときに実行していた命令を識別する命令アドレスを含む。トランザクションがアボート・コード２、５、６、１１、１３若しくは２５６、又はこれより大きいアボート・コードに起因してアボートされたとき、或いはトランザクションがアボート・コード４又は１３に起因してアボートされ、且つ、プログラム例外条件が無効化しているとき、ＡＴＩＡは、実行されていた命令を直接指し示す。アボート・コード４又は１２に起因してトランザクションがアボートされ、且つ、プログラム例外条件が無効化していないとき、ＡＴＩＡは、実行されていた命令を超えて指し示す。
トランザクションがアボート・コード７−１０、１４−１６又は２５５に起因してアボートされたとき、ＡＴＩＡは必ずしもアボートを引き起こすまさにその命令を示さないが、トランザクション内のそれより前又は後の命令を指し示し得る。
トランザクションが、ｅｘｅｃｕｔｅ型命令のターゲットである命令に起因してアボートされた場合、ＡＴＩＡは、ｅｘｅｃｕｔｅ型命令を識別し、上述のようなアボート・コードに応じて、その命令を指し示すか、又はその命令を超えて指し示す。ＡＴＩＡは、ｅｘｅｃｕｔｅ型命令のターゲットを示さない。
トランザクションがアボートされると、ＡＴＩＡは、アドレッシング・モードの影響下にある。２４ビット・アドレッシング・モードにおいて、フィールドのビット０−４０は０を含む。３１ビット・アドレッシング・モードにおいて、フィールドのビット０−３２は０を含む。
プログラム割り込み以外の条件に起因してトランザクションがアボートされたとき、アボートされたトランザクション命令アドレスがプログラム割り込みＴＤＢに格納されるかどうかは、モデル依存である。
アボート・コード４又は１２に起因してトランザクションがアボートされ、且つ、プログラム例外条件が無効化していないとき、ＡＴＩＡは、アボートを引き起こす命令を指し示さない。ＡＴＩＡから、割り込み長さコード（ＩＬＣ）により示されるハーフワードの数を減算することにより、抑止又は終了している条件において、又は完了している非ＰＥＲイベントに対して、アボートを引き起こす命令を識別することができる。ＰＥＲイベントに起因してトランザクションがアボートされ、且つ、他のプログラム例外条件が存在しないとき、ＡＴＩＡは予測不能である。
トランザクション診断ブロック・アドレスが有効であるとき、ＴＢＥＧＩＮ指定ＴＤＢのバイト３６−３９におけるプログラム割り込み識別（ＰＩＩＤ）において、ＩＬＣを検査することができる。フィルタ処理が適用されないときは、実記憶装置においてＰＩＩＤの位置１４０−１４３においてＩＬＣを検査することができる。
例外アクセス識別（ＥＡＩＤ）９１４：特定のフィルタ処理済みプログラム例外条件に起因してアボートされたトランザクションについては、ＴＢＥＧＩＮ指定ＴＤＢのバイト３２は、例外アクセス識別を含む。上記に引用により組み入れられた非特許文献１に述べられるように、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの一例においては、ＥＡＩＤの形式及びこれが格納される事例は、例外条件が割り込みをもたらすときの実記憶位置１６０に記述されるものと同じである。
プログラム割り込みをもたらすあらゆる例外条件を含む、他の理由のためにアボートされたトランザクションの場合、バイト３２は予測不能である。プログラム割り込みＴＤＢにおいて、バイト３２は予測不能である。
このフィールドは、トランザクション診断ブロック・アドレスにより指定されるＴＤＢ内にのみ格納され、他の場合には、フィールドは予約される。ＥＡＩＤは、アクセス・リスト制御又はＤＡＴによる保護、ＡＳＣＥタイプ、ページ変換、領域第１変換、領域第２変換、領域第３変換及びセグメント変換プログラムの例外条件に対してのみ格納される。
データ例外コード（ＤＸＣ）９１６：フィルタ処理済みデータ例外プログラム例外条件に起因してアボートされたトランザクションについては、ＴＢＥＧＩＮ指定ＴＤＢのバイト３３は、データ例外コードを含む。上記に引用により組み入れられる非特許文献１に述べられるように、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの一例において、ＤＸＣの形式及びこれが格納される事例は、例外条件をもたらすときの実記憶位置１４７に記述されるものと同じである。一例において、記憶位置１４７はＤＸＣを含む。
プログラム割り込みをもたらすあらゆる例外条件を含む他の理由のためにアボートされたトランザクションに対して、バイト３３は予測不能である。プログラム割り込みＴＤＢにおいて、バイト３３は予測不能である。
このフィールドは、トランザクション診断ブロック・アドレスにより指定されるＴＤＢ内にのみ格納され、他の場合には、フィールドは予約される。ＤＸＣは、データ・プログラム例外条件に対してのみ格納される。
プログラム割り込み識別（ＰＩＩＤ）９１８：フィルタ処理済みプログラム例外条件に起因してアボートされたトランザクションに対して、ＴＢＥＧＩＮ指定ＴＤＢのバイト３６−３９は、プログラム割り込み識別を含む。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの一例において、ＰＩＩＤの形式は、ＰＩＩＤのビット１３−１４における命令長コードが、例外条件が検出された命令に対して個別のものであることを除いて、（上記に引用により組み入れられる非特許文献１に述べられるように）条件が割り込みをもたらすときの実記憶位置１４０−１４３に記述されるものと同じである。
プログラム割り込みをもたらす例外条件を含む他の理由によりアボートされたトランザクションについては、バイト３６−３９は予測不能である。プログラム割り込みＴＤＢにおいて、バイト３６−３９は予測不能である。
このフィールドは、トランザクション診断ブロック・アドレスにより指定されたＴＤＢ内にのみ格納され、他の場合には、フィールドは予約される。プログラム割り込み識別は、プログラム例外条件に対してのみ格納される。
変換例外識別（ＴＥＩＤ）９２０：以下のフィルタ処理済みプログラム例外条件のいずれかに起因してアボートされたトランザクションに対して、ＴＢＥＧＩＮ指定ＴＤＢのバイト４０−４７は、変換例外識別を含む。
＊アクセス・リスト制御又はＤＡＴによる保護
＊ＡＳＣＥタイプ
＊ページ変換
＊領域第１変換
＊領域第２変換
＊領域第３変換
＊セグメント変換例外
上記に引用により組み入れられる非特許文献１に述べられるように、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの一例において、条件が割り込みをもたらすとき、ＴＥＩＤの形式は、実記憶位置１６８−１７５に記述されるものと同じである。
プログラム割り込みをもたらす例外条件を含む、他の理由によりアボートされたトランザクションに対して、バイト４０−４７は予測不能である。プログラム割り込みＴＤＢにおいて、バイト４０−４７は予測不能である。
このフィールドは、トランザクション診断ブロック・アドレスにより指定されたＴＤＢ内にのみ格納され、他の場合には、フィールドは予約される。
ブレーキング・イベント・アドレス９２２：フィルタ処理済みプログラム例外条件に起因してアボートされたトランザクションに対して、ＴＢＥＧＩＮ指定ＴＤＢのバイト４８−５５は、ブレーキング・イベント・アドレスを含む。上記に引用により組み入れられる非特許文献１に述べられるように、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの一例において、ブレーキング・イベント・アドレスの形式は、例外条件が割り込みをもたらすときの実記憶位置２７２−２７９に記述されるものと同じである。
プログラム割り込みをもたらす例外条件を含む、他の理由によりアボートされたトランザクションに対して、バイト４８−５５は予測不能である。プログラム割り込みＴＤＢにおいて、バイト４８−５５は予測不能である。
このフィールドは、トランザクション診断ブロック・アドレスにより指定されたＴＤＢ内にのみ格納され、他の場合には、フィールドは予約される。
以下にブレーキング・イベントに関連するさらなる詳細を説明する。
ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの一実施形態において、ＰＥＲ−３ファシリティがインストールされると、このＰＥＲ−３ファシリティは、プログラムに、ＣＰＵの順次実行においてブレークを生じさせる最後の命令のアドレスを与える。ブレーキング・イベント・アドレスの記録を、ワイルド分岐検出のためのデバッグ支援として用いることができる。このファシリティは、例えば、ブレーキング・イベント・アドレス・レジスタと呼ばれる、ＣＰＵにおける６４ビット・レジスタを与える。ＴＲＡＮＳＡＣＴＩＯＮ ＡＢＯＲＴ以外の命令が、順次命令の実行においてブレークを生じさせる（つまり、ＰＳＷ内の命令アドレスが、命令長でインクリメントされるのではなく、置き換えられる）たびに、その命令のアドレスが、ブレーキング・イベント・アドレス・レジスタ内に配置される。ＰＥＲが表示されるにせよ又はされないにせよ、プログラム割り込みが発生するたびに、ブレーキング・イベント・アドレス・レジスタの現在の内容が実ストレージ位置２７２−２７９に配置される。
ブレーキング・イベントを引き起こす命令が、ｅｘｅｃｕｔｅ型命令（ＥＸＥＣＵＴＥ又はＥＸＥＣＵＴＥ ＲＥＬＡＴＩＶＥ ＬＯＮＧ）のターゲットである場合、そのｅｘｅｃｕｔｅ型命令をフェッチするために用いられた命令アドレスが、ブレーキング・イベント・アドレス・レジスタ内に配置される。
ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの一実施形態において、次の命令：即ち、ＢＲＡＮＣＨ ＡＮＤ ＬＩＮＫ（ＢＡＬ、ＢＡＬＲ）；ＢＲＡＮＣＨ ＡＮＤ ＳＡＶＥ（ＢＡＳ、ＢＡＳＲ）；ＢＲＡＮＣＨ ＡＮＤ ＳＡＶＥ ＡＮＤ ＳＥＴ ＭＯＤＥ（ＢＡＳＳＭ）；ＢＲＡＮＣＨ ＡＮＤ ＳＥＴ ＭＯＤＥ（ＢＳＭ）；ＢＲＡＮＣＨ ＡＮＤ ＳＴＡＣＫ（ＢＡＫＲ）；ＢＲＡＮＣＨ ＯＮ ＣＯＮＤＩＴＩＯＮ（ＢＣ、ＢＣＲ）；ＢＲＡＮＣＨ ＯＮ ＣＯＵＮＴ（ＢＣＴ、ＢＣＴＲ、ＢＣＴＧ、ＢＣＴＧＲ）；ＢＲＡＮＣＨ ＯＮ ＩＮＤＥＸ ＨＩＧＨ（ＢＸＨ、ＢＸＨＧ）；ＢＲＡＮＣＨ ＯＮ ＩＮＤＥＸ ＬＯＷ ＯＲ ＥＱＵＡＬ（ＢＸＬＥ、ＢＸＬＥＧ）；ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＣＯＮＤＩＴＩＯＮ（ＢＲＣ）；ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＣＯＮＤＩＴＩＯＮ ＬＯＮＧ（ＢＲＣＬ）；ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＣＯＵＮＴ（ＢＲＣＴ、ＢＲＣＴＧ）；ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＩＮＤＥＸ ＨＩＧＨ（ＢＲＸＨ、ＢＲＸＨＧ）；ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＩＮＤＥＸ ＬＯＷ ＯＲ ＥＱＵＡＬ（ＢＲＸＬＥ、ＢＲＸＬＧ）；ＣＯＭＰＡＲＥ ＡＮＤ ＢＲＡＮＣＨ（ＣＲＢ、ＣＧＲＢ）；ＣＯＭＰＡＲＥ ＡＮＤ ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ（ＣＲＪ、ＣＧＲＪ）；ＣＯＭＰＡＲＥ ＩＭＭＥＤＩＡＴＥ ＡＮＤ ＢＲＡＮＣＨ（ＣＩＢ、ＣＧＩＢ）；ＣＯＭＰＡＲＥ ＩＭＭＥＤＩＡＴＥ ＡＮＤ ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ（ＣＩＪ、ＣＧＩＪ）；ＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＡＮＤ ＢＲＡＮＣＨ（ＣＬＲＢ、ＣＬＧＲＢ）；ＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＡＮＤ ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ（ＣＬＲＪ、ＣＬＧＲＪ）；ＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＩＭＭＥＤＩＡＴＥ ＡＮＤ ＢＲＡＮＣＨ（ＣＬＩＢ、ＣＬＧＩＢ）；及びＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＩＭＭＥＤＩＡＴＥ ＡＮＤ ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ（ＣＬＩＪ、ＣＬＧＩＪ）の１つが分岐をもたらすたびに、ブレーキング・イベントが発生すると考えられる。
次の命令：即ち、ＢＲＡＮＣＨ ＡＮＤ ＳＥＴ ＡＵＴＨＯＲＩＴＹ（ＢＳＡ）；ＢＲＡＮＣＨ ＩＮ ＳＵＢＳＰＡＣＥ ＧＲＯＵＰ（ＢＳＧ）；ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＡＮＤ ＳＡＶＥ（ＢＲＡＳ）；ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＡＮＤ ＳＡＶＥ ＬＯＮＧ（ＢＲＡＳＬ）；ＬＯＡＤ ＰＳＷ（ＬＰＳＷ）；ＬＯＡＤ ＰＳＷ ＥＸＴＥＮＤＥＤ（ＬＰＳＷＥ）；ＰＲＯＧＲＡＭ ＣＡＬＬ（ＰＣ）；ＰＲＯＧＲＡＭ ＲＥＴＵＲＮ（ＰＲ）；ＰＲＯＧＲＡＭ ＴＲＡＮＳＦＥＲ（ＰＴ）；ＰＲＯＧＲＡＭ ＴＲＡＮＳＦＥＲ ＷＩＴＨ ＩＮＳＴＡＮＣＥ（ＰＴＩ）；ＲＥＳＵＭＥ ＰＲＯＧＲＡＭ（ＲＰ）；及びＴＲＡＰ（ＴＲＡＰ２、ＴＲＡＰ４）の１つが完了するたびに、ブレーキング・イベントが発生するとも考えられる。
ブレーキング・イベントは、（暗黙的に、又はＴＲＡＮＳＡＣＴＩＯＮ ＡＢＯＲＴ命令の結果として）トランザクションがアボートされた結果として生じるのではないと考えられる。
モデル依存診断情報９２４：バイト１１２−１２７は、モデル依存診断情報を含む。
１２（フィルタ処理済みプログラム割り込み）を除く全てのアボート・コードに対して、モデル依存診断情報が、格納されるＴＤＢの各々に保存される。
一実施形態において、モデル依存診断情報は次のものを含む。
＊バイト１１２−１１９は、トランザクション実行分岐表示（ＴＸＢＩ）と呼ばれる６４ビットのベクトルを含む。ベクトルの最初の６３ビットの各々は、次のように、ＣＰＵがトランザクション実行モードにある間の分岐命令の実行の結果を示す。
ビット０は、最初のこうした分岐命令の結果を表し、ビット１は、第２のこうした命令の結果を表し、以下同様である。
ＣＰＵがトランザクション実行モードにある間、６３より少ない分岐命令が実行された場合、分岐命令に対応しない最右端のビットが０に設定される（ビット６３を含む）。６３より多い分岐命令が実行されると、ＴＸＢＩのビット６３は１に設定される。
ＴＸＢＩ内のビットは、以下のものを除いて、上記に列挙した、ブレーキング・イベントを生じさせることができる命令によって設定される。：即ち、
−いずれの限定された命令も、ＴＸＢＩ内にビットを設定させない
−例えばｚ／Ａｒｃｈｉｔｅｃｔｕｒｅャの命令において、ＢＲＡＮＣＨ ＯＮ ＣＯＮＤＩＴＩＯＮ、ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＣＯＮＤＩＴＩＯＮ、又はＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＣＯＮＤＩＴＩＯＮ ＬＯＮＧ命令のＭ１フィールドが０であるとき、又は、以下の命令のＲ２フィールドが０のとき、命令の実行により、ＴＸＢＩ内にビットが設定されるかどうかは、モデル依存である。
＊ＢＲＡＮＣＨ ＡＮＤ ＬＩＮＫ（ＢＡＬＲ）；ＢＲＡＮＣＨ ＡＮＤ ＳＡＶＥ（ＢＡＳＲ）；ＢＲＡＮＣＨ ＡＮＤ ＳＡＶＥ ＡＮＤ ＳＥＴ ＭＯＤＥ（ＢＡＳＳＭ）；ＢＲＡＮＣＨ ＡＮＤ ＳＥＴ ＭＯＤＥ（ＢＳＭ）；ＢＲＡＮＣＨ ＯＮ ＣＯＮＤＩＴＩＯＮ（ＢＣＲ）；及びＢＲＡＮＣＨ ＯＮ ＣＯＵＮＴ（ＢＣＴＲ、ＢＣＴＧＲ）
＊ホスト・アクセス例外により生じたアボート条件について、バイト１２７のビット位置０が１に設定される。他の全てのアボート条件について、バイト１２７のビット位置０が０に設定される。
＊ロード／ストア・ユニット（ＬＳＵ）により検出されたアボート条件に対して、バイト１２７の右端の５ビットは、原因の表示を含む。ＬＳＵにより検出されなかったアボート条件に対して、バイト１２７が予約される。
汎用レジスタ９３０：バイト１２８−２５５は、トランザクションがアボートされたときの汎用レジスタ０−１５の内容を含む。レジスタは、昇順に格納され、バイト１２８−１３５の汎用レジスタ０から始まり、次にバイト１３６−１４３の汎用レジスタ１、以下同様である。
予約：他の全てのフィールドは予約される。特に断りのない限り、予約されるフィールドの内容は予測不能である。
他のＣＰＵ及びＩ／Ｏサブシステムにより観察されるとき、トランザクション・アボート中のＴＤＢのストアは、あらゆる非トランザクション・ストア後に行われる多重アクセス参照である。
トランザクションが実行する直接的な構成の範囲外の原因のために、トランザクションがアボートされることがある。例えば、ハイパーバイザ（ＬＰＡＲ又はｚ／ＶＭなどの）により認識された一時的イベントにより、トランザクションがアボートされることがある。
トランザクション診断ブロック内に与えられる情報は、診断目的であることを意図しており、且つ、実質的に正しい。しかしながら、直接的な構成の範囲外のイベントによりアボートが発生することがあるため、アボート・コード又はプログラム割り込み識別のような情報がこの構成内の条件を正確に反映しないことがあるので、プログラム・アクションを決定するのに、この情報を使用すべきではない。
ＴＤＢ内に保存された診断情報に加えて、いずれかのデータ例外プログラム例外条件に起因してトランザクションがアボートされ、且つ、ＡＦＰレジスタ制御、即ち制御レジスタ０のビット４５、並びに有効な浮動小数点演算許可（Ｆ）制御の両方が１であるとき、フィルタ処理がプログラム例外条件に適用されるかどうかに関係なく、データ例外コード（ＤＸＣ）が、浮動小数点制御レジスタ（ＦＰＣＲ）のバイト２に配置される。トランザクションがアボートされ、且つ、ＡＦＰレジスタ制御又は有効な浮動小数点演算許可制御のいずれか又は両方が０であるとき、ＤＸＣは、ＦＰＣＲに配置されない。
一実施形態においては、本明細書に示されるように、トランザクション実行ファシリティがインストールされたとき、次の一般命令が与えられる。
＊ＥＸＴＲＡＣＴ ＴＲＡＮＳＡＣＴＩＯＮ ＮＥＳＴＩＮＧ ＤＥＰＴＨ
＊ＮＯＮＴＲＡＮＳＡＣＴＩＯＮＡＬ ＳＴＯＲＥ
＊ＴＲＡＮＳＡＣＴＩＯＮ ＡＢＯＲＴ
＊ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ
＊ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ
ＣＰＵがトランザクション実行モードにあるとき、特定の命令を実行しようとする試みが制限され、トランザクションがアボートされる。
制約付きトランザクション実行モードで発行されたとき、特定の命令を実行しようとする試みが、トランザクション制約プログラム割り込みをもたらすこともあり、又はあたかもトランザクションが制約されていないかのように実行を進行させ得る。
ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの一例において、制限された命令は、例として、次の非特権命令：即ち、ＣＯＭＰＡＲＥ ＡＮＤ ＳＷＡＰ ＡＮＤ ＳＴＯＲＥ；ＭＯＤＩＦＹ ＲＵＮＴＩＭＥ ＩＮＳＴＲＵＭＥＮＴＡＴＩＯＮ ＣＯＮＴＲＯＬＳ；ＰＥＲＦＯＲＭ ＬＯＣＫＥＤ ＯＰＥＲＡＴＩＯＮ；Ｍ１フィールドのコードが６又は７であるときのＰＲＥＦＥＴＣＨ ＤＡＴＡ（ＲＥＬＡＴＩＶＥ ＬＯＮＧ）；Ｍ３フィールドが０であり、Ｒ１フィールドのコードが６又は７であるときのＳＴＯＲＥ ＣＨＡＲＡＣＴＥＲＳ ＵＮＤＥＲ ＭＡＳＫ ＨＩＧＨ；ＳＴＯＲＥ ＦＡＣＩＬＩＴＹ ＬＩＳＴ ＥＸＴＥＮＤＥＤ；ＳＴＯＲＥ ＲＵＮＴＩＭＥ ＩＮＳＴＲＵＭＥＮＴＡＴＩＯＮ ＣＯＮＴＲＯＬＳ；ＳＵＰＥＲＶＩＳＯＲ ＣＡＬＬ；及びＴＥＳＴ ＲＵＮＴＩＭＥ ＩＮＳＴＲＵＭＥＮＴＡＴＩＯＮ ＣＯＮＴＲＯＬＳを含む。
上記のリストにおいて、ＣＯＭＰＡＲＥ ＡＮＤ ＳＷＡＰ ＡＮＤ ＳＴＯＲＥ及びＰＥＲＦＯＲＭ ＬＯＣＫＥＤ ＯＰＥＲＡＴＩＯＮは、ＴＸモードにおいて基本命令を用いてより効果的に実施できる複合命令である。ＰＲＥＦＥＴＣＨ ＤＡＴＡ及びＰＲＥＦＥＴＣＨ ＤＡＴＡ ＲＥＬＡＴＩＶＥ ＬＯＮＧについての事例は、６及び７のコードがキャッシュ・ラインを解放するときに限定され、トランザクションの完了前に潜在的にデータのコミットを必要とする。ＳＵＰＥＲＶＩＳＯＲ ＣＡＬＬは、これが割り込みを発生させる（トランザクションをアボートさせる）ときに制限される。
以下に列挙される条件下で、次の命令が制限される。：
＊命令のＲ２フィールドが０でなく、且つ、分岐トレースがイネーブルにされたときのＢＲＡＮＣＨ ＡＮＤ ＬＩＮＫ（ＢＡＬＲ）、ＢＲＡＮＣＨ ＡＮＤ ＳＡＶＥ （ＢＡＳＲ）及びＢＲＡＮＣＨ ＡＮＤ ＳＡＶＥ ＡＮＤ ＳＥＴ ＭＯＤＥ
＊命令のＲ２フィールドが０でなく、且つ、モード・トレースがイネーブルにされたときのＢＲＡＮＣＨ ＡＮＤ ＳＡＶＥ ＡＮＤ ＳＥＴ ＭＯＤＥ及びＢＲＡＮＣＨ ＡＮＤ ＳＥＴ ＭＯＤＥ、モード・トレースがイネーブルにされたときのＳＥＴ ＡＤＤＲＥＳＳＩＮＧ ＭＯＤＥ
＊監視イベント条件が認識されたときのＭＯＮＩＴＯＲ ＣＡＬＬ
上記のリストは、トレース・エントリを形成できる命令を含む。これらの命令がトランザクション的に実行することを許可され、且つ、トレース・エントリを形成し、その後トランザクションがアボートされた場合、制御レジスタ１２のトレース・テーブル・ポインタが進められるが、トレース・テーブルへのストアは廃棄される。このことは、トレース・テーブル内に一貫性のないギャップを残す。従って、トレース・エントリを形成する場合に、命令は制限される。
ＣＰＵがトランザクション実行モードにあるとき、次の命令：即ち、ＣＩＰＨＥＲ ＭＥＳＳＡＧＥ；ＣＩＰＨＥＲ ＭＥＳＳＡＧＥ ＷＩＴＨ ＣＦＢ；ＣＩＰＨＥＲ ＭＥＳＳＡＧＥ ＷＩＴＨ ＣＨＡＩＮＩＮＧ；ＣＩＰＨＥＲ ＭＥＳＳＡＧＥ ＷＩＴＨ ＣＯＵＮＴＥＲ；ＣＩＰＨＥＲ ＭＥＳＳＡＧＥ ＷＩＴＨ ＯＦＢ；ＣＯＭＰＲＥＳＳＩＯＮ ＣＡＬＬ；ＣＯＭＰＵＴＥ ＩＮＴＥＲＭＥＤＩＡＴＥ ＭＥＳＳＡＧＥ ＤＩＧＥＳＴ；ＣＯＭＰＵＴＥ ＬＡＳＴ ＭＥＳＳＡＧＥ ＤＩＧＥＳＴ；ＣＯＭＰＵＴＥ ＭＥＳＳＡＧＥ ＡＵＴＨＥＮＴＩＣＡＴＩＯＮ ＣＯＤＥ；ＣＯＮＶＥＲＴ ＵＮＩＣＯＤＥ−１６ ＴＯ ＵＮＩＣＯＤＥ−３２；ＣＯＮＶＥＲＴ ＵＮＩＣＯＤＥ−１６ ＴＯ ＵＮＩＣＯＤＥ−８；ＣＯＮＶＥＲＴ ＵＮＩＣＯＤＥ−３２ ＴＯ ＵＮＩＣＯＤＥ−１６；ＣＯＮＶＥＲＴ ＵＮＩＣＯＤＥ−３２ ＴＯ ＵＮＩＣＯＤＥ−８；ＣＯＮＶＥＲＴ ＵＮＩＣＯＤＥ−８ ＴＯ ＵＮＩＣＯＤＥ−１６；ＣＯＮＶＥＲＴ ＵＮＩＣＯＤＥ−８ ＴＯ ＵＮＩＣＯＤＥ−３２；ＰＥＲＦＯＲＭ ＣＲＹＰＴＯＧＲＡＰＨＩＣ ＣＯＭＰＵＴＡＴＩＯＮ；ＲＵＮＴＩＭＥ ＩＮＳＴＲＵＭＥＮＴＡＴＩＯＮ ＯＦＦ；及びＲＵＮＴＩＭＥ ＩＮＳＴＲＵＭＥＮＴＡＴＩＯＮ ＯＮが制限されるかどうかは、モデル依存である。
上記命令の各々は、ハードウェア・コプロセッサにより現在実施されているか、又は過去のマシンで実施されたかのいずれかであり、従って制限されると考えられる。
有効なＡＲ変更許可（Ａ）制御が０のとき、次の命令：即ち、ＣＯＰＹ ＡＣＣＥＳＳ；ＬＯＡＤ ＡＣＣＥＳＳ ＭＵＬＴＩＰＬＥ；ＬＯＡＤ ＡＤＤＲＥＳＳ ＥＸＴＥＮＤＥＤ；及びＳＥＴ ＡＣＣＥＳＳが制限される。
上記の命令の各々により、アクセス・レジスタの内容が変更される。ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令のＡ制御が０である場合、プログラムは、アクセス・レジスタの変更が許可されないことを明示的に表示する。
有効な浮動小数点演算許可（Ｆ）制御が０であるとき、浮動小数点命令が制限される。
特定の環境下で、次の命令：即ち、ＥＸＴＲＡＣＴ ＣＰＵ ＴＩＭＥ；ＥＸＴＲＡＣＴ ＰＳＷ；ＳＴＯＲＥ ＣＬＯＣＫ；ＳＴＯＲＥ ＣＬＯＣＫ ＥＸＴＥＮＤＥＤ；及びＳＴＯＲＥ ＣＬＯＣＫ ＦＡＳＴを制限することができる。
上記の命令の各々は、解釈実行状態記述におけるインターセプト制御を受ける。ハイパーバザーが、これら命令についてのインターセプト制御を設定した場合、これら命令の実行は、ハイパーバイザの実装のために延長され、従って、インターセプトが発生する場合に制限されると考えられる。
制限された命令を実行しようとする試みにより、制約なしトランザクションがアボートされると、トランザクション診断ブロック内のトランザクション・アボート・コードは１１（制限された命令）に設定され、条件コードは３に設定されるが、次の場合を除く。即ち、制約なしトランザクションが、他の場合には特権操作例外をもたらす命令を実行しようと試みることに起因してアボートされたとき、アボート・コードが１１（制限された命令）に設定されるか、又は４（特権操作プログラム割り込みの認識の結果もたらされる非フィルタ処理プログラム割り込み）に設定されるかは、予測不能である。制約なしトランザクションが、Ｍ１フィールド内のコードが６又は７のときのＰＲＥＦＥＴＣＨ ＤＡＴＡ（ＲＥＬＡＴＩＶＥ ＬＯＮＧ）又はＭ３フィールドが０であり、且つ、Ｒ１フィールド内のコードが６又は７のときのＳＴＯＲＥ ＣＨＡＲＡＣＴＥＲＳ ＵＮＤＥＲ ＭＡＳＫ ＨＩＧＨを実行しようとする試みに起因してアボートされたとき、アボート・コードが１１（制限された命令）に設定されるか又は１６（キャッシュ・アザー（その他をキャッシュに入れる））に設定されるかは、予測不能である。制約なしトランザクションが、ＭＯＮＩＴＯＲ ＣＡＬＬを実行しようとする試みに起因してアボートされ、且つ、監視イベント条件及び指定例外条件の両方が存在するとき、アボート・コードが１１若しくは４に、又はプログラム割り込みがフィルタ処理されている場合に１２に設定されるかどうかは予測不能である。
制約付きトランザクションにおいて、付加的な命令を制限することができる。これらの命令は、制約なしトランザクションにおいて制限されるように現在定義されていないが、将来のプロセッサ上での制約なしトランザクションにおける特定の環境下で制限され得る。
特定の制限された命令は、将来のプロセッサ上ではトランザクション実行モードにおいて許容され得る。従って、プログラムは、制限された命令を実行しようとする試みに起因してトランザクションがアボートされることを当てにすべきではない。確実にトランザクションをアボートさせるためにＴＲＡＮＳＡＣＴＩＯＮ ＡＢＯＲＴ命令が使用されるべきである。
制約なしトランザクションにおいて、プログラムは、制限された命令に起因してアボートするトランザクションを収容するための、代替的な非トランザクション・コード経路を提供しなければならない。
動作において、トランザクション・ネスト化深さが０であるとき、条件コード０をもたらすＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮ）命令の実行により、ＣＰＵが制約なしトランザクション実行モードに入る。トランザクション・ネスト化深さが０であるとき、条件コード０をもたらす制約付きＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮＣ）命令の実行により、ＣＰＵが制約付きトランザクション実行モードに入る。
特に明示的に断りがある場合を除いて、非トランザクション実行に適用される全ての原則は、トランザクション実行にも適用される。以下はＣＰＵがトランザクション実行モードにある間の処理の付加的な特徴である。
ＣＰＵが制約なしトランザクション実行モードにあるとき、条件コード０をもたらすＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令の実行により、ＣＰＵは制約なしトランザクション実行モードのままである。
ＣＰＵにより観察されるとき、トランザクション実行モードで行われたフェッチ及びストアは、トランザクション実行モードでないときに行われたフェッチ及びストアと変わりがない。他のＣＰＵ及びＩ／Ｏサブシステムにより観察されるとき、ＣＰＵがトランザクション実行モードにある間に行われた全てのストレージ・オペランド・アクセスは、単一のブロック・コンカレント・アクセスであるように見える。つまり、他のＣＰＵ及びＩ／Ｏ（例えば、チャネル）プログラムにより観察されるとき、ハーフワード、ワード、ダブルワード又はクワッドワード内の全てのバイトへのアクセスは、ブロック・コンカレントに見えるように指定される。ハーフワード、ワード、ダブルワード又はクワッドワードは、このセクションではブロックと呼ばれる。フェッチ・タイプ参照が、ブロック内でコンカレントに見えるように指定されると、ブロック内に含まれるバイトがフェッチされている間、別のＣＰＵ又はＩ／Ｏプログラムによるそのブロックへのストア・アクセスは許可されない。ストア・タイプ参照が、ブロック内でコンカレントに見えるように指定されると、ブロック内に含まれるバイトがストアされる間、別のＣＰＵ又はＩ／Ｏプログラムによるブロックへのアクセス、即ちフェッチ又はストアは許可されない。
命令及びＤＡＴのためのストレージ・アクセス、並びにＡＲＴ（アクセス・レジスタ・テーブル）テーブル・フェッチは、非トランザクション原則に従う。
ＣＰＵは、通常、トランザクション・ネスト化深さを０に移行させるＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令により、トランザクション実行モードを終了し、この場合はトランザクションが完了する。
ＣＰＵが、ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令の完了によりトランザクション実行モードを終了すると、トランザクション実行モードにある間に行われた全てのストアがコミットされる。つまり、他のＣＰＵ又はＩ／Ｏサブシステムにより観察されるとき、ストアは、単一のブロック・コンカレント操作として行われるように見える。
トランザクションは、種々の原因のために暗黙的にアボートされ得る、又はＴＲＡＮＳＡＣＴＩＯＮ ＡＢＯＲＴ命令により明示的にアボートされ得る。トランザクション・アボートの例示的な可能な原因、対応するアボート・コード、トランザクション・アボートＰＳＷに配置される条件コードを、以下に説明する。
外部割り込み：トランザクション・アボート・コードは２に設定され、且つ、トランザクション・アボートＰＳＷの条件コードは２に設定される。トランザクション・アボートＰＳＷは、外部割り込み処理の一部として外部旧ＰＳＷとして格納される。
プログラム割り込み（非フィルタ処理）：割り込みをもたらすプログラム例外条件（つまり、非フィルタ処理条件）により、トランザクションがコード４でアボートされる。トランザクション・アボートＰＳＷの条件コードは、そのプログラム割り込みコード特有に設定される。トランザクション・アボートＰＳＷは、プログラム割り込み処理の一部としてプログラム旧ＰＳＷとして格納される。
他の場合には操作例外に起因してアボートされるトランザクションをもたらす命令が、代替的な結果をもたらすことがある。制約なしトランザクションにおいては、トランザクションは、代わりにアボート・コード１１（制限された命令）でアボートすることができ、制約付きトランザクションの場合、操作例外の代わりに、トランザクション制約プログラム割り込みが認識され得る。
いずれかの他の非フィルタ処理プログラム例外条件と共にＰＥＲ（プログラム・イベント記録）イベントが認識されると、条件コードは３に設定される。
マシン・チェック割り込み：トランザクション・アボート・コードは５に設定され、トランザクション・アボートＰＳＷの条件コードは２に設定される。トランザクション・アボートＰＳＷは、マシン・チェック割り込み処理の一部として、マシン・チェック旧ＰＳＷとして格納される。
Ｉ／Ｏ割り込み：トランザクション・アボート・コードは６に設定され、トランザクション・アボートＰＳＷの条件コードは２に設定される。トランザクション・アボートＰＳＷは、Ｉ／Ｏ割り込み処理の一部としてＩ／Ｏ旧ＰＳＷとして格納される。
フェッチ・オーバーフロー：トランザクションが、ＣＰＵがサポートするより多い記憶位置からフェッチしようと試みたとき、フェッチ・オーバーフロー条件が検出される。トランザクション・アボート・コードは７に設定され、条件コードは２又は３のいずれかに設定される。
ストア・オーバーフロー：トランザクションが、ＣＰＵがサポートするより多い記憶位置にストアしようと試みたとき、ストア・オーバーフロー条件が検出される。トランザクション・アボート・コードは８に設定され、条件コードは２又は３に設定される。
フェッチ又はストア・オーバーフローに応じて条件コードを２又は３とするのを可能にすることにより、ＣＰＵが潜在的に再試行可能な状況を示すことが可能になる（例えば、条件コード２は、トランザクションの再実行が生産的であり得ることを示し、条件コード３は、再実行を推奨しない）。
フェッチ競合：フェッチ競合条件は、別のＣＰＵ又はＩ／Ｏサブシステムが、このＣＰＵによってトランザクション的にフェッチされた記憶位置に格納しようと試みるときに検出される。トランザクション・アボート・コードは９に設定され、条件コードは２に設定される。
ストア競合：ストア競合条件は、別のＣＰＵ又はＩ／Ｏサブシステムが、このＣＰＵによりトランザクション実行中に格納された記憶位置にアクセスしようと試みるときに検出される。トランザクション・アボート・コードは１０に設定され、条件コードは２に設定される。
制限された命令：ＣＰＵがトランザクション実行モードにあるとき、制限された命令の実行を試みることにより、トランザクションがアボートされる。トランザクション・アボート・コードは１１に設定され、条件コードは３に設定される。
ＣＰＵが制約付きトランザクション実行モードにあるとき、制限された命令を実行しようとする試みは、トランザクション制約プログラム割り込みをもたらすか、又は制限された命令が原因のアボートをもたらすかは予測不能である。トランザクションは、依然としてアボートされるが、アボート・コードはいずれの原因も表示し得る。
プログラム例外条件（フィルタ処理済み）：割り込みをもたらさないプログラム例外条件（即ち、フィルタ処理済み条件）は、トランザクション・アボート・コード１２でトランザクションをアボートさせる。条件コードは、３に設定される。
ネスト化深さ超過：ネスト化深さ超過条件は、トランザクション・ネスト化深さが、構成についての最大許容可能値であり、且つ、ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令が実行されたときに検出される。トランザクションは、トランザクション・アボート・コード１３でアボートされ、条件コードは３に設定される。
キャッシュ・フェッチ関連条件：トランザクションによりフェッチされたストレージ位置に関連する条件が、ＣＰＵのキャッシュ回路により検出される。トランザクションは、トランザクション・アボート・コード１４でアボートされ、条件コードは２又は３のいずれかに設定される。
キャッシュ・ストア関連条件：トランザクションにより格納されたストレージ位置に関連する条件は、ＣＰＵのキャッシュ回路により検出される。トランザクションは、トランザクション・アボート・コード１５でアボートされ、条件コードは２又は３のいずれかに設定される。
キャッシュ・アザー条件：キャッシュ・アザー条件は、ＣＰＵのキャッシュ回路により検出される。トランザクションは、トランザクション・アボート・コード１６でアボートされ、条件コードは２又は３のいずれかに設定される。
トランザクションの実行中、ＣＰＵが同じ絶対アドレスにマッピングされた異なる論理アドレスを用いて命令又はストレージ・オペランドにアクセスする場合、トランザクションがアボートされるかどうかは、モデル依存である。トランザクションが、同じ絶対アドレスにマッピングされた異なる論理アドレスを用いるアクセスに起因してアボートされた場合、条件に応じて、アボート・コード１４、１５又は１６が設定される。
その他の条件：その他の条件とは、トランザクションをアボートさせるＣＰＵにより認識される任意の他の条件である。トランザクション・アボート・コードは２５５に設定され、且つ、条件コードは２又は３のいずれかに設定される。
複数の構成が同じマシン（例えば、論理パーティション又は仮想マシン）内で実行されているとき、トランザクションは、外部マシン・チェック又は異なる構成で行われたＩ／Ｏ割り込みに起因してアボートされ得る。
上記に例が与えられたが、対応するアボート・コード及び条件コードでのトランザクション・アボートの他の原因を提供することができる。例えば、原因が再起動割り込みである場合があり、この場合、トランザクション・アボート・コードは１に設定され、トランザクション・アボートＰＳＷの条件コードは２に設定される。トランザクション・アボートＰＳＷは、再起動処理の一部として再起動−旧ＰＳＷとして格納される。更に別の例として、原因は、スーパーバイザ呼び出し条件とすることができ、この場合、アボート・コードは３に設定され、トランザクション・アボートＰＳＷの条件コードは３に設定される。他の又は異なる例も可能である。
注記：
１．その他の条件は、以下のいずれかからもたらされ得る。
＊ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅにおける、構成内の別のＣＰＵにより、ＣＯＭＰＡＲＥ ＡＮＤ ＲＥＰＬＡＣＥ ＤＡＴ ＴＡＢＬＥ ＥＮＴＲＹ、ＣＯＭＰＡＲＥ ＡＮＤ ＳＷＡＰ ＡＮＤ ＰＵＲＧＥ、ＩＮＶＡＬＩＤＡＴＥ ＤＡＴ ＴＡＢＬＥ ＥＮＴＲＹ、ＩＮＶＡＬＩＤＡＴＥ ＰＡＧＥ ＴＡＢＬＥ ＥＮＴＲＹ、ＮＱ制御が０であり、且つ、ＳＫ制御が１であるＰＥＲＦＯＲＭ ＦＲＡＭＥ ＭＡＮＡＧＥＭＥＮＴ ＦＵＮＣＴＩＯＮ、ＮＱ制御が０であるＳＥＴ ＳＴＯＲＡＧＥ ＫＥＹ ＥＸＴＥＮＤＥＤのような命令が実行された：条件コードが２に設定される。
＊リセット、再起動、又は停止、又は同等のＳＩＧＮＡＬ ＰＲＯＣＥＳＳＯＲ命令のようなオペレータ機能がそのＣＰＵ上で実行される。
＊上記に列挙されないいずれかの他の条件；条件コードは２又は３に設定される。
２．フェッチ及びストア競合が検出された記憶位置は、同一キャッシュ・ライン内のどの場所であってもよい。
３．特定の条件下で、ＣＰＵは、類似のアボート条件を区別できないことがある。例えば、フェッチ又はストア・オーバーフローは、それぞれのフェッチ又はストア競合と区別できないことがある。
４．ＣＰＵによる複数の命令経路の投機的実行により、こうした条件が概念上の順序で行われない場合でも、競合又はオーバーフロー条件に起因して、トランザクションがアボートされる。制約付きトランザクション・モードにある間、ＣＰＵは、投機的実行を一時的に禁止し、こうした競合又はオーバーフローを投機的に検出することなく、トランザクションを完了しようと試みることを可能にする。
ＴＲＡＮＳＡＣＴＩＯＮ ＡＢＯＲＴ命令の実行により、トランザクションがアボートする。第２のオペランド・アドレスから、トランザクション・アボート・コードが設定される。条件コードは、第２のオペランド・アドレスのビット６３が、０であるか又は１であるかによって、それぞれ、２又は３のいずれかに設定される。
図１２は、トランザクション診断ブロックに格納された例示的なアボート・コード及び対応する条件コード（ＣＣ）を要約する。図１２の説明は、１つの特定の実施を示す。他の実施及び値の符号化も可能である。
一実施形態において、上述のように、トランザクション・ファシリティは、制約付きトランザクション及び制約なしトランザクションの両方、並びにそれらと関連した処理を提供する。最初に制約付きトランザクションを、次に制約なしトランザクションを説明する。
制約付きトランザクションは、フォールバック経路なしに、トランザクション・モードで実行される。これは、コンパクトな機能に有用な処理のモードである。割り込みの反復又は他のＣＰＵ又はＩ／Ｏサブシステムとの競合（即ち、トランザクションが成功裏に完了することを許容しない条件によりもたらされる）がない場合、制約付きトランザクションは最終的に完了し、従って、アボート・ハンドラ・ルーチンは必要とされず、且つ、指定されない。例えば、アドレス指定することができない条件の違反（例えば、０での除算）、トランザクションの完了を可能にしない条件（例えば、命令の実行を可能にしないタイマー割り込み、ホットＩ／Ｏ等）、又は制約付きトランザクションと関連した制限又は制約の違反がない場合、トランザクションは最終的に完了する。
制約付きトランザクションは、トランザクション・ネスト化深さが最初に０に設定されたとき、制約付きＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮＣ）命令により開始される。一実施形態において、制約付きトランザクションは、以下の制約を受ける。
１．トランザクションは、制約付きＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮＣ）命令及びＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令を含まない、３２を超えない命令を実行する。
２．トランザクション内の全ての命令は、制約付きＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮＣ）命令及びあらゆるＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令を含む、ストレージの２５６の連続バイト内にある。
３．制限された命令に加えて、次の制限が制約付きトランザクションに適用される。
ａ．命令は、例えば、加算、減算、乗算、除算、シフト、ローテート等を含む、一般命令と呼ばれるものに限定される。
ｂ．分岐命令は、次のもの（列挙された命令は、一例においてｚ／Ａｒｃｈｉｔｅｃｔｕｒｅのものである）に限定される。
＊Ｍ１フィールドは０でなく、ＲＩ２フィールドは正の値を含む、ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＣＯＮＤＩＴＩＯＮ、
＊Ｍ１フィールドは０でなく、ＲＩ２フィールドは、アドレスの循環を生じさせない正の値を含む、ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＣＯＮＤＩＴＩＯＮ ＬＯＮＧ、
＊Ｍ３フィールドは０でなく、ＲＩ４フィールドは正の値を含む、ＣＯＭＰＡＲＥ ＡＮＤ ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ、ＣＯＭＰＡＲＥ ＩＭＭＥＤＩＡＴＥ ＡＮＤ ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ、ＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＡＮＤ ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ、及びＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＩＭＭＥＤＩＡＴＥ ＡＮＤ ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ（即ち、０でない分岐マスクを有する前方分岐のみ）、
ｃ．ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ及び特定のオペランド・シリアル化をもたらす命令を除いた、シリアル化機能をもたらす命令が制限される。
ｄ．ストレージ間操作（ＳＳ−）及び延長オペコード付きストレージ間操作（ＳＳＥ−）命令は制限される。
ｅ．以下の一般命令（この例では、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅのもの）：即ち、ＣＨＥＣＫＳＵＭ；ＣＩＰＨＥＲ ＭＥＳＳＡＧＥ；ＣＩＰＨＥＲ ＭＥＳＳＡＧＥ ＷＩＴＨ ＣＦＢ；ＣＩＰＨＥＲ ＭＥＳＳＡＧＥ ＷＩＴＨ ＣＨＡＩＮＩＮＧ；ＣＩＰＨＥＲ ＭＥＳＳＡＧＥ ＷＩＴＨ ＣＯＵＮＴＥＲ；ＣＩＰＨＥＲ ＭＥＳＳＡＧＥ ＷＩＴＨ ＯＦＢ；ＣＯＭＰＡＲＥ ＡＮＤ ＦＯＲＭ ＣＯＤＥＷＯＲＤ；ＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＬＯＮＧ；ＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＬＯＮＧ ＥＸＴＥＮＤＥＤ；ＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＬＯＮＧ ＵＮＩＣＯＤＥ；ＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＳＴＲＩＮＧ；ＣＯＭＰＡＲＥ ＵＮＴＩＬ ＳＵＢＳＴＲＩＮＧ ＥＱＵＡＬ；ＣＯＭＰＲＥＳＳＩＯＮ ＣＡＬＬ；ＣＯＭＰＵＴＥ ＩＮＴＥＲＭＥＤＩＡＴＥ ＭＥＳＳＡＧＥ ＤＩＧＥＳＴ；ＣＯＭＰＵＴＥ ＬＡＳＴ ＭＥＳＳＡＧＥ ＤＩＧＥＳＴ；ＣＯＭＰＵＴＥ ＭＥＳＳＡＧＥ ＡＵＴＨＥＮＴＩＣＡＴＩＯＮ ＣＯＤＥ；ＣＯＮＶＥＲＴ ＴＯ ＢＩＮＡＲＹ；ＣＯＮＶＥＲＴ ＴＯ ＤＥＣＩＭＡＬ；ＣＯＮＶＥＲＴ ＵＮＩＣＯＤＥ−１６ ＴＯ ＵＮＩＣＯＤＥ−３２；ＣＯＮＶＥＲＴ ＵＮＩＣＯＤＥ−１６ ＴＯ ＵＮＩＣＯＤＥ−８；ＣＯＮＶＥＲＴ ＵＮＩＣＯＤＥ−３２ ＴＯ ＵＮＩＣＯＤＥ−１６；ＣＯＮＶＥＲＴ ＵＮＩＣＯＤＥ−３２ ＴＯ ＵＮＩＣＯＤＥ−８；ＣＯＮＶＥＲＴ ＵＮＩＣＯＤＥ−８ ＴＯ ＵＮＩＣＯＤＥ−１６；ＣＯＮＶＥＲＴ ＵＮＩＣＯＤＥ−８ ＴＯ ＵＮＩＣＯＤＥ−３２；ＤＩＶＩＤＥ；ＤＩＶＩＤＥ ＬＯＧＩＣＡＬ；ＤＩＶＩＤＥ ＳＩＮＧＬＥ；ＥＸＥＣＵＴＥ；ＥＸＥＣＵＴＥ ＲＥＬＡＴＩＶＥ ＬＯＮＧ；ＥＸＴＲＡＣＴ ＣＡＣＨＥ ＡＴＴＲＩＢＵＴＥ；ＥＸＴＲＡＣＴ ＣＰＵ ＴＩＭＥ；ＥＸＴＲＡＣＴ ＰＳＷ；ＥＸＴＲＡＣＴ ＴＲＡＮＳＡＣＴＩＯＮ ＮＥＳＴＩＮＧ ＤＥＰＴＨ；ＬＯＡＤ ＡＮＤ ＡＤＤ；ＬＯＡＤ ＡＮＤ ＡＤＤ ＬＯＧＩＣＡＬ；ＬＯＡＤ ＡＮＤ ＡＮＤ；ＬＯＡＤ ＡＮＤ ＥＸＣＬＵＳＩＶＥ ＯＲ；ＬＯＡＤ ＡＮＤ ＯＲ；ＬＯＡＤ ＰＡＩＲ ＤＩＳＪＯＩＮＴ；ＬＯＡＤ ＰＡＩＲ ＦＲＯＭ ＱＵＡＤＷＯＲＤ；ＭＯＮＩＴＯＲ ＣＡＬＬ；ＭＯＶＥ ＬＯＮＧ；ＭＯＶＥ ＬＯＮＧ ＥＸＴＥＮＤＥＤ；ＭＯＶＥ ＬＯＮＧ ＵＮＩＣＯＤＥ；ＭＯＶＥ ＳＴＲＩＮＧ；ＮＯＮ−ＴＲＡＮＳＡＣＴＩＯＮＡＬ ＳＴＯＲＥ；ＰＥＲＦＯＲＭ ＣＲＹＰＴＯＧＲＡＰＨＩＣ ＣＯＭＰＵＴＡＴＩＯＮ；ＰＲＥＦＥＴＣＨ ＤＡＴＡ；ＰＲＥＦＥＴＣＨ ＤＡＴＡ ＲＥＬＡＴＩＶＥ ＬＯＮＧ；ＲＵＮＴＩＭＥ ＩＮＳＴＲＵＭＥＮＴＡＴＩＯＮ ＥＭＩＴ；ＲＵＮＴＩＭＥ ＩＮＳＴＲＵＭＥＮＴＡＴＩＯＮ ＮＥＸＴ；ＲＵＮＴＩＭＥ ＩＮＳＴＲＵＭＥＮＴＡＴＩＯＮ ＯＦＦ；ＲＵＮＴＩＭＥ ＩＮＳＴＲＵＭＥＮＴＡＴＩＯＮ ＯＮ；ＳＥＡＲＣＨ ＳＴＲＩＮＧ；ＳＥＡＲＣＨ；ＳＴＲＩＮＧ ＵＮＩＣＯＤＥ；ＳＥＴ ＡＤＤＲＥＳＳＩＮＧ ＭＯＤＥ；Ｍ３フィールドが０であり、Ｒ１フィールドが６又は７であるときのＳＴＯＲＥ ＣＨＡＲＡＣＴＥＲＳ ＵＮＤＥＲ ＭＡＳＫ ＨＩＧＨ；ＳＴＯＲＥ ＣＬＯＣＫ；ＳＴＯＲＥ ＣＬＯＣＫ ＥＸＴＥＮＤＥＤ；ＳＴＯＲＥ ＣＬＯＣＫ ＦＡＳＴ；ＳＴＯＲＥ ＦＡＣＩＬＩＴＹ ＬＩＳＴ ＥＸＴＥＮＤＥＤ；ＳＴＯＲＥ ＰＡＩＲ ＴＯ ＱＵＡＤＷＯＲＤ；ＴＥＳＴ ＡＤＤＲＥＳＳＩＮＧ ＭＯＤＥ；ＴＲＡＮＳＡＣＴＩＯＮ ＡＢＯＲＴ；ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮ及びＴＢＥＧＩＮＣの両方）；ＴＲＡＮＳＬＡＴＥ ＡＮＤ ＴＥＳＴ ＥＸＴＥＮＤＥＤ；ＴＲＡＮＳＬＡＴＥ ＡＮＤ ＴＥＳＴ ＲＥＶＥＲＳＥ ＥＸＴＥＮＤＥＤ；ＴＲＡＮＳＬＡＴＥ ＥＸＴＥＮＤＥＤ；ＴＲＡＮＳＬＡＴＥ ＯＮＥ ＴＯ ＯＮＥ；ＴＲＡＮＳＬＡＴＥ ＯＮＥ ＴＯ ＴＷＯ ＴＲＡＮＳＬＡＴＥ ＴＷＯ ＴＯ ＯＮＥ；及びＴＲＡＮＳＬＡＴＥ ＴＷＯ ＴＯ ＴＷＯの全てが制限される。
４．トランザクションのストレージ・オペランドは、４個を超えないオクトワードにアクセスする。注記：ＬＯＡＤ ＯＮ ＣＯＮＤＩＴＩＯＮ及びＳＴＯＲＥ ＯＮ ＣＯＮＤＩＴＩＯＮは、条件コードに関係なく、ストレージを参照すると考えられる。オクトワードは、例えば、３２バイト境界上の３２の連続バイトの群である。
５．このＣＰＵ上で実行されるトランザクション、又は他のＣＰＵ又はＩ／Ｏサブシステムによるストアは、制約付きＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮＣ）命令で始まるストレージの２５６バイトを含む、いずれの４Ｋバイト・ブロック内のストレージ・オペランドにもアクセスしない。
６．トランザクションは、同じ絶対アドレスにマッピングされた異なる論理アドレスを用いて、命令又は格納位置オペランドにアクセスしない。
７．ＬＯＡＤ ＡＣＣＥＳＳ ＭＵＬＴＩＰＬＥ、ＬＯＡＤ ＭＵＬＴＩＰＬＥ、ＬＯＡＤ ＭＵＬＴＩＰＬＥ ＨＩＧＨ、ＳＴＯＲＥ ＡＣＣＥＳＳ ＭＵＬＴＩＰＬＥ、ＳＴＯＲＥ ＭＵＬＴＩＰＬＥ及びＳＴＯＲＥ ＭＵＬＴＩＰＬＥ ＨＩＧＨについて、オペランド参照が単一のオクトワード内にあることを除いて、トランザクションにより行われるオペランド参照は、単一のダブルワード内にある。
制約付きトランザクションが、上記に列挙した制約１−７のいずれかに違反する場合、（ａ）トランザクション制約プログラム割り込みが認識されるか、又は（ｂ）さらなる制約違反が依然としてトランザクション制約付きプログラム割り込みをもたらし得ることを除いて、あたかもトランザクションは制約されていないかのように実行が進行する、のいずれかである。どのアクションがとられるかは予測不能であり、とられるアクションは、どの制約に違反したかに基づいて異なり得る。
上述のように、制約違反、割り込みの反復、又は他のＣＰＵ又はＩ／Ｏサブシステムとの競合がない場合、制約付きトランザクションは最終的に完了する。
１．トランザクションが以下の基準を満たす場合、制約付きトランザクションを成功裏に完了する可能性が改善する。
ａ．発行された命令が、最大３２より少ない、
ｂ．ストレージ・オペランド参照が、最大４オクトワードより少ない、
ｃ．ストレージ・オペランド参照が、同一のキャッシュ・ライン上にある、
ｄ．同じ記憶位置に対するストレージ・オペランド参照が、全てのトランザクションによって同じ順序で行われる。
２．制約付きトランザクションは、必ずしもその最初の実行で成功裡に完了することが保証されていない。しかしながら、列挙された制約のいずれにも違反しない制約付きトランザクションがアボートされると、ＣＰＵは、回路を用いて、トランザクションの実行の反復により後で成功することを保証する。
３．制約付きトランザクション内で、ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮは制限された命令であり、従って、制約付きトランザクションをネスト化することはできない。
４．制約付きトランザクションによる上記の制約１−７のいずれかの違反は、プログラム・ループをもたらす。
５．制約付きトランザクションの制限は、コンペア・アンド・スワップ・ループのものに類似している。他のＣＰＵ及びＩ／Ｏサブシステムからの潜在的な干渉のため、ＣＯＭＰＡＲＥ ＡＮＤ ＳＷＡＰ命令が常に条件コード０で完了するというアーキテクチャ上の保証はない。制約付きトランザクションは、フェッチ若しくはストア競合アボート又はホット割り込みの形の類似の干渉を受けることがある。
ＣＰＵは、フェアネス・アルゴリズムを用いて、いずれの制約違反もない場合に、制約付きトランザクションが最終的に完了することを保証する。
６．制約付きトランザクションを完了するために必要とされる反復回数を求めるために、プログラムは、汎用レジスタのカウンタを用いることができ、このカウンタは汎用レジスタ保存マスクに影響されない。一例を以下に示す。
＊ここで、Ｒ１５は反復されたトランザクション試行のカウントを含む
この例においては、レジスタ１４及び１５の両方とも復元されないことに留意されたい。また、幾つかのモデルでは、ＣＰＵがＴＢＥＧＩＮＣ命令の完了後、ＡＨＩ命令の完了前にアボート条件を検出した場合、汎用レジスタ１５のカウントが低いことがある。
ＣＰＵにより観察されるとき、トランザクション実行モードで行われるフェッチ及びストアは、トランザクション実行モードにない間に行われるフェッチ及びストアと変わりがない。
一実施形態において、ユーザ（即ち、トランザクションを生成するもの）は、トランザクションが制約されるかどうかを選択する。制約付きトランザクションの処理、特に、ＴＢＥＧＩＮＣ命令と関連した処理と関連した論理の一実施形態を、図１３を参照して説明する。ＴＢＥＧＩＮＣ命令の実行により、ＣＰＵは、制約付きトランザクション実行モードに入るか又は制約なし実行モードにとどまる。ＴＢＥＧＩＮＣを実行しているＣＰＵ（即ち、プロセッサ）は、図１３の論理を実行する。
図１３を参照すると、ＴＢＥＧＩＮＣ命令の実行に基づいて、シリアル化機能が実行される（ステップ１１００）。シリアル化機能又は操作は、他のＣＰＵ及びＩ／Ｏサブシステムにより観察されるとき、概念上後のストレージ・アクセス（及び、関連ビット参照及びビット設定変更）が行われる前に、ＣＰＵによる全ての概念上前のストレージ・アクセス（及び、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅについては、一例として、関連ビット参照及びビット設定変更）を完了することを含む。シリアル化は、ＡＲＴテーブル・エントリ及びＤＡＴテーブル・エントリ・フェッチと関連したものを除き、ストレージ及びストレージ・キーへの全てのＣＰＵアクセスの順序に影響を及ぼす。
トランザクション実行モードにあるＣＰＵにより観察されるとき、シリアル化は（上述のように）正常に働く。他のＣＰＵ及びＩ／Ｏサブシステムにより観察されるとき、ＣＰＵがトランザクション実行モードにある間に行われるシリアル化操作は、トランザクション・ネスト化深さを０にデクリメントする（正常終了）ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令の結果として、又はトランザクションがアボートされた結果として、ＣＰＵがトランザクション実行モードを終了するときに行われる。
シリアル化の実行に続いて、例外が認識されるかどうかに関する判断が行われる（問い合わせ１１０２）。認識される場合、例外が処理される（ステップ１１０４）。例えば、トランザクション実行制御、即ち制御レジスタ０のビット８が０である場合、特殊操作例外が認識され、操作が抑止される。更に別の例として、命令のＢ１フィールド、即ちビット１６−１９が０でない場合、指定例外が認識され、且つ、操作が抑止され、ＴＢＥＧＩＮＣが実行タイプ命令のターゲットである場合、実行例外が認識され、且つ、操作が抑止され、トランザクション実行ファシリティが構成内にインストールされていない場合、操作例外が認識され、且つ、操作が抑止される。ＣＰＵが既に制約付きトランザクション実行モードにある場合、制約付きトランザクション例外プログラム例外が認識され、且つ、操作は抑止される。さらに、トランザクション・ネスト化深さが１だけインクリメントされたとき、モデル依存最大トランザクション・ネスト化深さを超過した場合、トランザクションはアボート・コード１３でアボートされる。他の又は異なる例外が認識され、処理されることも可能である。
しかしながら、例外がない場合、トランザクション・ネスト化深さが０であるかどうかの判断が行われる（問い合わせ１１０６）。トランザクション・ネスト化深さが０である場合、トランザクション診断ブロック・アドレスが無効であると考えられ（ステップ１１０８）、トランザクション・アボートＰＳＷは、トランザクション・アボートＰＳＷの命令アドレスが次の順次命令ではなくＴＢＥＧＩＮＣ命令を指定する点を除いて、現ＰＳＷの内容から設定され（ステップ１１１０）、汎用レジスタ保存マスクにより指定されるような汎用レジスタの対の内容は、プログラムにより直接アクセス可能ではないモデル依存の記憶位置に格納される（ステップ１１１２）。さらに、ネスト化深さが１に設定される（ステップ１１１４）。加えて、浮動小数点演算許可（Ｆ）及びプログラム割り込みフィルタ処理制御（ＰＩＦＣ）の有効値が０に設定される（ステップ１３１６）。さらに、ＡＲ変更許可（Ａ）制御、即ち命令のＩ２フィールドのビット１２が求められる（ステップ１１１８）。例えば、有効なＡ制御は、現在のレベル及びいずれかの外部ＴＢＥＧＩＮ命令に対するＴＢＥＧＩＮＣ命令におけるＡ制御の論理ＡＮＤである。
問い合わせ１１０６に戻ると、トランザクション・ネスト化深さが０より大きい場合、ネスト化深さが１だけインクリメントされる（ステップ１１２０）。さらに、浮動小数点演算許可（Ｆ）の有効値は０に設定され、プログラム割り込みフィルタ処理制御（ＰＩＦＣ）の有効値は変更されない（ステップ１１２２）。次に、処理はステップ１１１８を続行する。一実施形態において、トランザクションの成功裡の開始は、条件コード０をもたらす。これで、ＴＢＥＧＩＮＣ命令の実行と関連した論理の一実施形態が終了する。
一実施形態において、上記に与えられた例外チェックは、様々な順序で行うことができる。例外チェックについての１つの特定の順序は次の通りである。：即ち、
一般的な場合のプログラム割り込み条件の優先順位と同じ優先順位を有する例外、
Ｂ１フィールドが０でない値を含むことに起因する指定例外、
トランザクション・ネスト化深さ超過に起因するアボート、
正常終了に起因する条件コード０。
さらに、１つ又は複数の実施形態において、以下が適用される。
１．汎用レジスタ保存マスクにより保存されるように指定されたレジスタは、トランザクションがアボートされた場合にのみ復元され、トランザクションがＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤにより正常に終了したときには復元されない。最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令のＧＲＳＭにより指定されたレジスタのみがアボート時に復元される。
Ｉ２フィールドは、制約付きトランザクションにより変更される入力値を与える全てのレジスタ対を指定しなければならない。従って、トランザクションがアボートされた場合、制約好きトランザクションが再実行されたときに入力レジスタ値がオリジナルの内容に復旧される。
２．大部分のモデルにおいて、汎用レジスタ保存マスク内に保存及び復元することが必要とされるレジスタの最小数を指定することにより、ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ時にも、トランザクションがアボートされたときにも、性能の改善を実現することができる。
３．以下は、現在のトランザクション・ネスト化深さ（ＴＮＤ）に基づく、またＴＮＤが０でない場合はＣＰＵが制約なしトランザクション実行モードにあるか又は制約付きトランザクション実行モードにあるかどうかに基づく、ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令（ＴＢＥＧＩＮ及びＴＢＥＧＩＮＣの両方）の結果を示す。即ち、
本明細書で述べられるように、一態様において、制約付きトランザクションは、完了を保証し、これが完了を不可能にする条件を含まないと仮定する。制約付きトランザクションの完了を保証するために、トランザクションを実行しているプロセッサ（例えば、ＣＰＵ）は、特定のアクションを取ることができる。例えば、制約付きトランザクションがアボート条件を有する場合、ＣＰＵは、一時的に：
（ａ）アウト・オブ・オーダー式実行を禁止する、
（ｂ）他のＣＰＵが、競合するストレージ位置にアクセスするのを禁止する、
（ｃ）アボート処理においてランダム遅延を引き起こす、及び／又は、
（ｄ）成功裏の完了を容易にするために、他の手段を呼び出す、
ことができる。
要約すると、制約付きトランザクションの処理は、以下の通りである。
＊既に制約付きＴＸモードにある場合、制約付きトランザクション例外が認識される。
＊現在のＴＮＤ（トランザクション・ネスト化深さ）＞０の場合、実行は、あたかも制約なしトランザクションであるかのように進行する。
）有効なＦ制御は０に設定される
）有効なＰＩＦＣは変更されない
）外部制約なしＴＸが、制約付きＴＸを使用することも又は使用しないこともあるサービス機能を呼び出すことを可能にする
＊現在のＴＮＤ＝０のとき：
）トランザクション診断ブロック・アドレスは無効である
−アボート時に命令指定ＴＤＢは格納されない
）トランザクション・アボートＰＳＷはＴＢＥＧＩＮＣのアドレスに設定される
−次の順次命令ではない
）モデル依存記憶位置に保存されたＧＲＳＭにより指定された汎用レジスタ対は、プログラムによりアクセス可能でない
）トランザクション・トークンが随意的に形成される（Ｄ２オペランドから）。トランザクション・トークンは、トランザクションの識別子である。トランザクション・トークンは、ストレージ・オペランド・アドレス又は他の値と等しい場合がある
＊有効なＡ＝ＴＢＥＧＩＮＣ Ａ＆任意の外部Ａ
＊ＴＮＤがインクリメントされる
）ＴＮＤが０から１に移行する場合、ＣＰＵは制約付きＴＸモードに入る
）他の場合には、ＣＰＵは制約なしＴＸモードにあるままである
＊命令はＣＣ０により完了する
＊例外：
）Ｂ１フィールドが０でない場合、指定例外（ＰＩＣ（プログラム割り込みコード）０００６）
）トランザクション実行制御（ＣＲ０．８）が０の場合、特殊操作例外（ＰＩＣ ００１３ ｈｅｘ）
）制約付きＴＸモードで発行された場合、トランザクション制約例外（ＰＩＣ ００１８ ｈｅｘ）
）制約付きトランザクション実行ファシリティがインストールされていない場合、操作例外（ＰＩＣ ０００１）
）命令がｅｘｅｃｕｔｅ型命令のターゲットである場合、実行例外（ＰＩＣ ０００３）
）ネスト化深さを超過した場合、アボート・コード１３
＊制約付きトランザクションにおけるアボート条件：
）アボートＰＳＷはＴＢＥＧＩＮＣ命令を指し示す
−これに続く命令ではない
−アボート条件により、ＴＸ全体が再駆動される
＊フェイル経路なし
）ＣＰＵは、再駆動時に成功裡の完了を確実にするための特別な手段をとる
）持続的な競合、割り込み、又は制約違反がないと仮定すると、トランザクションは最終的に完了することが保証される。
＊制約違反：
）ＰＩＣ ００１８ ｈｅｘ−は、トランザクション制約の違反を示す
）又は、トランザクションは、あたかも制約なしであるかのように実行される
上述のように、随意的である制約付きトランザクション処理に加えて、一実施形態においては、トランザクション・ファシリティは、制約なしトランザクション処理も提供する。制約なしトランザクションの処理及び、特に、ＴＢＥＧＩＮ命令と関連した処理を、図１４を参照して説明する。ＴＢＥＧＩＮ命令の実行により、ＣＰＵが、制約なしトランザクション実行モードに入らせる、又は制約なしトランザクション実行モードのままである。ＴＢＥＧＩＮを実行するＣＰＵ（即ち、プロセッサ）が、図１４の論理を実行する。
図１４を参照すると、ＴＢＥＧＩＮ命令の実行に基づいて、シリアル化機能が実行される（ステップ１２００）。シリアル化の実行に続いて、例外が認識されるかどうかに関する判断が行われる（問い合わせ１２０２）。認識される場合、例外が処理される（ステップ１２０４）。例えば、トランザクション実行制御、即ち制御レジスタ０のビット８が０である場合、特殊操作例外が認識され、操作は抑止される。さらに、プログラム割り込みフィルタ処理制御、即ち命令のＩ２フィールドのビット１４−１５が３の値を含む場合、又は第１のオペランド・アドレスはダブルワード境界を指定しない場合、指定例外が認識され、操作は抑止される。トランザクション実行ファシリティが構成内にインストールされていない場合、操作例外が認識され、操作は抑止され、ＴＢＥＧＩＮがｅｘｅｃｕｔｅ型命令のターゲットである場合、実行例外が認識され、操作は抑止される。付加的に、ＣＰＵが制約付きトランザクション実行モードにある場合、トランザクション制約例外プログラム例外が認識され、操作は抑止される。さらに、トランザクション・ネスト化深さが、１だけインクリメントされたときに、モデル依存最大トランザクション・ネスト化深さを超えた場合、トランザクションはアボート・コード１３によりアボートされる。
さらに、命令のＢ１フィールドが０でなく、ＣＰＵがトランザクション実行モードにないとき、即ちトランザクション・ネスト化深さが０のとき、第１のオペランドに対するストア・アクセス可能性が判断される。ストアのために第１のオペランドにアクセスできない場合、アクセス例外が認識され、操作は、特定のアクセス例外条件に応じて、無効化されるか、抑止されるか、終了されるかのいずれかである。加えて、第１のオペランドについてのいずれのＰＥＲストレージ変更イベントも認識される。Ｂ１フィールドが０でなく、且つ、ＣＰＵが既にトランザクション実行モードにあるとき、第１のオペランドに対するストア・アクセス可能性が判断されるかどうか、及び、第１のオペランドに関してＰＥＲストレージ変更イベントが検出されるかどうかは、予測不能である。Ｂ１フィールドが０である場合、第１のオペランドにアクセスできない。
例外チェックに加えて、ＣＰＵがトランザクション実行モードにある（即ち、トランザクション・ネスト化深さが０である）かどうかの判断が行われる（問い合わせ１２０６）。ＣＰＵがトランザクション実行モードにない場合、選択された汎用レジスタ対の内容が保存される（ステップ１２０８）。特に、汎用レジスタ保存マスクにより指定される汎用レジスタ対の内容は、プログラムにより直接アクセス可能でないモデル依存記憶位置に保存される。
さらに、命令のＢ１フィールドが０であるかどうかの判断が行われる（問い合わせ１２１０）。Ｂ１フィールドが０に等しくない場合、第１のオペランド・アドレスは、トランザクション診断ブロック・アドレス内に配置され（ステップ１２１４）、且つ、トランザクション診断ブロック・アドレスは有効である。さらに、トランザクション・アボートＰＳＷが、現ＰＳＷの内容から設定される（ステップ１２１６）。トランザクション・アボートＰＳＷの命令アドレスは、次の順次命令（つまり、最外ＴＢＥＧＩＮに続く命令）を指定する。
さらに、ＡＲ変更許可（Ａ）制御の有効値、即ち命令のＩ２フィールドのビット１２が求められる（ステップ１２１８）。有効なＡ制御は、現在のレベル及び全ての外部レベルに対するＴＢＥＧＩＮ命令におけるＡ制御の論理ＡＮＤである。加えて、浮動小数点演算許可（Ｆ）制御の有効値、即ち命令のＩ２フィールドのビット１３が求められる（ステップ１２２０）。有効なＦ制御は、現在のレベル及び全ての外部レベルに対するＴＢＥＧＩＮ命令におけるＦ制御の論理ＡＮＤである。さらに、プログラム割り込みフィルタ処理制御（ＰＩＦＣ）の有効値、即ち命令のＩ２フィールドのビット１４−１５が求められる（ステップ１２２２）。有効なＰＩＦＣ値は、現在のレベル及び全ての外部レベルに対するＴＢＥＧＩＮ命令における最高値である。
さらに、１の値がトランザクション・ネスト化深さに加えられ（ステップ１２２４）、且つ、命令は条件コードを０に設定することにより完了する（ステップ１２２６）。トランザクション・ネスト化深さが０から１に遷移すると、ＣＰＵは制約なしトランザクション実行モードに入り、他の場合には、ＣＰＵは制約なしトランザクション実行モードにあるままである。
問い合わせ１２１０に戻って、Ｂ１フィールドが０と等しいとき、トランザクション診断ブロック・アドレスは無効であり（ステップ１２１１）、処理はステップ１２１８を続行する。同様に、ＣＰＵがトランザクション実行モードにある場合（問い合わせ１２０６）、処理はステップ１２１８を続行する。
例えば、結果として得られるＴＢＥＧＩＮの実行の条件コードは、以下のものを含む。
０ 成功裏のトランザクション開始
１ −−
２ −−
３ −−
例えば、プログラム例外は、以下のものを含む。：即ち、
＊アクセス（ストア、第１のオペランド）
＊操作（トランザクション実行ファシリティがインストールされていない）
＊特殊操作
＊指定
＊トランザクション制約（制限された命令に起因する）
一実施形態において、上記に与えられた例外チェックは、様々な順序で行うことができる。例外チェックについての１つの特定の順序は次の通りである。：即ち、
＊一般的場合のプログラム割り込み条件の優先順位と同じ優先順位を有する例外、
＊予約されたＰＩＦＣ値に起因する指定例外、
＊第１のオペランド・アドレスがダブルワード境界上にないことに起因する指定例外、
＊アクセス例外（Ｂ１フィールドが０ではないとき）
＊最大トランザクション・ネスト化深さ超過に起因するアボート、
＊正常終了に起因する条件コード０。
注記
１．Ｂ１フィールドが０でないとき、以下が適用される。
＊最外トランザクションが開始されると、トランザクションが決してアボートしない場合でも、アクセス可能トランザクション診断ブロック（ＴＤＢ）が与えられる。
＊ＴＤＢのアクセス可能性がネスト化されたトランザクションについて試験されるかどうかは予測不能であるため、任意のネスト化されたＴＢＥＧＩＮ命令に対してアクセス可能なＴＤＢを与えなければならない。
＊Ｂ１フィールドが０でない任意のＴＢＥＧＩＮの実行、及びＢ１フィールドが０でない最外ＴＢＥＧＩＮにより開始されたトランザクションに対して行われる任意のアボート処理の実行は、Ｂ１フィールドが０であるときよりも低速であり得る。
２．汎用レジスタ保存マスクにより保存されるよう指定されたレジスタは、一実施形態において、トランザクションがアボートした場合にのみ復元され、トランザクションがＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤにより正常に終了したときには復元されない。最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令のＧＲＳＭにより指定されたレジスタのみがアボート時に復元される。
Ｉ２フィールドは、トランザクションにより変更される入力値を与える全てのレジスタ対を指定しなければならない。従って、トランザクションがアボートされた場合、アボート・ハンドラが入力されたときに、入力レジスタ値は、そのオリジナルの内容に復元される。
３．ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮ）命令は、トランザクションが成功裏に開始されたかどうかを判断する条件分岐命令が後に続くと予想される。
４．トランザクションが、割り込みをもたらさない条件に起因してアボートされた場合、トランザクション・アボートＰＳＷにより指定された命令は制御を受け取る（つまり、最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮ）に続く命令）。ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮ）命令により設定された条件コードに加えて、トランザクションがアボートするとき、条件コード１−３も設定される。
従って、最外ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮ）命令に続く命令シーケンスは、本例において、ＴＢＥＧＩＮ命令がコード０のみを設定したとしても、４つの条件コード全てを収容できなければならない。
５．大部分のモデルにおいて、汎用レジスタ保存マスク内に保存及び復元することが必要とされるレジスタの最小数を指定することにより、ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ時にも、トランザクションがアボートされたときにも、性能の改善を実現することができる。
６．制約なしトランザクション実行モードにある間、プログラムは、アクセス・レジスタ又は浮動小数点レジスタ（浮動小数点制御レジスタを含む）を変更することができるサービス機能を呼び出すことができる。こうしたサービス・ルーチンは、入力時に変更されたレジスタを保存し、終了時にそれらを復元することができるが、トランザクションは、ルーチンが正常終了する前にアボートされることがある。ＣＰＵが制約なしトランザクション実行モードにある間、呼び出しプログラムが、これらのレジスタを保存する準備をしていない場合、レジスタのサービス機能の変更を許容できないことがある。
制約なしトランザクション実行モードにある間のアクセス・レジスタの意図しない変更を防止するために、プログラムは、ＡＲ変更許可制御、即ちＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令のＩ２フィールドのビット１２を０に設定することができる。同様に、浮動小数点レジスタの意図しない変更を防止するために、プログラムは、浮動小数点演算許可制御、即ちＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令のＩ２フィールドのビット１３を０に設定することができる。
７．ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮ）命令の実行中に認識されるプログラム例外条件は、いずれかの外部ＴＢＥＧＩＮ命令により設定された有効なプログラム割り込みフィルタ処理制御を受ける。最外ＴＢＥＧＩＮの実行中に認識されるプログラム例外条件は、フィルタ処理を受けない。
８．複数のストレージ位置をシリアル化された手法で更新するために、従来のコードシーケンスは、ロックワード（セマフォ）を採用することができる。（ａ）複数のストレージ位置の更新を実施するためにトランザクション実行を用いる場合、（ｂ）プログラムが、トランザクションがアボートする場合に呼び出される「フォールバック」経路も提供する場合、及び（ｃ）フォールバック経路がロックワードを採用する場合、トランザクション実行経路も、ロックの利用可能性について試験しなければならず、ロックが利用可能でない場合、ＴＲＡＮＳＡＣＴＩＯＮ
ＥＮＤ命令によりトランザクションを終了し、フォールバック経路に分岐する。このことは、シリアル化されたリソースがトランザクション的に更新されているかどうかに関係なく、シリアル化されたリソースへの一定のアクセスを保証する。
代替的に、プログラムは、ロックが利用可能でない場合にアボートし得るが、アボート処理は、単にＴＥＮＤを介してトランザクションを終了するよりも著しく遅くなり得る。
９．有効なプログラム割り込みフィルタ処理制御（ＰＩＦＣ）が０より大きい場合、ＣＰＵは大部分のデータ例外プログラム割り込みをフィルタ処理する。有効な浮動小数点演算許可（Ｆ）制御が０である場合、データ例外プログラム例外条件に起因するアボートの結果として、浮動小数点制御レジスタにおいて、データ例外コード（ＤＸＣ）は設定されない。このシナリオ（フィルタ処理が適用され、且つ、有効なＦ制御が０である）において、ＤＸＣが検査される唯一の記憶位置は、ＴＢＥＧＩＮ指定ＴＤＢ内である。こうした状況においてプログラムのアボート・ハンドラがＤＸＣを検査する場合、有効なトランザクション診断ブロック・アドレス（ＴＤＢＡ）が設定されるように、汎用レジスタＢ１は０以外であるべきである。
１０．最外ＴＢＥＧＩＮ命令のＴＢＥＧＩＮ指定ＴＤＢに対して、ＰＥＲストレージ変更又はゼロ・アドレス検出条件が存在し、且つ、ＰＥＲイベント抑止が適用されない場合、命令の実行中にＰＥＲイベントが認識され、従って、いずれかの他のアボート条件が存在するかどうかに関係なく、トランザクションが直ちにアボートされる。
一実施形態において、ＴＢＥＧＩＮ命令は、ＴＢＥＧＩＮに続く次の順次命令となるように、トランザクション・アボート・アドレスを暗黙的に設定する。このアドレスは、条件コード（ＣＣ）に応じて分岐するかどうかを決定する条件分岐命令となることが意図される。成功裡のＴＢＥＧＩＮは、ＣＣ０を設定し、一方、アボートされたトランザクションは、ＣＣ１、ＣＣ２又はＣＣ３を設定する。
一実施形態において、ＴＢＥＧＩＮ命令は、トランザクションがアボートされた場合に情報が格納される、トランザクション診断ブロック（ＴＤＢ）のアドレスを指定する随意的なストレージ・オペランドを与える。
さらに、ＴＢＥＧＩＮ命令は、以下のものを含む即値オペランドを与える。
汎用レジスタのどの対が、トランザクション実行の開始時に保存され、トランザクションがアボートされた場合に復元されるかを示す汎用レジスタ保存マスク（ＧＲＳＭ）、
トランザクションがアクセス・レジスタを変更する場合に、トランザクションのアボートを可能にするビット（Ａ）、
トランザクションが浮動小数点命令を実行しようと試みる場合、トランザクションのアボートを可能にするビット（Ｆ）、
トランザクションがアボートされた場合、個々のトランザクション・レベルがプログラム割り込みの実際の提示をバイパスすることを可能にするプログラム割り込みフィルタ処理制御（ＰＩＦＣ）、
Ａ、Ｆ及びＰＩＦＣ制御は、様々なネスト化レベルで異なり、内部トランザクション・レベルが終了したときに前のレベルに復旧することができる。
さらに、ＴＢＥＧＩＮ（又は、別の実施形態においてはＴＢＥＧＩＮＣ）を用いてトランザクション・トークンを形成する。随意的に、トークンを、ＴＥＮＤ命令によって形成されたトークンと照合することができる。一例として、各々のＴＢＥＧＩＮ（又はＴＢＥＧＩＮＣ）命令については、トークンは第１のオペランド・アドレスから形成することができる。このトークンは、（ベース・レジスタが０でないときにのみ行われるＴＤＢアドレス設定と異なり）ベース・レジスタが０であるかどうかに関係なく形成することができる。０でないベース・レジスタで実行された各々のＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令について、そのストレージ・オペランドから同様のトークンを形成することができる。トークンが一致しない場合、プログラム例外が認識され、対になっていない命令のプログラムに警告することができる。
トークンの照合は、ＴＥＮＤステートメントがＴＢＥＧＩＮ（又はＴＢＥＧＩＮＣ）と適切に対にされることを保証することによって、ソフトウェアの信頼性を改善することを意図する機構を提供する。ＴＢＥＧＩＮ命令が特定のネスト化レベルで実行されると、トークンは、ストレージ・オペランド・アドレスから形成され、トランザクションのこのインスタンスを識別する。対応するＴＥＮＤ命令が実行されると、トークンは、その命令のストレージ・オペランド・アドレスから形成され、ＣＰＵは、ネスト化レベルについての開始トークンを終了トークンと比較する。トークンが一致しない場合、例外条件が認識される。モデルは、特定のネスト化レベル数に対してのみトークンの照合を実施する（又は、どのネスト化レベルに対しても実施しない）ことが可能である。トークンは、ストレージ・オペランド・アドレスの全てのビットを含まなくてもよくあるいは、ハッシング又は他の方法を介してビットを組み合わせることができる。そのストレージ・オペランドにアクセスされていない場合でも、ＴＢＥＧＩＮ命令によりトークンを形成することができる。
要約すると、制約なしトランザクションの処理は、以下の通りである。
＊ＴＮＤ＝０の場合
）Ｂ１≠０の場合、トランザクション診断ブロック・アドレスは第１のオペランド・アドレスから設定される。
）トランザクション・アボートＰＳＷは、次の順次命令アドレスに設定される。
）Ｉ２フィールドにより指定される汎用レジスタ対は、モデル依存記憶位置に保存される。
−プログラムにより直接アクセス可能でない
＊有効なＰＩＦＣ、Ａ、＆Ｆ制御が計算される
）有効なＡ＝ＴＢＥＧＩＮ Ａ＆任意の外部Ａ
）有効なＦ＝ＴＢＥＧＩＮ Ｆ＆任意の外部Ｆ
）有効なＰＩＦＣ＝ｍａｘ（ＴＢＥＧＩＮ ＰＩＦＣ、任意の外部ＰＩＦＣ)
＊トランザクション・ネスト化深さ（ＴＮＤ）がインクリメントされる
＊ＴＮＤが０から１に移行する場合、ＣＰＵはトランザクション実行モードに入る
＊条件コードが０に設定される。
）ＴＢＥＧＩＮに続く命令が制御を受け取ると、
−ＴＢＥＧＩＮの成功がＣＣ０により示される
−アボートされたトランザクションが、０でないＣＣにより示される
＊例外
）ネスト化深さ超過の場合、アボート・コード１３
）Ｂ１フィールドが０でなく、且つ、ストア操作に関してストレージ・オペランドにアクセスできない場合、アクセス例外（種々のＰＩＣの１つ）
）ＴＢＥＧＩＮ命令が実行タイプ命令のターゲットである場合、実行例外（ＰＩＣ ０００３）
）トランザクション実行ファシリティがインストールされていない場合、操作例外（ＰＩＣ ０００１）
）次のいずれかの場合、ＰＩＣ ０００６
−ＰＩＦＣが無効である（３の値）
−第２のオペランド・アドレスがダブルワードに位置合わせされていない
）トランザクション実行制御（ＣＲ０．８）が０である場合、ＰＩＣ ００１３ ｈｅｘ
）制約付きＴＸモードで発行された場合、ＰＩＣ ００１８ ｈｅｘ
上述のように、トランザクションは、制約付きであっても又は制約なしであっても、ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ（ＴＥＮＤ）命令により終了させることができる。ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ（ＴＥＮＤ）命令の処理に関する更なる詳細を、図１５を参照して説明する。ＴＥＮＤを実行するＣＰＵ（即ち、プロセッサ）は、図１５の論理を実行する。
図１５を参照すると、初めに、ＴＥＮＤ命令を取得する（例えば、フェッチする、受け取る等）プロセッサに基づいて、種々の例外チェックが行われ、例外がある場合（問い合わせ１３００）、例外が処理される（ステップ１３０２）。例えば、ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤが実行タイプ命令のターゲットである場合、操作は抑止され、実行例外が認識され、トランザクション実行制御、即ちＣＲ０のビット８が０である場合、特殊操作例外が認識され、操作が抑止される。さらに、トランザクション実行ファシリティが構成内にインストールされていない場合、操作例外が認識され、操作は抑止される。
問い合わせ１３００に戻ると、例外が認識されない場合、トランザクション・ネスト化深さがデクリメントされる（例えば１だけ）（ステップ１３０４）。デクリメント後にトランザクション・ネスト化深さが０であるかどうかの判断が行われる（問い合わせ１３０６）。トランザクション・ネスト化深さが０の場合、トランザクション（及び、もしあれば、このトランザクションが一部である、トランザクションのネスト内の他のトランザクション）により行われる全てのストア・アクセスがコミットされる（ステップ１３０８）。さらに、ＣＰＵはトランザクション実行モードを終了し（ステップ１３１０）、命令は完了する（ステップ１３１２）。
問い合わせ１３０６に戻ると、トランザクション・ネスト化深さが０と等しくない場合、ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令は直ぐに完了する。
操作の開始時にＣＰＵがトランザクション実行モードにある場合、条件コードは０に設定され、他の場合には、条件コードは２に設定される。
有効な浮動小数点許可（Ｆ）制御、ＡＲ変更許可（Ａ）制御及びプログラム割り込みフィルタ処理制御（ＰＩＦＣ）は、終了されたレベルを開始したＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ命令の前のそれぞれの値にリセットされることに留意されたい。さらに、操作の完了時に、シリアル化機能が実施される。
最外ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令の完了時に認識されるＰＥＲ命令フェッチ及びトランザクション終了イベントにより、トランザクションはアボートされない。
一例において、ＴＥＮＤ命令はまた、ベース・フィールドＢ２及び変位フィールドＤ２も含み、これらを結合して（例えば、加算して）第２のオペランド・アドレスを生成する。本例において、トークンの照合を行うことができる。例えば、Ｂ２が０でないとき、第２のオペランド・アドレスの選択されたビットは、対応するＴＢＥＧＩＮにより形成されたトランザクション・トークンと照合される。不一致がある場合、例外がある（例えば、ＰＩＣ ０００６）。
上記に加えて、トランザクションを暗黙的又はＴＲＡＮＳＡＣＴＩＯＮ ＡＢＯＲＴ命令により明示的にアボートすることができる。ＴＡＢＯＲＴ又は他の方法によるトランザクションのアボートには、多数のステップを実施することが含まれる。一般に、アボート処理のステップの一例を、図１６を参照しながら説明する。アボートがＴＡＢＯＲＴにより開始されたのか又は他の方法により開始されたのかに基づいて処理の差がある場合は、以下の説明においてそのことが示される。一例において、プロセッサ（例えば、ＣＰＵ）が、図１６の論理を実行する。
図１６を参照すると、初めに、ＴＡＢＯＲＴ命令の実行又は暗黙的アボートに基づいて、ＣＰＵがトランザクション実行モードにある間に行われた非トランザクション・ストア・アクセスがコミットされる（ステップ１４００）。ＣＰＵがトランザクション実行モードにある間に行われた他のストア（例えば、トランザクション・ストア）は廃棄される（ステップ１４０２）。
ＣＰＵがトランザクション実行モードを終了し（ステップ１４０４）、後続のストアが非トランザクション的に行われる。条件コードが上述のように（ＴＤＢＡが有効であるが、ブロックがアクセス可能でない場合に、ＣＣ＝１である以下の状況以外）設定されることを除いて、現ＰＳＷは、トランザクション・アボートＰＳＷの内容と置き換えられる（ステップ１４０６）。アボート処理の一部として又はアボート処理に続いて、処理は、トランザクション・アボートＰＳＷ指定位置に分岐して、アクションを実行する。トランザクションが制約付きトランザクションである一例においては、その記憶位置はＴＢＥＧＩＮＣ命令であり、アクションはその命令の再実行であり、トランザクションが制約なしトランザクションである更に別の例においては、記憶位置はＴＢＥＧＩＮ後の命令であり、アクションは、例えばアボート・ハンドラへの分岐とすることができる命令の実行である。
次に、トランザクション診断ブロック・アドレスが有効であるかどうかの判断が行われる（問い合わせ１４０８）。トランザクション診断ブロック・アドレスが有効であるとき、アボートの理由を識別する診断情報及び汎用レジスタの内容が、ＴＢＥＧＩＮ指定トランザクション診断ブロックに格納される（ステップ１４１０）。トランザクション診断ブロックを参照して、格納されたＴＤＢフィールド及びそれらを格納する条件が上記に説明される。
トランザクション診断ブロック・アドレスが有効であり、且つ、最外ＴＢＥＧＩＮ命令の実行の後にブロックがアクセス不能になった場合、ブロックにアクセスできず、条件コード１が適用される。
割り込みをもたらすプログラム例外条件に起因してアボートされたトランザクションについては、プログラム割り込みＴＤＢが格納される。
問い合わせ１４０８に戻ると、トランザクション診断ブロック・アドレスが有効でない場合、ＴＢＥＧＩＮ指定ＴＤＢは格納されず、アボートの理由に応じて、条件コード２又は３が適用される。
上記に加えて、トランザクション・ネスト化深さが０に等しくなるように設定される（ステップ１４１２）。さらに、最外ＴＢＥＧＩＮ命令により保存されるように指定された全ての汎用レジスタ対が復元される（ステップ１４１４）。トランザクションがアボートされたとき、最外ＴＢＥＧＩＮ命令により保存されるように指定されなかった汎用レジスタ対は復元されない。
さらに、シリアル化機能が実施される（ステップ１４１６）。シリアル化機能又は操作は、他のＣＰＵ及びＩ／Ｏサブシステムにより観察されるとき、概念上後のストレージ・アクセス（及び、関連ビット参照及びビット設定変更）が行われる前に、ＣＰＵによる全ての概念上前のストレージ・アクセス（及び、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅについては、一例として、関連ビット参照及びビット設定変更）を完了することを含む。シリアル化は、ＡＲＴテーブル・エントリ及びＤＡＴテーブル・エントリのフェッチと関連したものを除き、ストレージ及びストレージ・キーへの全てのＣＰＵアクセスの順序に影響を及ぼす。
トランザクション実行モードにあるＣＰＵにより観察されるとき、シリアル化は（上述のように）正常に働く。他のＣＰＵ及びＩ／Ｏサブシステムにより観察されるとき、ＣＰＵがトランザクション実行モードにある間に行われるシリアル化操作は、トランザクション・ネスト化深さを０にデクリメントする（正常終了）ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ命令の結果として、又はトランザクションがアボートされた結果として、ＣＰＵがトランザクション実行モードを終了するときに行われる。
ＴＡＢＯＲＴ以外により開始されたアボート処理については、トランザクションが、アボートをもたらす例外条件に起因してアボートされた場合（問い合わせ１４１８）、割り込みコード、又は割り込みと関連したパラメータが、割り込みのタイプに対応する割り当てられたストレージ位置に格納される（ステップ１４２０）。さらに、上記で設定されたような現ＰＳＷが、割り込み旧ＰＳＷ内に格納される（ステップ１４２２）。その後、又はトランザクションが割り込みをもたらす例外条件に起因してアボートされなかった場合、命令は条件コード０で終了する。
上記に加えて、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの解釈実行についての一実施形態において、ＣＰＵがトランザクション実行モードにあり、且つ、通常、インターセプト・コード４、１２、４４、５６、６４、６８又は７２をもたらすゲスト条件が発生すると、インターセプトは発生しない。むしろ、ＣＰＵは解釈実行モードのままであり、アボート条件は、次のようにゲストに表示される。
＊制約なしトランザクションについては、トランザクションが制限された命令に起因してアボートされる（アボート・コード１１）。同時ＰＥＲイベントが検出され、ＰＥＲに対してＣＰＵがイネーブルにされる場合、割り込みコード０２８０ ｈｅｘによりプログラム割り込みが発生する。
＊制約付きトランザクションについては、トランザクション制約例外が認識される。同時ＰＥＲイベントが検出され、ＰＥＲに対してＣＰＵがイネーブルにされる場合、割り込みコード０２９８ ｈｅｘによりプログラム割り込みが発生する。
プログラム例外条件に起因してトランザクションがアボートされたとき、プログラム割り込みフィルタ処理が、割り込みの提示を禁止することができる。インターセプトをもたらし得るプログラム割り込みについては、フィルタ処理は、インターセプトも禁止する。
本明細書で説明されるように、トランザクション実行中、トランザクション（又は、トランザクションを実行しているコンピュータ・プログラム）は、トランザクションが最適な進行するのを妨げるハードウェア条件に遭遇し得る。この条件は、例えば、トランザクションが、別のＣＰＵによるストレージ・アクセスとの競合に遭遇するときに生じ得る。こうした競合は多くの場合、一時的なものであり、トランザクションは、次の試行で成功裏に再実行することが可能である。しかしながら、様々な理由で、特にトランザクションのアクセスが、他のＣＰＵによるアクセスと調和的な時間的一致を有する場合、トランザクションの実行が成功しないことがある。
トランザクションの再実行の際に成功の可能性を高めるために、特定の技術を呼び出すことができる。１つの技術は、トランザクションを再実行する前に、ランダム処理遅延を挿入することである。この欠点は、プロセッサの世代毎に、最適な遅延の範囲が異なり（プロセッサ及びシステムの設計の差が原因で）、従って、ソフトウェアを世代毎に合わせて調整しなければならないことである。
別の技術は、トランザクションを再実行するとき、投機的処理のアウト・オブ・オーダー式の積極度を低減させることである。しかしながら、大部分の条件下では（即ち、トランザクション・アボートが、これを制約付きトランザクションに対して行うとき、即座にＴＢＥＧＩＮに戻らない場合）、ハードウェア（例えば、マシン・シリコーン及び／又はファームウェア）は、ハードウェアにとって、新しいＴＢＥＧＩＮ命令が以前失敗した試行の再実行であるのか、又は（例えば、再試行をあきらめ、代わりに、以前のトランザクションのフォールバック経路を実行した後）新しいＴＢＥＧＩＮが完全に独立した新しいトランザクションであるのかが不明であるので、ＴＢＥＧＩＮ命令を再実行するときに、単に制約を実施することはできない。
従って、一実施形態において、トランザクションを再試行する前にプログラムにより呼び出すことができるトランザクション・アボート支援（transaction abort assist、ＴＡＳＳＩＳＴ）機能が提供される。これは、次のＴＢＥＧＩＮが再試行であり、完全に新しいトランザクションではないことをハードウェアに知らせる。従って、ハードウェアは、再試行が成功裏に完了する可能性を高めるアクションを実施することができ、これらのアクションは、ＴＡＳＳＩＳＴの実行中に実施することができる、又は（例えば、ＴＡＳＳＩＳＴ実行に続く次のＴＢＥＧＩＮ実行時にハードウェア機能を内部切り替えすることによって；即ち、以下に述べられるような１つ又は複数のアクションを実施することによって）ＴＡＳＳＩＳＴに続いてトランザクションを再実行する時に呼び出すことができる。
一実施形態において、ＴＡＳＳＩＳＴ機能は、プロセッサにより実行される命令とすることができ、又は別の実施形態においては、プログラムが、プロセッサ（例えば、ＣＰＵ）の要求に従う他のアクションを含むように拡張することができるより一般的なプロセッサ支援ファシリティ内に埋め込むことができる。ＴＡＳＳＩＳＴ機能がより一般的なプロセッサ支援ファシリティ内に含まれる実施形態において、ＴＡＳＳＩＳＴは、ＰＥＲＦＯＲＭ ＰＲＯＣＥＳＳＯＲ ＡＳＳＩＴ命令の機能コードである。
一例として、ＰＥＲＦＯＲＭ ＰＲＯＣＥＳＳＯＲ ＡＳＳＩＳＴ（ＰＰＡ）命令は、プログラムへのノーオペレーション（no-op）として働くように見える。つまり、ストレージにアクセスされず、レジスタは変更されず、条件コードは変更されないままであり、（構成内にＰＡＡ命令が与えられない場合の操作例外以外に）プログラム例外条件は認識されない。ＰＰＡは、例えば、１６までのどの支援機能がプログラムにより要求されているかを示す即値フィールドを（つまり、命令テキストの一部として）提供する。ＰＰＡ命令内のレジスタ・フィールドは、付加的なパラメータをプロセッサ支援機能に渡すことができる手段を提供する。
この例では、要求される支援機能は、トランザクション・アボート支援機能である。しかしながら、本明細書においてトランザクション・アボート支援（ＴＡＳＳＩＳＴ）機能のみを説明するが、さらに別の実施形態においては、付加的な支援機能を定めることができる。トランザクション・アボート支援機能は、ＣＰＵが、アボートされたトランザクションの再実行が更なる実行において成功する可能性を高めるためのアクションを実施することを要求する。プログラムは、試行されたトランザクションの実行がアボートされた回数を示す、汎用レジスタのカウントを提供する。
こうした支援要求に基づいて与えられる１つの可能なＣＰＵアクションは、プログラムが、試行されたトランザクションの実行がアボートされた回数を示したことに基づいて、選択された期間又はランダムな期間（又は、マシンサイクルの数）、プロセッサ内の処理を単に遅延させることである。例えば、競合の可能性を高めることがあるアウト・オブ・オーダー式実行を一時的にサスペンドさせる、又は要求中のプロセッサが最近使用したストレージのフットプリントに対する他のプロセッサのアクセスを一時的に禁止するなど、他のより複雑なプロセッサ支援アクションが可能である。他のアクションも可能である。
ＴＡＳＳＩＳＴ及びＰＥＲＦＯＲＭ ＰＲＯＣＥＳＳＯＲ ＡＳＳＩＳＴ命令に関するさらなる詳細が、図１７−図１９を参照して説明される。図１７は、ＴＡＳＳＩＳＴを呼び出す一実施形態を示し、図１８は、ＰＥＲＦＯＲＭ ＰＲＯＣＥＳＳＯＲ ＡＳＳＩＳＴ命令の形式の一例を示し、図１９は、ＰＥＲＦＯＲＭ ＰＲＯＣＥＳＳＯＲ ＡＳＳＩＳＴ命令と関連した処理の一例を示す。一例において、論理／命令が、プロセッサにより実施される。
最初に図１７を参照すると、一実施形態において、トランザクションがアボートされたかどうかの判断が行われる（ステップ１５００）。トランザクションは、プロセッサ上で実行されているコンピュータ・プログラム内に含まれるＴＢＥＧＩＮなどの命令によって開始される。コンピュータ・プログラムは、アボートを検出し、トランザクションを再試行する前に、トランザクション・アボート（ＴＡＳＳＩＳＴ）機能を呼び出し、トランザクションが再試行であることをプロセッサに知らせる（ステップ１５０２）。これにより、プロセッサ（例えば、ハードウェア、ファームウェア）が、トランザクションがアボートした回数に応じて１又は複数のアクションを実施し、トランザクションを成功裏に実行する可能性を高めることが可能になる。トランザクション支援操作を呼び出した後、トランザクションを再実行する（ステップ１５０４）。
トランザクションの実行を容易にするためのアクションの選択に関するさらなる詳細が、本明細書に説明される。一例において、トランザクションがアボートした頻度のカウントを与えるアボート・カウンタが保持される。カウンタは、トランザクションがアボートされる度にインクリメントし、トランザクションが成功裏に完了した時、又はそれ以上のトランザクションの再実行をもたらさない割り込み時、ゼロにリセットされる。カウントが閾値（例えば、６３カウント）に達した場合、割り込みが提示され、トランザクション実行は失敗に終わり、カウンタがリセットされる。しかしながら、カウントが閾値に達する前、トランザクションを成功裏に実行する可能性を高めるために多数のアクションをとることができる。これらのアクションには、トランザクションを実行しているプロセッサ内で実行されるアクション、及び／又は競合するプロセッサ（ＣＰＵ）に対して実行されるアクションが含まれる。
同じプロセッサ内で、アボート・カウント、及び、同じ又は重複するアボート・カウントを有するアクションの選択基準に応じて、以下のアクションの１つ又は複数をとることができる。：即ち、トランザクションを再実行する（カウント１−３）；例えばスイッチにより分岐予測をディスエーブルにする（カウント８−２０）；一例において、パイプラインのバックエンドが空のとき、命令フェッチ時にキャッシュ・ライン境界を超えることを可能にすることのみにより達成される現在の命令のキャッシュ・ライン境界を超える投機的命令フェッチをディスエーブルにする（カウント８−２０）；例えばスイッチを介してスーパースカラ（super-scalar）ディスパッチをディスエーブルにする（カウント８−２０）；例えばスイッチを介してアウト・オブ・オーダー式実行をディスエーブルにする（カウント８−２０）；フェッチのみの要求の場合でも、全てのキャッシュ・ミスを排他的にフェッチする（カウント８−２０）；パイプライン全体を通して一度に単一の命令を実行する（カウント２１−２３）、スーパー・スカラ・ディスパッチをディスエーブルにする（カウント２４−２８）；パイプライン全体を通して一度に単一の命令を実行し、全てのキャッシュ・ミスを排他的にフェッチする（カウント３２−６３）。これらのアクションの一部を使用する際、プロセッサ・パイプラインの投機の積極度は、反復するトランザクション・アボートにおいて連続的に制限される。プロセッサ・パイプラインの完全な投機の積極度は、トランザクションの成功裏の完了、又はもはやトランザクションの再試行をもたらさない割り込みに基づいて回復される。
一実施形態において、特定のカウントについての全てのアクションが、例えば同時に実行される。別の実施形態においては、重複が存在するとき、例えばリストから順番に選択すること、選択機能に基づいてランダムに選択すること、又は他の技術に基づいて、ひとつのアクションがもう他のアクションと比較して選択される。
さらに、次のレベルのアボート・カウントに進むと、一例において、選択されたアクセスが、以前のアクションに置き換わる。例えば、以前にディスエーブルにされた何かがイネーブルにされ、新しいアクションがとられる。しかしながら、さらに別の実施形態においては、新しいアクションは、以前のアクションに加えられるものである。従って、本明細書で用いられる場合、別のアクションは、以前のアクションに置き換わる、以前のアクションに加えられる、又はその何らかの組み合わせである。さらに、別のアクションは、以前のアクションと同じであることも、又は以前のアクションとは異なることもある。
一例として、アクションは、特別な処理モード（例えば、分岐予測をディスエーブルにする等）をイネーブルにするハードウェア・ビットを設定するファームウェアにより実施される。ハードウェアは、カウントがリセットされるのと同じ条件下でこのビットを自動的にリセットする。
上記のアクションの１つ又は複数を実施し、カウントが選択された値又はレベルに達した後、トランザクションが引き続きアボートするべき場合、競合するプロセッサに対して、アクションをとることができる。例えば、アボート４−１５において、ランダム遅延を実施することができる；アボート１６−２３において、このプロセッサが実行中のパーティション（例えば、ＬＰＡＲゾーン）の他のプロセッサに対してセマフォを獲得し、従って、他のプロセッサにおける作業を中止することができる。同様に、カウント２４−６３において、セマフォを、システム全体に対して獲得することができ、システム内の全てのプロセッサは、セマフォがクリアされるまで、操作を中止することになる。この処理モードにおいて、セマフォが獲得される選択レベルに達したことに基づいて、ファームウェア・ルーチンを呼び出し、例えば、コンペア・アンド・スワップ機構を用いてセマフォを獲得する。セマフォが獲得されると、割り込みは、適切なプロセッサ（例えば、同じパーティション内のプロセッサ、又はシステム若しくは他の何らかのサブセットの全てのプロセッサ）にブロードキャストされる。次に、プロセッサは、ファームウェア・ルーチンを終了し、正常終了又は割り込みまで１回又は複数回トランザクションを再実行する。セマフォは、トランザクションが正常終了するか又はもはや再試行されない場合にリセットされる。
上記の実施形態において、アボート・カウントに基づいてアクションがとられるが、別の実施形態においては、アボート理由及び／又はカウントに基づいて、アクションがとられる。従って、条件がカウントであるアボート条件、アボート理由、又はカウントとアボート理由の組み合わせに基づいて、アクションがとられる、といわれる。例えば、プロセッサは、アボートが別のＣＰＵに起因したことを検出し、セマフォを獲得することができる。これを例えば、「アボート＜１６であり、アボートが別のＣＰＵとの競合に起因する場合→セマフォを獲得する」など、カウントと組み合わせることもできる。多くの変形及び可能性が存在する。
上述のように、一実施形態において、トランザクション・アボート支援機能は、ＰＥＲＦＯＲＭ ＰＲＯＣＥＳＳＯＲ ＡＳＳＩＳＴ命令の一部である。従って、ＰＥＲＦＯＲＭ ＰＲＯＣＥＳＳＯＥ ＡＳＳＩＳＴ命令の一実施形態に関するさらなる詳細が、図１８を参照して説明される。一実施形態において、ＰＥＲＦＯＲＭ ＰＲＯＣＥＳＳＯＲ ＡＳＳＩＳＴ命令１５３０は、プロセッサ支援操作実施（perform processor assist operation）を指定するオペコードを含むオペコード・フィールド１５３２、マスク・フィールド（Ｍ３）１５３４、並びに本明細書で説明するように使用される２つのレジスタ・フィールドＲ１ １５３６及びＲ２ １５３８を含む。
Ｍ３フィールド１５３４は、例えば、実施されるプロセッサ支援機能を指定する４ビットの符号なし２進整数機能コードを含む。ＰＥＲＦＯＲＭ ＰＲＯＣＥＳＳＯＲ ＡＳＳＩＳＴについての機能コードは、一例において以下の通りである。
一実施形態において、各々の支援機能の操作、及び機能により使用されるレジスタは、以下の通りである。：
トランザクション・アボート支援：Ｍ３フィールドの機能コードが１のとき、プロセッサは、制約なしトランザクションなどのアボートされたトランザクションに続いて支援が要求される。
プログラムは、汎用レジスタＲ１のビット３２−６３内に、制約なしトランザクションが繰り返しアボートされた回数を指定する、３２ビットの符号なし２進整数を与えることが期待される。この整数の値に応じて、プロセッサは、１つ又は複数のアクションをとり、さらに段階的に拡大される回復アクションもとり、後の実行においてトランザクションが成功裏に完了する可能性を高めることができる。
一例において、汎用レジスタＲ１のビット０−３１は無視され、レジスタのビット３２−６３は変更されない。命令の汎用レジスタＲ２フィールドは、ゼロにすべきであり、さもなければ、プロセッサは将来、互換性のある状態で動作することができない。
予約される：予約される機能コードを指定するべきではなく、さもなければ、プロセッサは詳細、互換性のある状態で動作することができない。
条件コード：コードは変更されないままである。
プログラム例外：
＊操作例外（プロセッサ支援ファシリティはインストールされない）
＊トランザクション制約例外
注記
１．トランザクション・アボート支援機能において、トランザクションが再実行されるときに、汎用レジスタＲ１の値がより大きいことは、必ずしも成功裏の完了を保証するものではなく、それがＣＰＵを不必要に遅延させることがある。従って、プログラムは、レジスタにおいてトランザクションがアボートされた回数の正確なカウントを与えるべきである。
汎用レジスタＲ１のビット３２−６３における１の値は、トランザクションが一度アボートされたことを意味し、２の値は、トランザクションが二度アボートされたことを意味し、以下同様である。
２．以下は、アボートされたトランザクションに続いてトランザクション・アボート支援を呼び出すための、ＰＰＡ命令の使用の一例を示す。
３．プロセッサ支援ファシリティは、指定されたメモリ位置のファシリティ・ビット４９により示される。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの一例において、ＳＴＯＲＥ ＦＡＣＩＬＩＴＹ ＬＩＳＴ命令は、どのファシリティが利用可能かの表示を、プログラムにより指定されるストレージ位置に格納するために使用される。この例では、その位置のビット４９は、プロセッサ支援ファシリティが利用可能かどうかを指定する。
ＰＥＲＦＯＲＭ ＰＲＯＣＥＳＳＯＥ ＡＳＳＩＳＴ命令と関連した論理の一実施形態が、図１９を参照して説明される。一例において、トランザクションを実行しているプロセッサなどのプロセッサがこの論理を実施する。
最初に、命令を実行しているプロセッサは、例外が認識されるかどうかを判断する（問い合わせ１５５０）。例外が認識される場合、例外に対処する（ステップ１５５２）。例えば、プロセッサ支援ファシリティがインストールされていない場合、操作例外が認識され、操作が抑止され（例えば、ビット４９が０に設定される）：再実行されるトランザクションが制約付きトランザクション・モードにある場合、トランザクション制約付き例外が認識され、操作が抑止される。
例外がない場合、処理は、命令の実行、具体的にはＭ３フィールドの検査を続行する（ステップ１５５４）。Ｍ３フィールドが、トランザクション・アボート支援操作を指定するある値（例えば、１）に設定された場合（問い合わせ１５５６）、プロセッサに支援を知らせる（ステップ１５５８）。例えば、命令のＲ１フィールドにより獲得される、トランザクションがアボートした回数を含む何らかの情報が、プロセッサに与えられる（ステップ１５６０）。
問い合わせ１５５６に戻ると、この実施形態において、Ｍ３フィールドが、トランザクション・アボート支援操作を指定するある値に設定されない場合、処理は完了する。
上述されたのは、様々な理由が原因でアボートされ得るトランザクション実行を開始する命令（ＴＢＥＧＩＮ）、及び、トランザクションのアボートが発生した後に使用されてトランザクションが再試行されることをハードウェアに示す機能（ＴＡＳＳＩＳＴ）を含むトランザクション・メモリ・ファシリティの一実施形態である。ＴＡＳＳＩＳＴを発行した直後、ＴＢＥＧＩＮが発行されて、トランザクションを再試行する。同じトランザクション・コードを呼び出すことなくトランザクション機能を果たすために、（例えば、ソフトウェアにより）代替的な経路（即ち、ソフトウェア・フォールバック経路）がとられる場合、ＴＡＳＳＩＳＴ命令は発行されない。
一実施形態においてＴＡＳＳＩＳＴは、最後の成功した実行からトランザクションがどのくらいの頻度でアボートされたかを示すオペランド（及び／又は他のオペランド）を含む、ＰＥＲＦＯＲＭ ＰＲＯＣＥＳＳＯＲ ＡＳＳＩＳＴ命令の一部として呼び出される。プロセッサにより実施されるアクションは、そのカウント（及び／又は、他のオペランド）に依存する。
プロセッサは、次の再試行時にトランザクションが成功裏に完了する可能性を高めるために即時アクション（immediate action）を実施することができる。例えば、ＴＡＳＳＩＳＴは、次の再試行時にトランザクションが成功裏に完了する可能性を高めるために、次のトランザクション実行フェーズ中にＣＰＵが使用するＣＰＵ内部状態（例えば、上述のような、アウト・オブ・オーダー式実行をディスエーブルにする、分岐をディスエーブルにする等）を設定する。
さらに、アボート・プロセス中、ＣＰＵ内で状態が保存される（例えば、トランザクション・アボート理由）。一実施形態において、ＴＡＳＳＩＳＴは、保存された状態を単独で、又はアボート・カウントと組み合わせて使用し、どのアクションを実施すべきかを判断する。
ＴＡＳＳＩＳＴは、特定の命令ストリームの再実行についての操作モードを変更する。一例において、特定の命令ストリームは、トランザクション・メモリ・システム内のトランザクションである。
上記に加えて、ロックのような典型的な（粗い粒度の）シリアル化を用いずに、メモリにおける複数の不連続オブジェクトを更新し、マルチプロセッサの性能を著しく向上させる可能性をもたらす有効な手段がさらに提供される。つまり、ロック及びセマフォのような典型的な技術により与えられる、より粗い粒度のストレージ・アクセス順序付けを実施することなく、複数の不連続オブジェクトが更新される。面倒な復旧のセットアップなしに投機的実行が与えられ、単純な小さいフットプリントでの更新のための制約付きトランザクションが与えられる。
トランザクション実行は、これらに限定されるものではないが、部分的インライン化、投機的処理、及びロック省略（lock elision）を含む、様々なシナリオで用いることができる。部分的インライン化において、実行される経路内に含まれる部分的領域は、ＴＢＥＧＩＮ／ＴＥＮＤにおいてラップされる。側部出口（side-exit）から状態をロールバックするためにＴＡＢＯＲＴをその中に含ませることができる。Ｊａｖａ（登録商標）におけるような投機については、トランザクションを用いて、逆参照されたポインタ上でのヌルチェックをループの端に遅延させることができる。ポインタがヌルである場合、トランザクションは、ＴＢＥＧＩＮ／ＴＥＮＤ内に含まれるＴＡＢＯＲＴを用いて安全にアボートすることができる。
ロック省略については、その使用の一例を図２０−図２１に説明し、コード片を以下に提供する。
図２０は、複数のキュー要素１６０２ａ−１６０２ｄの二重連結リスト１６００を示す。新しいキュー要素１６０２ｅがキュー要素の二重連結リスト１６００に挿入される。各々のキュー要素１６０２ａ−１６０２ｅは、正方向ポインタ１６０４ａ−１６０４ｅ及び逆方向ポインタ１６０６ａ−１６０６ｅを含む。図２１に示すように、キュー要素１６０２ｅをキュー要素１６０２ｂと１６０２ｃとの間に挿入するためには、（１）キュー要素１６０２ｂを指し示すように逆方向ポインタ１６０６ｅを設定する、（２）キュー要素１６０２ｃを指し示すように正方向ポインタ１６０４ｅを設定する、（３）キュー要素１６０２ｅを指し示すように逆方向ポインタ１６０６ｃを設定する、及び（４）キュー要素１６０２ｅを指し示すように正方向ポインタ１６０４ｂを設定する。
図２０−図２１に対応する例示的なコード片は、以下の通りである。
＊Ｒ１−挿入される新しいキュー要素のアドレス
＊挿入ポイントのアドレス。新しい要素は、その要素がＲ２により指し示される前に挿入される。
一例において、トランザクションがロック省略のために用いられるがフォールバック経路がロックを用いる場合、トランザクションは、少なくともそのロックワードをフェッチして、それが利用可能かどうかを確認する。プロセッサは、別のＣＰＵがロックに非トランザクション・アクセスを行った場合、トランザクションがアボートすることを保証する。
本明細書で用いられる場合、ストレージ、中央ストレージ、主ストレージ、メモリ及び主メモリは、慣例によって暗黙的に又は明示的に、特に断りのない限り、交換可能に用いられる。さらに、一実施形態においては、トランザクションの効果的な遅延は、選択されたトランザクションの完了まで、主メモリへのトランザクション・ストアのコミットを遅延させることを含み、別の実施形態においては、トランザクションの効果的な遅延は、メモリに対するトランザクション更新を可能にすること、しかしながら古い値を保持すること、およびアボート時にメモリを古い値に復元することを含む。
当業者であれば理解するように、１つ又は複数の態様は、システム、方法又はコンピュータ・プログラムとして具体化することができる。従って、１つ又は複数の態様は、完全にハードウェアの実施形態、完全にソフトウェアの実施形態（ファームウェア、常駐ソフトウェア、マイクロコード等を含む）、又はソフトウェアの態様とハードウェアの態様とを組み合わせた実施形態の形態をとることができ、本明細書においては、これらは全て、一般的に「回路」、「モジュール」又は「システム」と呼ぶことがある。さらに、１つ又は複数の態様は、媒体内に具体化されたコンピュータ可読プログラム・コードを有する、１つ又は複数のコンピュータ可読媒体内に具体化されたコンピュータ・プログラムの形態をとることができる。
１つ又は複数のコンピュータ可読媒体のいずれかの組み合わせを用いることもできる。コンピュータ可読媒体は、コンピュータ可読ストレージ媒体とすることができる。コンピュータ可読ストレージ媒体は、例えば、これらに限定されるものではないが、電子、磁気、光学、電磁気、赤外線若しくは半導体のシステム、装置若しくはデバイス、又はこれらのいずれかの適切な組み合わせとすることができる。コンピュータ可読ストレージ媒体のより具体的な例（非網羅的なリスト）として、以下のもの、即ち、１つ又は複数の配線を有する電気的接続、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能なプログラム可能読み出し専用メモリ（ＥＰＲＯＭ又はフラッシュ・メモリ）、光ファイバ、ポータブル・コンパクト・ディスク型読み出し専用メモリ（ＣＤ−ＲＯＭ）、光記憶装置、磁気記憶装置、又は上記のいずれかの適切な組み合わせが挙げられる。本明細書の文脈においては、コンピュータ可読ストレージ媒体は、命令実行システム、装置若しくはデバイスによって又はそれらと関連して用いるためのプログラムを収容又は格納することが可能な、任意の有形媒体とすることができる。
図２２を参照すると、一例において、コンピュータ・プログラム製品１７００は、例えば、１つ又は複数の実施形態を提供し、容易にするように、その上にコンピュータ可読プログラム・コード手段又は論理１７０４を格納するための、１つ又は複数の一時的でないコンピュータ可読ストレージ媒体１７０２を含む。
コンピュータ可読媒体上に具体化されたプログラム・コードは、これらに限定されるものではないが、無線、有線、光ファイバ・ケーブル、ＲＦ等、又はこれらの任意の適切な組み合わせを含む、適切な媒体を用いて伝送することができる。
１つ又は複数の実施形態のための動作を実行するためのコンピュータ・プログラム・コードは、Ｊａｖａ（登録商標）、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋などのようなオブジェクト指向型プログラミング言語、及び、「Ｃ」プログラミング言語などのような従来の手続き型プログラミング言語、アセンブラ、又は類似のプログラミング言語を含む、１つ又は複数のプログラミング言語の任意の組み合わせで記述することができる。プログラム・コードは、全体をユーザのコンピュータ上で実行することができ、独立型ソフトウェア・パッケージとして部分的にユーザのコンピュータ上で実行することができ、一部をユーザのコンピュータ上で実行し、一部を遠隔コンピュータ上で実行することができ、又は全体を遠隔コンピュータ若しくはサーバ上で実行することができる。後者のシナリオにおいては、遠隔コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）若しくは広域ネットワーク（ＷＡＮ）を含むいずれかのタイプのネットワークを通じてユーザのコンピュータに接続されるか、又は（例えば、インターネット・サービス・プロバイダを用いたインターネットを通じて）外部コンピュータへの接続をなすことができる。
１つ又は複数の実施形態は、本明細書において、方法、装置（システム）及びコンピュータ・プログラムのフローチャート図及び／又はブロック図を参照して説明される。フローチャート図及び／又はブロック図の各ブロック、並びにフローチャート図及び／又はブロック図におけるブロックの組み合わせは、コンピュータ・プログラム命令によって実装できることが理解されるであろう。これらのコンピュータ・プログラム命令を、汎用コンピュータ、専用コンピュータ、又は他のプログラム可能データ処理装置のプロセッサに与えて、マシンを製造し、その結果、コンピュータ又は他のプログラム可能データ処理装置のプロセッサによって実行される命令が、フローチャート及び／又はブロック図の１つ又は複数のブロックにおいて指定された機能／動作を実装するための手段を生成するようにすることができる。
これらのコンピュータ・プログラム命令を、コンピュータ、他のプログラム可能データ処理装置、又は他のデバイスを特定の方式で機能させるように指示することができるコンピュータ可読媒体内に格納し、その結果、そのコンピュータ可読媒体内に格納された命令が、フローチャート及び／又はブロック図の１つ又は複数のブロックにおいて指定された機能／動作を実装する命令を含む製品を製造するようにすることもできる。
コンピュータ・プログラム命令を、コンピュータ、他のプログラム可能データ処理装置、又は他のデバイス上にロードして、そのコンピュータ、他のプログラム可能装置、又は他のデバイス上で一連の動作ステップを行わせてコンピュータ実装プロセスを生成し、それにより、そのコンピュータ又は他のプログラム可能装置上で実行される命令が、フローチャート及び／又はブロック図の１つ又は複数のブロックにおいて指定された機能／動作を実施するためのプロセスを提供するようにすることもできる。
図面内のフローチャート及びブロック図は、種々の実施形態による、システム、方法及びコンピュータ・プログラムの可能な実装のアーキテクチャ、機能及び動作を示す。この点に関して、フローチャート又はブロック図内の各ブロックは、指定された論理機能を実行するための１つ又は複数の実行可能な命令を含む、モジュール、セグメント又はコードの一部を表すことができる。幾つかの代替的な実施において、ブロック内に記された機能は、図面内に記された順序とは異なる順序で行われることがあることにも留意すべきである。例えば、連続して示された２つのブロックは、関与する機能に応じて、実際には実質的に同時に実行されることもあり、又はこれらのブロックは、ときには逆の順序で実行されることもある。ブロック図及び／又はフローチャート図の各ブロック、並びにブロック図及び／又はフローチャート図内のブロックの組み合わせは、指定された機能又は動作を行う専用ハードウェアベースのシステム、又は専用ハードウェアとコンピュータ命令との組み合わせによって実装することができることにも留意されたい。
上記に加えて、１つ又は複数の態様は、顧客環境の管理を提供するサービス・プロバイダによって供与、提供、配置、管理、サービス等を行うことができる。例えば、サービス・プロバイダは、１又は複数の顧客のために１つ又は複数の態様を実施するコンピュータ・コード及び／又はコンピュータ・インフラストラクチャの作成、保守、サポート等を行うことができる。見返りに、サービス・プロバイダは、例として、予約申し込み及び／又は報酬契約の下で顧客から支払いを受けることができる。付加的に又は代替的に、サービス・プロバイダは、１又は複数の第三者に対する広告内容の販売から支払いを受けることができる。
１つの態様において、１つ又は複数の実施形態を実施するために、アプリケーションを配置することができる。一例として、アプリケーションの配置は、１つ又は複数の実施形態を実施するように動作可能なコンピュータ・インフラストラクチャを提供することを含む。
更に別の態様として、コンピュータ可読コードをコンピュータ・システムに統合することを含む、コンピュータ・インフラストラクチャを配置することができ、そこでは、コードは、コンピューティング・システムと協働して、１つ又は複数の実施形態を実施することができる。
更に別の態様として、コンピュータ可読コードをコンピュータ・システムに統合することを含む、プロセスを提供することができる。コンピュータ・システムは、コンピュータ可読媒体を含み、ここで、コンピュータ媒体は、１つ又は複数の実施形態を含む。コードは、コンピュータ・システムと協働して、１つ又は複数の実施形態を実施することができる。
種々の実施形態が上述されたが、これらは例にすぎない。例えば、他のアーキテクチャのコンピューティング環境を使用することができる。さらに、異なる命令、命令形式、命令フィールド、及び／又は命令の値を使用することができる。加えて、異なる、他の及び／又は付加的な診断情報及び／又はトランザクション診断ブロックのタイプを提供／使用することができる。さらに、他のアクション、アボート・コード、及び／又はアボート理由を提供することができる。多くの変形が可能である。
さらに、他のタイプのコンピューティング環境の恩恵を受け、これを使用することができる。一例として、プログラム・コードを格納及び／又は実行するのに適しており、システム・バスを介してメモリ要素に直接又は間接的に結合された少なくとも２つのプロセッサを含む、データ処理システムを使用することができる。メモリ要素は、例えば、プログラム・コードの実際の実行中に用いられるローカル・メモリ、大容量記憶装置、及び実行中に大容量記憶装置からコードを取り出さなければならない回数を減らすために少なくとも幾つかのプログラム・コードの一時的なストレージを提供するキャッシュ・メモリを含む。
入力／出力即ちＩ／Ｏデバイス（これらに限定されるものではないが、キーボード、ディスプレイ、ポインティング・デバイス、ＤＡＳＤ、テープ、ＣＤ、ＤＶＤ、サムドライブ及び他のメモリ媒体等）は、直接システムに結合することもでき、又は介在するＩ／Ｏコントローラを介してシステムに結合することができる。ネットワーク・アダプタをシステムに結合させて、データ処理システムが、介在する私的ネットワーク又は公衆ネットワークを通じて他のデータ処理システム又は遠隔プリンタ若しくはストレージ・デバイスに結合できるようにすることもできる。モデム、ケーブル・モデム及びイーサネット・カードは、ネットワーク・アダプタの利用可能なタイプのうちのほんの数例である。
図２３を参照すると、１つ又は複数の実施形態を実装するためのホスト・コンピュータ・システム５０００の代表的なコンポーネントが描かれる。代表的なホスト・コンピュータ５０００は、コンピュータ・メモリ（即ち、中央ストレージ）５００２と通信する１つ又は複数のＣＰＵ５００１と、他のコンピュータ若しくはＳＡＮなどとの通信のためのストレージ媒体デバイス５０１１及びネットワーク５０１０に対するＩ／Ｏインターフェースとを含む。ＣＰＵ５００１は、アーキテクチャ化命令セット及びアーキテクチャ化機能を有するアーキテクチャに準拠している。ＣＰＵ５００１は、アクセス・レジスタ変換（ＡＲＴ）５０１２を有し、これは、プログラム・アドレス（仮想アドレス）をメモリの実アドレスに変換するための動的アドレス変換（ＤＡＴ）５００３により用いられるアドレス空間を選択するためのＡＲＴルックアサイド・バッファ（ＡＬＢ）５０１３を含む。ＤＡＴは、典型的には、変換をキャッシュに入れるための変換ルックアサイド・バッファ（ＴＬＢ）５００７を含み、後でコンピュータ・メモリ５００２のブロックにアクセスしたときにアドレス変換による遅延を必要とせずに済むように変換をキャッシュに入れるための、変換ルックアサイド・バッファ（ＴＬＢ）５００７を含む。典型的には、キャッシュ５００９は、コンピュータ・メモリ５００２とプロセッサ５００１との間で用いられる。キャッシュ５００９は、１つより多くのＣＰＵが利用できる大型キャッシュと、大型キャッシュと各ＣＰＵとの間のより小型で高速な（下位レベルの）キャッシュとを有する階層構造とすることができる。いくつかの実施において、下位レベルのキャッシュは、命令フェッチ及びデータ・アクセスのための個別の下位レベル・キャッシュを提供するように分割される。一実施形態において、ＴＸファシリティについては、トランザクション診断ブロック（ＴＤＢ）５１００及び１つ又は複数のバッファ５１０１を、キャッシュ５００９及びメモリ５００２の１つ又は複数に格納することができる。一例においては、ＴＸモードにおいて、データは最初にＴＸバッファに格納され、ＴＸモードが終了すると（例えば、最外ＴＥＮＤ）、バッファ内のデータは、メモリに格納（コミット）されるか、又は、アボートがある場合、バッファ内のデータが廃棄される。
一実施形態において、命令は、命令フェッチ・ユニット５００４によりメモリ５００２からキャッシュ５００９を介してフェッチされる。命令は、命令デコード・ユニット５００６内でデコードされ（幾つかの実施形態においては他の命令と共に）命令実行ユニット５００８にディスパッチされる。典型的には、幾つかの実行ユニット５００８、例えば、算術演算実行ユニット、浮動小数点実行ユニット及び分岐命令実行ユニットが用いられる。さらに、ＴＸファシリティの一実施形態において、種々のＴＸ制御５１１０を用いることができる。命令は、実行ユニットにより、必要に応じて命令が指定するレジスタ又はメモリからのオペランドにアクセスすることにより実行される。オペランドがメモリ５００２からアクセスされる（ロードされる又はストアされる）場合には、典型的には、ロード／ストア・ユニット５００５が、実行されている命令の制御下でアクセスを取り扱う。命令は、ハードウェア回路若しくは内部マイクロコード（ファームウェア）、又はこの両方の組み合わせにより実行することができる。
ＴＸファシリティの態様によると、プロセッサ５００１は、ＰＳＷ５１０２（例えばＴＸ及び／又はアボートＰＳＷ）、ネスト化深さ５１０４、ＴＤＢＡ５１０６及び１つ又は複数の制御レジスタ５１０８も含む。
既述のように、コンピュータ・システムは、ローカル（又は、主）ストレージ内の情報、並びにアドレス指定、保護、並びに参照及び変更記録を含む。アドレス指定の幾つかの態様は、アドレスの形式、アドレス空間の概念、アドレスの種々のタイプ及び１つのタイプのアドレスが別のタイプのアドレスに変換される方法を含む。主ストレージの一部は、恒久的に割り当てられたストレージ位置を含む。主ストレージは、システムに、直接アドレス可能なデータの高速アクセス・ストレージを提供する。データ及びプログラムの両方とも、これらが処理される前に（入力デバイスから）主ストレージにロードされる。
主ストレージは、キャッシュと呼ばれることがある、１つ又は複数のより小型の高速アクセス・バッファ・ストレージを含むことができる。キャッシュは、典型的には、ＣＰＵ又はＩ／Ｏプロセッサと物理的に関連付けられる。物理的構造の、性能を除いた効果及び別個のストレージ媒体の使用は、一般に、プログラムにより観察することができない。
命令及びデータ・オペランドに対して、別個のキャッシュを維持することができる。キャッシュ内の情報は、キャッシュ・ブロック又はキャッシュ・ライン（又は、簡単に言えばライン）と呼ばれる整数境界上の連続バイトで維持される。モデルは、キャッシュ・ラインのサイズをバイト単位で戻すＥＸＴＲＡＣＴ ＣＡＣＨＥ ＡＴＴＲＩＢＵＴＥ命令を提供することができる。モデルはまた、データ又は命令キャッシュへのストレージのプリフェッチ又はキャッシュからのデータの解放を行うＰＲＥＦＥＴＣＨ ＤＡＴＡ及びＰＲＥＦＥＴＣＨ ＤＡＴＡ ＲＥＬＡＴＩＶＥ ＬＯＮＧ命令も提供することができる。
ストレージは、ビットの水平の長い文字列として見ることができる。殆どの操作では、ストレージへのアクセスは、左から右への順で進行する。ビットの文字列は、８ビット単位で細分される。この８ビットの単位はバイトと呼ばれ、これは全ての情報形式の基本構成単位である。ストレージ内の各々のバイト位置は、負でない固有の整数により識別され、この整数がバイト位置のアドレス、即ち、簡単にバイト・アドレスである。隣接するバイト位置は連続するアドレスを有し、左端の０から始まって左から右へ順に進行する。アドレスは、符号なしの２進整数であり、２４ビット、３１ビット又は６４ビットである。
情報は、ストレージとＣＰＵ又はチャネル・サブシステムとの間で、一度に１バイトずつ、又は１グループ分のバイトで伝送される。特に断りのない限り、例えばｚ／Ａｒｃｈｉｔｅｃｔｕｒｅにおいて、ストレージ内のバイト・グループは、グループの左端のバイトによりアドレス指定される。グループ内のバイト数は、実行される操作により暗黙的に決定される場合、又は明示的に決定される場合がある。ＣＰＵ操作に使用される場合、バイト・グループはフィールドと呼ばれる。各々のバイト・グループ内において、例えばｚ／Ａｒｃｈｉｔｅｃｔｕｒｅにおいて、ビットは、左から右の順に番号付けされる。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅにおいて、左端のビットを「最上位」ビットと呼び、右端のビットを「最下位」ビットと呼ぶことがある。しかしながら、ビット番号はストレージ・アドレスではない。アドレス指定できるのはバイトだけである。ストレージ内の１つのバイトの個々のビットに対して操作を行うためには、そのバイト全体にアクセスされる。１バイトの中のビットには、（ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅにおいて）左から右に０から７までの番号が付けられる。１つのアドレスの中のビットには、２４ビット・アドレスの場合は、８−３１又は４０−６３の番号が付けられ、又は３１ビット・アドレスの場合は、１−３１又は３３−６３の番号が付けられ、又は６４ビット・アドレスの場合は、０−６３の番号が付けられる。一例においては、ビット８−３１及び１−３１は、３２ビット長の記憶位置（例えばレジスタ）にあるアドレスに適用され、一方、ビット４０−６３及び３３−６３は、６４ビット長の記憶位置にあるアドレスに適用される。複数バイトの任意の他の固定長形式において、形式を構成するビットは、０から始まって連続的に番号が付けられる。エラー検出のため、また好ましくは訂正のため、各々のバイト又はバイト・グループと共に１又は複数の検査ビットを伝送することができる。こうした検査ビットは、マシンにより自動的に生成され、プログラムにより直接制御することはできない。ストレージ容量は、バイト数で表現される。ストレージ・オペランド・フィールドの長さが命令のオペコードで暗黙指定される場合、そのフィールドは固定長を有するといわれ、この長さは１バイト、２バイト、４バイト、８バイト又は１６バイトとすることができる。幾つかの命令に対しては、より大きいフィールドが暗黙指定される。ストレージ・オペランドの長さが暗黙指定されず、明示的に指定される場合は、そのフィールドは可変長を有するといわれる。可変長オペランドは、１バイトのインクリメント（又は幾つかの命令では、２バイトの倍数又は他の倍数で）で長さが変化し得る。情報がストレージ内に配置されると、ストレージへの物理的パスの幅が格納されるフィールドの長さより大きい場合であっても、指定したフィールドに含まれているバイト位置の内容のみが置き換えられる。
情報の特定の単位は、ストレージ内の整数境界上にあるべきである。境界は、そのストレージ・アドレスがバイトでの単位の長さの倍数である場合に、情報の単位に対して整数であると呼ばれる。整数境界上にある２バイト、４バイト、８バイト、１６バイト及び３２バイトのフィールドには、特別な名称が与えられる。ハーフワードは、２バイト境界上にある２個の連続したバイトのグループであり、これは命令の基本構成単位である。ワードは、４バイト境界上にある４個の連続したバイトのグループである。ダブルワードは、８バイト境界上にある８個の連続したバイトのグループである。クワッドワードは、１６バイト境界上にある１６個の連続したバイトのグループである。オクトワードは、３２バイト境界上にある３２個の連続したバイトのグループである。ストレージ・アドレスが、ハーフワード、ワード、ダブルワード、クワッドワード及びオクトワードを指定するとき、そのアドレスの２進表現では、それぞれ１個、２個、３個、４個又は５個の右端の０ビットを含む。命令は、２バイト整数境界上にあるべきである。殆どの命令のストレージ・オペランドは、境界位置合わせ要件を有さない。
命令及びデータ・オペランドに対して別個のキャッシュを実装するデバイスにおいては、ストアが後にフェッチされる命令を変更するかどうかに関係なく、プログラムが、後にフェッチされるキャッシュ・ラインに格納される場合、著しい遅延が生じ得る。
一例において、実施形態は、ソフトウェア（ライセンス内部コード、ファームウェア、マイクロコード、ミリコード、ピココードなどとも呼ばれる場合があるが、そのいずれも１つ又は複数の実施形態と整合性がある）により実施することができる。図２３を参照すると、１つ又は複数の態様を具体化するソフトウェア・プログラム・コードは、ＣＤ−ＲＯＭドライブ、テープドライブ、又はハードドライブといった長期ストレージ媒体デバイス５０１１から、ホスト・システム５０００のプロセッサ５００１によりアクセスすることができる。ソフトウェア・プログラム・コードは、ディスケット、ハードドライブ、又はＣＤ−ＲＯＭのようなデータ処理システムと共に使用するための種々の周知の媒体のいずれかの上で具体化することができる。コードは、こうした媒体上に分散させても、又はコンピュータ・メモリ５００２からユーザに分散させても、又はこうした他のシステムのユーザが使用するために、ネットワーク５０１０上の１つのコンピュータ・システムのストレージから他のコンピュータ・システムに分散させてもよい。
ソフトウェア・プログラム・コードは、種々のコンピュータ・コンポーネント及び１つ又は複数のアプリケーション・プログラムの機能及び相互作用を制御するオペレーティング・システムを含む。プログラム・コードは、通常、ストレージ媒体デバイス５０１１から相対的により高速のコンピュータ・ストレージ５００２にページングされ、そこでプロセッサ５００１による処理のために利用可能になる。ソフトウェア・プログラム・コードをメモリ内、物理的媒体上で具体化し、及び／又は、ネットワークを介してソフトウェア・コードを配布する技術及び方法は周知であり、ここではこれ以上論じない。プログラム・コードは、有形の媒体（これらに限定されるものではないが、電子メモリ・モジュール（ＲＡＭ）、フラッシュ・メモリ、コンパクト・ディスク（ＣＤ）、ＤＶＤ、磁気テープ等）上に作成され格納されたとき、「コンピュータ・プログラム」と呼ばれることが多い。コンピュータ・プログラム媒体は、典型的には、処理回路による実行のために、好ましくはコンピュータ・システム内の処理回路によって読み取り可能である。
図２４は、１つ又は複数の実施形態を実施することができる代表的なワークステーション又はサーバ・ハードウェア・システムを示す。図２４のシステム５０２０は、随意的な周辺機器を含む、パーソナル・コンピュータ、ワークステーション、又はサーバなどの代表的なベース・コンピュータ・システム５０２１を含む。ベース・コンピュータ・システム５０２１は、１つ又は複数のプロセッサ５０２６と、周知の技術に従ってプロセッサ５０２６とシステム５０２１の他のコンポーネントを接続し、これらの間の通信を可能にするために用いられるバスとを含む。バスは、プロセッサ５０２６を、メモリ５０２５及びハードドライブ（例えば、磁気媒体、ＣＤ、ＤＶＤ及びフラッシュ・メモリのいずれかを含む）又はテープドライブを含むことができる長期ストレージ５０２７に接続する。システム５０２１はまた、バスを介して、マイクロプロセッサ５０２６を、キーボード５０２４、マウス５０２３、プリンタ／スキャナ５０３０、及び／又はタッチ・センシティブ・スクリーン、デジタル化された入力パッド等のいずれかのユーザ・インターフェース機器とすることができる他のインターフェース機器といった、１つ又は複数のインターフェース機器に接続する、ユーザ・インターフェース・アダプタを含むこともできる。バスはまた、ディスプレイ・アダプタを介して、ＬＣＤスクリーン又はモニタなどのディスプレイ装置５０２２をマイクロプロセッサ５０２６にも接続する。
システム５０２１は、ネットワーク５０２９と通信する５０２８ことができるネットワーク・アダプタを介して、他のコンピュータ又はコンピュータ・ネットワークと通信することができる。例示的なネットワーク・アダプタは、通信チャネル、トークン・リング、イーサネット（登録商標）又はモデムである。代替的に、システム５０２１は、ＣＤＰＤ（セルラー・デジタル・パケット・データ）カードのような無線インターフェースを用いて通信することもできる。システム５０２１は、ローカル・エリア・ネットワーク（ＬＡＮ）又は広域ネットワーク（ＷＡＮ）又はシステム５０２１内のこうした他のコンピュータと関連付けることができ、又は、別のコンピュータ等とのクライアント／サーバ構成におけるクライアントとすることができる。これら構成の全て、並びに、適切な通信ハードウェア及びソフトウェアは、当技術分野において周知である。
図２５は、１つ又は複数の実施形態を実施することができるデータ処理ネットワーク５０４０を示す。データ処理ネットワーク５０４０は、各々が複数の個々のワークステーション５０４１、５０４２、５０４３、５０４４を含むことができる、無線ネットワーク及び有線ネットワークのような複数の個々のネットワークを含むことができる。さらに、当業者であれば理解するように、１つ又は複数のＬＡＮを含ませることができ、そこで、ＬＡＮは、ホスト・プロセッサに結合された複数のインテリジェント・ワークステーションを含むことができる。
さらに図２５を参照すると、ネットワークはまた、ゲートウェイ・コンピュータ（クライアント・サーバ５０４６）、又はアプリケーション・サーバ（データ・リポジトリにアクセスすることができ、且つ、ワークステーション５０４５から直接アクセスすることもできる遠隔サーバ５０４８）のような、メインフレーム・コンピュータ又はサーバを含むこともできる。ゲートウェイ・コンピュータ５０４６は、各々の個々のネットワークへの入力点のとして働く。ゲートウェイは、１つのネットワーク・プロトコルを別のものに接続するときに必要とされる。ゲートウェイ５０４６は、通信リンクによって別のネットワーク（例えば、インターネット５０４７）に結合できることが好ましい。ゲートウェイ５０４６はまた、通信リンクを用いて、１つ又は複数のワークステーション５０４１、５０４２、５０４３、５０４４に直接結合することもできる。ゲートウェイ・コンピュータは、インターナショナル・ビジネス・マシーンズ・コーポレーションから入手可能なＩＢＭ ｅＳｅｒｖｅｒ Ｓｙｓｔｅｍ ｚサーバを用いて実装することができる。
図２４及び図２５を同時に参照すると、１つ又は複数の態様を具体化することができるソフトウェア・プログラム・コード５０３１には、一般的に、ＣＤ−ＲＯＭドライブ又はハードドライブといった長期ストレージ媒体５０２７から、システム５０２０のプロセッサ５０２６によってアクセスすることができる。ソフトウェア・プログラム・コードは、ディスケット、ハードドライブ、又はＣＤ−ＲＯＭといった、データ処理システムと共に用いるための種々の周知の媒体のいずれかの上で具体化することができる。コードは、そのような媒体上で分散させても、又はメモリからユーザ５０５０、５０５１に分散させても、又は、こうした他のシステムのユーザが用いるために、ネットワーク上の１つのコンピュータ・システムのメモリ若しくはストレージから他のコンピュータ・システムに分散させてもよい。
代替的に、プログラム・コードをメモリ５０２５内で具体化し、プロセッサ・バスを用いてプロセッサ５０２６によってプログラム・コードにアクセスすることができる。このようなプログラム・コードは、種々のコンピュータ・コンポーネントの機能及び相互作用を制御するオペレーティング・システム及び１つ又は複数のアプリケーション・プログラム５０３２を含む。プログラム・コードは、通常、ストレージ媒体５０２７から高速メモリ５０２５にページングされ、そこでプロセッサ５０２６による処理のために利用可能になる。ソフトウェア・プログラム・コードをメモリ内、物理的媒体上で具体化し、及び／又は、ネットワークを介してソフトウェア・コードを配布する技術及び方法は周知であり、ここではこれ以上論じない。プログラム・コードは、有形の媒体（これらに限定されるものではないが、電子メモリ・モジュール（ＲＡＭ）、フラッシュ・メモリ、コンパクト・ディスク（ＣＤ）、ＤＶＤ、磁気テープなどを含む）に格納されたとき、「コンピュータ・プログラム」と呼ばれることが多い。コンピュータ・プログラム媒体は、典型的には、処理回路による実行のために、好ましくはコンピュータ・システム内の処理回路によって読み取り可能である。
プロセッサが最も容易に利用できるキャッシュ（通常、プロセッサの他のキャッシュよりも高速で小さい）は、最下位（Ｌ１又はレベル１）のキャッシュであり、主ストア（主メモリ）は、最上位レベルのキャッシュ（３つのレベルがある場合にはＬ３）である。最下位レベルのキャッシュは、実行されるマシン命令を保持する命令キャッシュ（Ｉ−キャッシュ）と、データ・オペランドを保持するデータ・キャッシュ（Ｄ−キャッシュ）とに分割されることが多い。
図２６を参照すると、プロセッサ５０２６についての例示的なプロセッサの実施形態が示される。典型的には、メモリ・ブロックをバッファに入れてプロセッサ性能を向上させるために、１つ又は複数のレベルのキャッシュ５０５３が用いられる。キャッシュ５０５３は、用いられる可能性が高いメモリ・データのキャッシュ・ラインを保持する高速バッファである。典型的なキャッシュ・ラインは、６４バイト、１２８バイト、又は２５６バイトのメモリ・データである。データをキャッシュに入れるのではなく、命令をキャッシュに入れるために、別個のキャッシュが用いられることが多い。キャッシュ・コヒーレンス（メモリ及びキャッシュ内のラインのコピーの同期）は、多くの場合、当技術分野において周知の種々の「スヌープ」アルゴリズムによって与えられる。プロセッサ・システムの主メモリ・ストレージ５０２５は、キャッシュと呼ばれることが多い。４つのレベルのキャッシュ５０５３を有するプロセッサ・システムにおいて、主ストレージ５０２５は、典型的にはより高速であり、且つ、コンピュータ・システムが利用できる不揮発性ストレージ（ＤＡＳＤ、テープ等）の一部だけを保持するので、レベル５（Ｌ５）のキャッシュと呼ばれることがある。主ストレージ５０２５は、オペレーティング・システムによって主ストレージ５０２５との間でページングされるデータのページを「キャッシュに入れる」。
プログラム・カウンタ（命令カウンタ）５０６１は、実行される現行の命令のアドレスを常時監視している。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅプロセッサのプログラム・カウンタは６４ビットであり、従来のアドレッシング制限をサポートするために、３１ビット又は２４ビットに切り捨てることができる。プログラム・カウンタは、典型的には、コンテキスト・スイッチの際に持続するように、コンピュータのＰＳＷ（プログラム状況ワード）内で具体化される。従って、例えば、オペレーティング・システムにより、プログラム・カウンタ値を有する進行中のプログラムに割り込みをかけることが可能である（プログラム環境からオペレーティング・システム環境へのコンテキスト・スイッチ）。プログラムのＰＳＷは、プログラムがアクティブでない間、プログラム・カウンタ値を保持し、オペレーティング・システムが実行されている間、オペレーティング・システムの（ＰＳＷ内の）プログラム・カウンタが用いられる。典型的には、プログラム・カウンタは、現行の命令のバイト数に等しい量だけインクリメントされる。ＲＩＳＣ命令は、典型的には固定長であり、ＣＩＳＣ命令は、典型的には可変長である。ＩＢＭ ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの命令は、２バイト、４バイト、又は６バイトの長さを有するＣＩＳＣ命令である。例えば、コンテキスト・スイッチ操作又は分岐命令の分岐成立操作により、プログラム・カウンタ５０６１が変更される。コンテキスト・スイッチ操作において、現行のプログラム・カウンタ値は、実行されるプログラムについての他の状態情報（条件コードのような）と共にプログラム状況ワード内に保存され、実行される新しいプログラム・モジュールの命令を指し示す新しいプログラム・カウンタ値がロードされる。分岐成立操作を行い、分岐命令の結果をプログラム・カウンタ５０６１にロードすることにより、プログラムが判断を下すこと又はプログラム内でループすることを可能にする。
典型的には、プロセッサ５０２６の代わりに命令をフェッチするために、命令フェッチ・ユニット５０５５が用いられる。フェッチ・ユニットは、「次の順次命令」、分岐成立命令のターゲット命令、又はコンテキスト・スイッチの後のプログラムの最初の命令のいずれかをフェッチする。今日の命令フェッチ・ユニットは、プリフェッチされた命令を用いることができる可能性に基づいて、命令を投機的にプリフェッチするプリフェッチ技術を用いることが多い。例えば、フェッチ・ユニットは、次の順次命令を含む１６バイトの命令と、付加的なバイトの更なる順次命令とをフェッチすることができる。
次いで、フェッチされた命令が、プロセッサ５０２６によって実行される。一実施形態において、フェッチされた命令は、フェッチ・ユニットのディスパッチ・ユニット５０５６に渡される。ディスパッチ・ユニットは命令をデコードし、デコードされた命令についての情報を適切なユニット５０５７、５０５８、５０６０に転送する。実行ユニット５０５７は、典型的には、命令フェッチ・ユニット５０５５からデコードされた算術命令についての情報を受け取り、命令のオペコードに従ってオペランドに関する算術演算を行う。オペランドは、好ましくは、メモリ５０２５、アーキテクチャ化レジスタ５０５９、又は実行される命令の即値フィールドのいずれかから、実行ユニット５０５７に与えられる。実行の結果は、格納された場合には、メモリ５０２５、レジスタ５０５９、又は他のマシン・ハードウェア（制御レジスタ、ＰＳＷレジスタなどのような）内に格納される。
仮想アドレスは、動的アドレス変換５０６２、随意的にアクセス・レジスタ変換５０６３を用いて、実アドレスに変換される。
プロセッサ５０２６は、典型的には、命令の機能を実行するための１つ又は複数の実行ユニット５０５７、５０５８、５０６０を有する。図２７を参照すると、実行ユニット５０５７は、インターフェース論理５０７１を介して、アーキテクチャ化された汎用レジスタ５０５９、デコード／ディスパッチ・ユニット５０５６、ロード・ストア・ユニット５０６０、及び他のプロセッサ・ユニット５０６５と通信する５０８１ことができる。実行ユニット５０５７は、幾つかのレジスタ回路５０６７、５０６８、５０６９を用いて、算術論理演算ユニット（ＡＬＵ）５０６６が動作する情報を保持することができる。ＡＬＵは、加算、減算、乗算、及び除算などの算術演算、並びに、論理積、論理和、及び排他的論理和、ローテート及びシフトのような論理関数を実行する。ＡＬＵは、設計に依存する専用の演算をサポートすることが好ましい。他の回路は、例えば条件コード及び復旧のサポート論理を含む、他のアーキテクチャ化ファシリティ５０７２を提供することができる。典型的には、ＡＬＵ演算の結果は、出力レジスタ回路５０７０に保持され、この出力レジスタ回路５０７０が、結果を種々の他の処理機能に転送することができる。多数のプロセッサ・ユニットの構成が存在し、本説明は、一実施形態の代表的な理解を与えることのみを意図している。
例えばＡＤＤ命令は、算術及び論理機能を有する実行ユニット５０５７で実行され、一方、例えば浮動小数点命令は、特化された浮動小数点能力を有する浮動小数点実行部で実行される。実行ユニットは、オペランドに対してオペコードが定めた関数を行うことにより、命令が特定したオペランドに対して動作することが好ましい。例えば、ＡＤＤ命令は、命令のレジスタ・フィールドによって特定された２つのレジスタ５０５９内に見出されるオペランドに対して、実行ユニット５０５７により実行することができる。
実行ユニット５０５７は、２つのオペランドに対して算術加算を実行し、結果を第３オペランドに格納し、ここで第３オペランドは、第３のレジスタであっても又は２つのソース・レジスタのいずれかであってもよい。実行ユニットは、シフト、ローテート、論理積、論理和、及び排他的論理和のような種々の論理関数、並びに、加算、減算、乗算、除法のいずれかを含む、種々の代数関数を実行することができる算術論理演算ユニット（ＡＬＵ）５０６６を用いることが好ましい。スカラー演算のために設計されたＡＬＵ５０６６もあり、浮動小数点のために設計されたものＡＬＵ５０６６もある。データは、アーキテクチャに応じて、ビッグ・エンディアン（最下位のバイトが最も高いバイト・アドレスである）、又はリトル・エンディアン（最下位のバイトが最も低いバイト・アドレスである）とすることができる。ＩＢＭ ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅは、ビッグ・エンディアンである。符号付きフィールドは、アーキテクチャに応じて、符号及び大きさ、１の補数、又は２の補数とすることができる。２の補数における負の値又は正の値は、ＡＬＵ内で加法しか必要としないため、ＡＬＵが減算能力を設計する必要がないという点で、２の補数は有利である。数値は、通常、省略表現で記述され、１２ビット・フィールドは、４，０９６バイトブロックのアドレスを定め、通常、例えば４Ｋバイト（キロバイト）ブロックのように記述される。
図２８を参照すると、分岐命令を実行するための分岐命令情報が、典型的には、分岐ユニット５０５８に送られ、この分岐ユニット５０５８は、多くの場合、分岐履歴テーブル５０８２のような分岐予測アルゴリズムを用いて、他の条件付き演算が完了する前に分岐の結果を予測する。条件付き演算が完了する前に、現行の分岐命令のターゲットがフェッチされ、投機的に実行される。条件付き演算が完了すると、投機的に実行された分岐命令は、条件付き演算の条件及び投機された結果に基づいて、完了されるか又は破棄される。典型的な分岐命令は、条件コードを試験し、条件コードが分岐命令の分岐要件を満たす場合、ターゲット・アドレスに分岐することができ、ターゲット・アドレスは、例えば、命令のレジスタ・フィールド又は即値フィールド内に見出されるものを含む幾つかの数に基づいて計算することができる。分岐ユニット５０５８は、複数の入力レジスタ回路５０７５、５０７６、５０７７と、出力レジスタ回路５０８０とを有するＡＬＵ５０７４を用いることができる。分岐ユニット５０５８は、例えば、汎用レジスタ５０５９、デコード・ディスパッチ・ユニット５０５６、又は他の回路５０７３と通信する５０８１ことができる。
例えば、オペレーティング・システムによって開始されるコンテキスト・スイッチ、コンテキスト・スイッチを発生させるプログラム例外又はエラー、コンテキスト・スイッチを発生させるＩ／Ｏ割り込み信号、又は（マルチスレッド環境における）複数のプログラムのマルチスレッド活動を含む様々な理由により、命令のグループの実行に割り込みがかけられることがある。コンテキスト・スイッチ動作は、現在実行中のプログラムについての状態情報を保存し、次いで、起動される別のプログラムについての状態情報をロードすることが好ましい。状態情報は、例えば、ハードウェア・レジスタ又はメモリ内に保存することができる。状態情報は、実行される次の命令を指し示すプログラム・カウンタ値と、条件コードと、メモリ変換情報と、アーキテクチャ化されたレジスタの内容とを含むことが好ましい。コンテキスト・スイッチの活動は、ハードウェア回路、アプリケーション・プログラム、オペレーティング・システム・プログラム、又はファームウェア・コード（マイクロコード、ピココード、又はライセンス内部コード（ＬＩＣ））単独で又はその組み合わせで実施することができる。
プロセッサは、命令により定義された方法に従ってオペランドにアクセスする。命令は、命令の一部の値を用いて即値オペランドを与えることができ、汎用レジスタ又は専用レジスタ（例えば、浮動小数点レジスタ）のいずれかを明示的に指し示す１つ又は複数のレジスタ・フィールドを与えることができる。命令は、オペコード・フィールドによって、オペランドとして識別される暗黙指定されたレジスタを用いることができる。命令は、オペランドのためのメモリ位置を用いることができる。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの長変位ファシリティにより例示されるように、オペランドのメモリ位置を、レジスタ、即値フィールド、又はレジスタと即値フィールドの組み合わせによって与えることができ、命令は、ベース・レジスタ、索引レジスタ、及び即値フィールド（変位フィールド）を定め、これらが、例えば互いに加算されてメモリ内のオペランドのアドレスをもたらす。ここでの位置は、典型的には、特に断りのない限り、主メモリ（主ストレージ）内の記憶位置を意味する。
図２９を参照すると、プロセッサは、ロード／ストア・ユニット５０６０を用いて、ストレージにアクセスする。ロード／ストア・ユニット５０６０は、メモリ５０５３内のターゲット・オペランドのアドレスを取得し、オペランドをレジスタ５０５９又は別のメモリ５０５３の記憶位置にロードすることによってロード操作を行うことができ、或いは、メモリ５０５３内のターゲット・オペランドのアドレスを取得し、レジスタ５０５９又は別のメモリ５０５３の記憶位置から取得したデータをメモリ５０５３内のターゲット・オペランドの記憶位置に格納することによって、ストア操作を行うことができる。ロード／ストア・ユニット５０６０は、投機的なものであってもよく、命令シーケンスに対してアウト・オブ・オーダー式の順序でメモリにアクセスすることができるが、プログラムに対して、命令がインオーダー式に実行されたという外観を維持することになる。ロード／ストア・ユニット５０６０は、汎用レジスタ５０５９、デコード／ディスパッチ・ユニット５０５６、キャッシュ／メモリ・インターフェース５０５３、又は他の要素５０８３と通信することができ、ストレージ・アドレスを計算し、且つ、パイプライン処理を順に行って操作をインオーダー式に保持するための、種々のレジスタ回路、ＡＬＵ５０８５、及び制御論理５０９０を含む。一部の動作は、アウト・オブ・オーダー式とすることができるが、ロード／ストア・ユニットは、アウト・オブ・オーダー式動作が、プログラムに対して、当技術分野において周知のようなインオーダー式に実行されたように見えるようにする機能を提供する。
好ましくは、アプリケーション・プログラムが「見ている」アドレスは、仮想アドレスと呼ばれることが多い。仮想アドレスは、「論理アドレス」及び「実効アドレス」と呼ばれることもある。これらの仮想アドレスは、これらに限定されるものではないが、単に仮想アドレスをオフセット値にプリフィックス付加すること、１つ又は複数の変換テーブルを介して仮想アドレスを変換することを含む、種々の動的アドレス変換（ＤＡＴ）技術の１つによって、物理的メモリ位置にリダイレクトされるという点で仮想のものであり、変換テーブルは、少なくともセグメント・テーブル及びページ・テーブルを単独で又は組み合わせて含むことが好ましく、セグメント・テーブルは、ページ・テーブルを指し示すエントリを有することが好ましい。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅでは、領域第１テーブル、領域第２テーブル、領域第３テーブル、セグメント・テーブル、及び随意的なページ・テーブルを含む、変換の階層構成が提供される。アドレス変換の性能は、仮想アドレスを関連した物理的メモリ位置にマッピングするエントリを含む変換ルックアサイド・バッファ（ＴＬＢ）を用いることにより改善されることが多い。ＤＡＴが変換テーブルを用いて仮想アドレスを変換したときに、エントリが作成される。次いで、後に仮想アドレスを用いることで、低速の順次変換テーブル・アクセスではなく、高速のＴＬＢのエントリを用いることが可能になる。ＴＬＢの内容は、ＬＲＵを含む種々の置換アルゴリズムによって管理することができる。
プロセッサがマルチプロセッサ・システムのプロセッサである場合には、各プロセッサは、コヒーレンシのために、Ｉ／Ｏ、キャッシュ、ＴＬＢ、及びメモリといった共有リソースをインターロック状態に保持する責任を負う。キャッシュ・コヒーレンシを保持する際に、一般的には「スヌープ」技術が用いられる。スヌープ環境においては、共有を容易にするために、各キャッシュ・ラインを、共有状態、排他的状態、変更状態、無効状態等のいずれか１つの状態にあるものとしてマーク付けすることができる。
Ｉ／Ｏユニット５０５４（図２６）は、プロセッサに、例えば、テープ、ディスク、プリンタ、ディスプレイ、及びネットワークを含む周辺機器に取り付けるための手段を与える。Ｉ／Ｏユニットは、ソフトウェア・ドライバによってコンピュータ・プログラムに提示されることが多い。ＩＢＭ（登録商標）によるＳｙｓｔｅｍ ｚのようなメインフレームにおいては、チャネル・アダプタ及びオープン・システム・アダプタが、オペレーティング・システムと周辺機器との間に通信をもたらすメインフレームのＩ／Ｏユニットである。
さらに、他のタイプのコンピューティング環境が、１つ又は複数の態様から利益を得ることができる。一例として、環境は、特定のアーキテクチャ（例えば、命令実行、アドレス変換などのアーキテクチャ化された機能、及びアーキテクチャ化されたレジスタを含む）又はそのサブセットをエミュレートする（例えば、プロセッサ及びメモリを有するネイティブ・コンピュータ・システム上で）エミュレータ（例えば、ソフトウェア又は他のエミュレーション機構）を含むことができる。このような環境においては、エミュレータを実行しているコンピュータが、エミュレートされる機能とは異なるアーキテクチャを有することができたとしても、エミュレータの１又は複数のエミュレーション機能により、１つ又は複数の実施形態が実施され得る。一例として、エミュレーション・モードにおいては、エミュレートされる特定の命令又は操作がデコードされ、適切なエミュレーション機能が構築され、個々の命令又は操作を実施する。
エミュレーション環境においては、ホスト・コンピュータは、例えば、命令及びデータを格納するためのメモリと、メモリから命令をフェッチし、随意的に、フェッチされた命令のためのローカル・バッファリングを提供するための命令フェッチ・ユニットと、フェッチされた命令を受信し、フェッチされた命令のタイプを判断するための命令デコード・ユニットと、命令を実行するための命令実行ユニットとを含む。実行は、データをメモリからレジスタ内にロードすること、データをレジスタから再びメモリに格納すること、又はデコード・ユニットにより判断されるように、何らかのタイプの算術演算又は論理演算を実行することを含むことができる。一例においては、各ユニットは、ソフトウェアで実装される。例えば、ユニットが実行する演算は、エミュレータ・ソフトウェア内の１つ又は複数のサブルーチンとして実装される。
より具体的には、メインフレームにおいて、アーキテクチャ化されたマシン命令は、通常、プログラマによって、今日では「Ｃ」プログラマによって、多くの場合コンパイラ・アプリケーションを介して用いられる。ストレージ媒体内に格納されたこれらの命令は、ｚ／ＡｒｃｈｉｔｅｃｔｕｒｅのＩＢＭ（登録商標）サーバにおいて、又は代替的に他のアーキテクチャを実行するマシンにおいて、ネイティブに実行することができる。これらの命令は、既存の及び将来のＩＢＭ（登録商標）メインフレーム・サーバにおいて、及び、ＩＢＭ（登録商標）の他のマシン（例えば、Ｐｏｗｅｒ Ｓｙｓｔｅｍｓサーバ及びＳｙｓｔｅｍ ｘサーバ）上で、エミュレートすることができる。これらの命令は、ＩＢＭ社（登録商標）、Ｉｎｔｅｌ社（登録商標）、ＡＭＤ社などによって製造されたハードウェアを用いて種々のマシン上でＬｉｎｕｘ（登録商標）を実行しているマシンにおいて実行することができる。Ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ下でそのハードウェア上で実行することに加えて、Ｌｉｎｕｘ（登録商標）を用いること、並びに、一般に実行がエミュレーション・モードにあるＨｅｒｃｕｌｅｓ、ＵＭＸ、又はＦＳＩ（Ｆｕｎｄａｍｅｎｔａｌ Ｓｏｆｔｗａｒｅ，Ｉｎｃ）によるエミュレーションを用いるマシンを用いることもできる。エミュレーション・モードにおいては、ネイティブ・プロセッサによって、エミュレーション・ソフトウェアが実行され、エミュレートされたプロセッサのアーキテクチャをエミュレートする。
ネイティブ・プロセッサは、一般的に、エミュレートされたプロセッサのエミュレーションを実行するためにファームウェア又はネイティブ・オペレーティング・システムのいずれかを含むエミュレーション・ソフトウェアを実行する。エミュレーション・ソフトウェアは、エミュレートされたプロセッサ・アーキテクチャの命令のフェッチと実行を担当する。エミュレーション・ソフトウェアは、エミュレートされたプログラム・カウンタを維持し、命令境界を常時監視している。エミュレーション・ソフトウェアは、一度に１つ又は複数のエミュレートされたマシン命令をフェッチし、ネイティブ・プロセッサにより実行するために、その１つ又は複数のエミュレートされたマシン命令を、対応するネイティブマシン命令のグループに変換することができる。これらの変換された命令は、より速い変換を達成できるようにキャッシュに入れることができる。それにも関わらず、エミュレーション・ソフトウェアは、エミュレートされたプロセッサ・アーキテクチャのアーキテクチャ規則を維持して、オペレーティング・システム及びエミュレートされたプロセッサのために書かれたアプリケーションが正確に動作することを保証しなければならない。さらに、エミュレーション・ソフトウェアは、これらに限定されるものではないが、制御レジスタ、汎用レジスタ、浮動小数点レジスタ、例えばセグメント・テーブル及びページ・テーブルを含む動的アドレス変換機能、割り込み機構、コンテキスト・スイッチ機構、時刻（ＴＯＤ）クロック、及びＩ／Ｏサブシステムへのアーキテクチャ化インターフェースを含む、エミュレートされたプロセッサのアーキテクチャによって識別されるリソースを提供し、オペレーティング・システム又はエミュレートされたプロセッサ上で実行するように設計されたアプリケーション・プログラムが、エミュレーション・ソフトウェアを有するネイティブ・プロセッサ上で実行することができる。
エミュレートされた特定の命令がデコードされ、個々の命令の機能を実行するためのサブルーチンが呼び出される。エミュレートされたプロセッサの機能をエミュレートするエミュレーション・ソフトウェア機能は、例えば、「Ｃ」サブルーチン若しくはドライバにおいて、又は好ましい実施形態の説明を理解した後で当業者の技術の範囲内にあるような特定のハードウェアのためにドライバを提供する他の何らかの方法で実装される。Ｂｅａｕｓｏｌｅｉｌ他による「Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ ｆｏｒ Ｈａｒｄｗａｒｅ Ｅｍｕｌａｔｉｏｎ」という名称の特許文献１、Ｓｃａｌｚｉ他による「Ｐｒｅｐｒｏｃｅｓｓｉｎｇ ｏｆ Ｓｔｏｒｅｄ Ｔａｒｇｅｔ Ｒｏｕｔｉｎｅｓ ｆｏｒ Ｅｍｕｌａｔｉｎｇ Ｉｎｃｏｍｐａｔｉｂｌｅ Ｉｎｓｔｒｕｃｔｉｏｎｓ ｏｎ ａ Ｔａｒｇｅｔ Ｐｒｏｃｅｓｓｏｒ」という名称の特許文献２、Ｄａｖｉｄｉａｎ他による「Ｄｅｃｏｄｉｎｇ Ｇｕｅｓｔ Ｉｎｓｔｒｕｃｔｉｏｎ ｔｏ Ｄｉｒｅｃｔｌｙ Ａｃｃｅｓｓ Ｅｍｕｌａｔｉｏｎ Ｒｏｕｔｉｎｅｓ ｔｈａｔ Ｅｍｕｌａｔｅ ｔｈｅ Ｇｕｅｓｔ Ｉｎｓｔｒｕｃｔｉｏｎｓ」という名称の特許文献３、Ｇｏｒｉｓｈｅｋ他による「Ｓｙｍｍｅｔｒｉｃａｌ Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｂｕｓ ａｎｄ Ｃｈｉｐｓｅｔ Ｕｓｅｄ ｆｏｒ Ｃｏｐｒｏｃｅｓｓｏｒ Ｓｕｐｐｏｒｔ Ａｌｌｏｗｉｎｇ Ｎｏｎ−Ｎａｔｉｖｅ Ｃｏｄｅ ｔｏ Ｒｕｎ ｉｎ ａ Ｓｙｓｔｅｍ」という名称の特許文献４、Ｌｅｔｈｉｎ他による「Ｄｙｎａｍｉｃ Ｏｐｔｉｍｉｚｉｎｇ Ｏｂｊｅｃｔ Ｃｏｄｅ Ｔｒａｎｓｌａｔｏｒ ｆｏｒ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｅｍｕｌａｔｉｏｎ ａｎｄ Ｄｙｎａｍｉｃ Ｏｐｔｉｍｉｚｉｎｇ Ｏｂｊｅｃｔ Ｃｏｄｅ Ｔｒａｎｓｌａｔｉｏｎ Ｍｅｔｈｏｄ」という名称の特許文献５、Ｅｒｉｃ Ｔｒａｕｔによる「Ｍｅｔｈｏｄ ｆｏｒ Ｅｍｕｌａｔｉｎｇ Ｇｕｅｓｔ Ｉｎｓｔｒｕｃｔｉｏｎｓ ｏｎ ａ Ｈｏｓｔ Ｃｏｍｐｕｔｅｒ Ｔｈｒｏｕｇｈ Ｄｙｎａｍｉｃ Ｒｅｃｏｍｐｉｌａｔｉｏｎ ｏｆ Ｈｏｓｔ Ｉｎｓｔｒｕｃｔｉｏｎｓ」という名称の特許文献６及び他の多くを含むがこれらに限定されない、種々のソフトウェア及びハードウェア・エミュレーションの特許は、当業者が利用可能なターゲット・マシンのための異なるマシン用に設計された命令形式のエミュレーションを達成する様々な既知の方法を示す。
図３０において、ホスト・アーキテクチャのホスト・コンピュータ・システム５０００’をエミュレートする、エミュレートされたホスト・コンピュータ・システム５０９２の一例が提供される。エミュレートされたホスト・コンピュータ・システム５０９２では、ホスト・プロセッサ（ＣＰＵ）５０９１は、エミュレートされたホスト・プロセッサ（又は、仮想ホスト・プロセッサ）であり、且つ、ホスト・コンピュータ５０００’のプロセッサ５０９１のものとは異なるネイティブな命令セット・アーキテクチャを有するエミュレーション・プロセッサ５０９３を含む。エミュレートされたホスト・コンピュータ・システム５０９２は、エミュレーション・プロセッサ５０９３がアクセス可能なメモリ５０９４を有する。例示的な実施形態において、メモリ５０９４は、ホスト・コンピュータ・メモリ５０９６の部分と、エミュレーション・ルーチン５０９７の部分とに区分化される。ホスト・コンピュータ・メモリ５０９６は、ホスト・コンピュータ・アーキテクチャに従い、エミュレートされたホスト・コンピュータ・システム５０９２のプログラムに利用可能である。エミュレーション・プロセッサ５０９３は、エミュレートされたプロセッサ５０９１のもの以外のアーキテクチャのアーキテクチャ化された命令セットのネイティブ命令を実行し、このネイティブ命令はエミュレーション・ルーチン・メモリ５０９７から取得されたものであり、且つ、エミュレーション・プロセッサ５０９３は、シーケンス及びアクセス／デコード・ルーチンにおいて取得される１つ又は複数の命令を用いることにより、ホスト・コンピュータ・メモリ５０９６の中のプログラム由来の実行のためのホスト命令にアクセスすることができ、このシーケンス及びアクセス／デコード・ルーチンは、アクセスされたホスト命令をデコードして、アクセスされたホスト命令の機能をエミュレートするためのネイティブ命令実行ルーチンを判断することができる。ホスト・コンピュータ・システム５０００’のアーキテクチャのために定められた、例えば、汎用レジスタ、制御レジスタ、動的アドレス変換、及びＩ／Ｏサブシステムのサポート、並びにプロセッサ・キャッシュといったファシリティを含む他のファシリティを、アーキテクチャ化ファシリティ・ルーチンによってエミュレートすることができる。エミュレーション・ルーチンは、エミュレーション・ルーチンの性能を高めるために、エミュレーション・プロセッサ５０９３において利用可能な（汎用レジスタ、及び仮想アドレスの動的変換といった）機能を利用することもできる。ホスト・コンピュータ５０００’の機能をエミュレートする際にプロセッサ５０９３を補助するために、専用のハードウェア及びオフ・ロード・エンジンを設けることもできる。
本明細書で用いられる用語は、特定の実施形態を説明する目的のためのものにすぎず、本発明を限定することを意図したものではない。本明細書で用いられる場合、単数形「１つの（a）」、「１つの（an）」及び「その（the）」は、文脈が特に明示しない限り、複数形も同様に含むことを意図したものである。「含む（comprise）」及び／又は「含んでいる（comprising）」という用語は、本明細書で用いられる場合、記述された特徴、整数、ステップ、動作、要素、及び／又はコンポーネントの存在を指示するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、コンポーネント、及び／又はそれらの群の存在又は追加を排除するものではないこともさらに理解されるであろう。
以下の特許請求の範囲に存在する場合、「手段又はステップと機能との組合せ（ミーンズ又はステップ・プラス・ファンクション）」要素の対応する構造、材料、動作及び均等物は、明確に特許請求された他の請求要素と共に機能を実行するための任意の構造体、材料、又は行為を含むことを意図したものである。本発明の説明は、例証及び説明のためだけに提示されたものであり、網羅的であること又は本発明を開示した形態に限定することを意図したものではない。当業者には、本発明の範囲から逸脱しない多くの修正物及び変形物が明らかとなるであろう。実施形態は、本発明の原理及び実際の用途を最もよく説明するため、及び、当業者が、企図した特定の用途に適するように種々の修正を有する種々の実施形態に関して本発明を理解することができるように、選択され記述された。
１００：コンピューティング環境
１０２：中央プロセッサ・コンプレックス（ＣＰＣ）
１０６：Ｉ／Ｏデバイス
１０８：制御ユニット
１１０：中央プロセッサ
１１２：パーティション
１１４：論理パーティション・ハイパーバイザ
１１５：入力／出力サブシステム
２００：ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ（ＴＢＥＧＩＮ）命令
３００：ＴＲＡＮＳＡＣＴＩＯＮ ＢＥＧＩＮ ｃｏｎｓｔｒａｉｎｅｄ（ＴＢＥＧＩＮＣ）命令
４００：ＴＲＡＮＳＡＣＴＩＯＮ ＥＮＤ（ＴＥＮＤ）命令
５００：ＴＲＡＮＳＡＣＴＩＯＮ ＡＢＯＲＴ（ＴＡＢＯＲＴ）命令
６００：ネスト化されたトランザクション
７００：ＮＯＮＴＲＡＮＳＡＣＴＩＯＮＡＬ ＳＴＯＲＥ（ＮＴＳＴＧ）命令
８００：ＥＸＴＲＡＣＴ ＴＲＡＮＳＡＣＴＩＯＮ ＮＥＳＴＩＮＧ ＤＥＰＴＨ（ＥＴＮＤ）命令
９００：トランザクション診断ブロック（ＴＤＢ）
１６００：二重連結リスト
１７００：コンピュータ・プログラム製品

Claims (13)

  1. コンピューティング環境内での実行を制御するための方法であって、前記方法は、
    プロセッサにより、命令ストリームの実行がアボートされたことを検出するステップと、
    前記命令ストリームの実行がアボートされたことに基づき、前記命令ストリームの実行を再試行する前に、前記命令ストリームの再実行が再試行であることを前記プロセッサに示すためのマシン命令の実行を開始するステップであって、前記マシン命令は、コンピュータ・アーキテクチャによるコンピュータ実行のために定められたものであり、かつ、前記プロセッサにより実施されることが要求される支援操作を指定するためのフィールドを含み、前記マシン命令に含まれる前記フィールドの値は、前記命令ストリームの再実行が再試行であること、及び、前記命令ストリームを成功裏に再実行するのを容易にするためにアクションがとられることを示す値であり、前記アクションは、前記プロセッサ内でランダム遅延を実施すること、前記マシン命令に基づいて示される回数であって、前記命令ストリームがアボートした回数に基づいて、前記プロセッサ内での処理を遅延させること、前記プロセッサ内でのアウト・オブ・オーダー式実行を一時的に停止すること、および分岐予測をディスエーブルにすることのうちの少なくとも１つを含む、開始するステップと、
    前記マシン命令の実行を開始することに基づいて、前記アクションを実施するステップと、
    前記命令ストリームの実行を再試行するステップと、
    を含む、方法。
  2. 前記マシン命令は、プロセッサ支援実施操作を指定するためのオペコードをさらに含むプロセッサ支援実施命令であり、前記フィールドは、前記オペコードとは別個のものであり、トランザクション・アボート支援操作を指定する、請求項１に記載の方法。
  3. 前記フィールドは、トランザクション・アボート支援操作を指定するオペコードを含む、請求項１に記載の方法。
  4. 前記命令ストリームはトランザクションであり、選択されたトランザクションの完了まで主メモリへのトランザクション・ストアのコミットは遅延される、請求項１に記載の方法。
  5. 前記マシン命令は、レジスタ・フィールドをさらに含み、前記レジスタ・フィールドは、プログラムにより使用可能なレジスタを識別するための情報を保持するものであり、前記レジスタ・フィールドに保持される情報により識別される前記レジスタに格納される値は、前記トランザクションがアボートした回数を示すものであり、前記実行を開始するステップは、前記回数を前記プロセッサに与えるステップを含み、前記プロセッサは、前記トランザクションがアボートした前記回数に基づいてアクションをとる、請求項４に記載の方法。
  6. 前記方法は、
    前記マシン命令の実行の開始及び前記識別されたレジスタの値に基づいて、前記プロセッサにより、前記トランザクションを成功裏に再実行するのを容易にするための１つ又は複数のアクションを判断するステップと、
    前記トランザクションを再実行するステップと、
    をさらに含む、請求項５に記載の方法。
  7. 前記アクションを実施するステップは、前記プロセッサの状態を設定するステップを含む、請求項６に記載の方法。
  8. 前記命令ストリームはトランザクションであり、前記方法は、
    トランザクション開始命令を介して前記トランザクションを開始するステップと、
    前記トランザクションのアボートを検出するステップと、
    をさらに含む、請求項１に記載の方法。
  9. 前記方法は、前記マシン命令を実行した後、前記トランザクションを再実行するステップをさらに含む、請求項８に記載の方法。
  10. 前記マシン命令は、別のフィールドをさらに含み、前記別のフィールドは、プログラムにより使用可能なレジスタを識別するための情報を保持するものであり、前記別のフィールドに保持される情報により識別される前記レジスタに格納される値は、前記命令ストリームがアボートした回数を示すものであり、前記マシン命令の実行を開始するステップは、前記回数を前記プロセッサに与えるステップを含み、前記プロセッサは、前記命令ストリームがアボートした前記回数に基づいてアクションをとり、前記命令ストリームがアボートした前記回数に基づいて異なるアクションがとられる、請求項１に記載の方法。
  11. コンピューティング環境内での実行を制御するための方法であって、前記方法は、
    プロセッサにより、命令ストリームの実行がアボートされたことを検出するステップと、
    前記命令ストリームの実行がアボートされたことに基づき、前記命令ストリームの実行を再試行する前に、前記命令ストリームの再実行が再試行であることを前記プロセッサに示すためのマシン命令の実行を開始するステップであって、前記マシン命令は、コンピュータ・アーキテクチャによるコンピュータ実行のために定められたものであり、かつ、前記プロセッサにより実施されることが要求される支援操作を指定するためのフィールドを含み、前記マシン命令に含まれる前記フィールドの値は、前記命令ストリームの再実行が再試行であること、及び、前記命令ストリームを成功裏に再実行するのを容易にするためにアクションがとられることを示す値である、開始するステップと、
    前記マシン命令の実行を開始することに基づいて、前記アクションを実施するステップと、
    前記命令ストリームの実行を再試行するステップと、
    を含む、方法。
  12. コンピューティング環境内での実行を制御するためのシステムであって、
    メモリと、
    前記メモリと通信するプロセッサと、
    を含み、前記システムは、
    請求項１〜請求項１１のいずれか１項に記載の方法における各ステップを実行するように構成されたものである、システム。
  13. コンピューティング環境内での実行を制御するためのコンピュータ・プログラムであって、前記コンピュータ・プログラムは、コンピュータに、請求項１〜１１のいずれか１項に記載の方法における各ステップを実行させるためのものである、コンピュータ・プログラム。
JP2015516696A 2012-06-15 2012-11-26 プロセッサ支援ファシリティ Active JP6222669B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/524,871 US9367323B2 (en) 2012-06-15 2012-06-15 Processor assist facility
US13/524,871 2012-06-15
PCT/IB2012/056735 WO2013186605A1 (en) 2012-06-15 2012-11-26 Processor assist facility

Publications (2)

Publication Number Publication Date
JP2015527631A JP2015527631A (ja) 2015-09-17
JP6222669B2 true JP6222669B2 (ja) 2017-11-01

Family

ID=49757058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015516696A Active JP6222669B2 (ja) 2012-06-15 2012-11-26 プロセッサ支援ファシリティ

Country Status (16)

Country Link
US (2) US9367323B2 (ja)
EP (1) EP2862083B1 (ja)
JP (1) JP6222669B2 (ja)
KR (1) KR101740777B1 (ja)
CN (1) CN104335186B (ja)
AU (1) AU2012382780B2 (ja)
BR (1) BR112014031353B1 (ja)
CA (1) CA2874184C (ja)
HK (1) HK1207443A1 (ja)
IL (1) IL236252B (ja)
MX (1) MX347235B (ja)
RU (1) RU2577487C2 (ja)
SG (1) SG11201407469XA (ja)
TW (1) TWI584193B (ja)
WO (1) WO2013186605A1 (ja)
ZA (1) ZA201408080B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9436477B2 (en) 2012-06-15 2016-09-06 International Business Machines Corporation Transaction abort instruction
US9336046B2 (en) 2012-06-15 2016-05-10 International Business Machines Corporation Transaction abort processing
US9361115B2 (en) 2012-06-15 2016-06-07 International Business Machines Corporation Saving/restoring selected registers in transactional processing
US20130339680A1 (en) 2012-06-15 2013-12-19 International Business Machines Corporation Nontransactional store instruction
US9448796B2 (en) 2012-06-15 2016-09-20 International Business Machines Corporation Restricted instructions in transactional execution
US9384004B2 (en) 2012-06-15 2016-07-05 International Business Machines Corporation Randomized testing within transactional execution
US10437602B2 (en) 2012-06-15 2019-10-08 International Business Machines Corporation Program interruption filtering in transactional execution
US9772854B2 (en) 2012-06-15 2017-09-26 International Business Machines Corporation Selectively controlling instruction execution in transactional processing
US9740549B2 (en) 2012-06-15 2017-08-22 International Business Machines Corporation Facilitating transaction completion subsequent to repeated aborts of the transaction
US9348642B2 (en) 2012-06-15 2016-05-24 International Business Machines Corporation Transaction begin/end instructions
US9965320B2 (en) * 2013-12-27 2018-05-08 Intel Corporation Processor with transactional capability and logging circuitry to report transactional operations
GB2523804B (en) * 2014-03-06 2021-03-31 Advanced Risc Mach Ltd Transactional memory support
US9524257B2 (en) * 2014-06-27 2016-12-20 International Business Machines Corporation Transactional execution enabled supervisor call interruption while in TX mode
US9952804B2 (en) * 2016-03-08 2018-04-24 International Business Machines Corporation Hardware transaction transient conflict resolution
US11947978B2 (en) 2017-02-23 2024-04-02 Ab Initio Technology Llc Dynamic execution of parameterized applications for the processing of keyed network data streams
US10831509B2 (en) 2017-02-23 2020-11-10 Ab Initio Technology Llc Dynamic execution of parameterized applications for the processing of keyed network data streams
US11245679B1 (en) * 2017-11-15 2022-02-08 Veritas Technologies Llc Securing external access to runtime services in appliances
JP7091986B2 (ja) * 2018-10-05 2022-06-28 オムロン株式会社 制御システム、制御方法、および開発支援プログラム
US11157240B2 (en) 2019-02-15 2021-10-26 International Business Machines Corporation Perform cryptographic computation scalar multiply instruction

Family Cites Families (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1174370A (en) 1980-05-19 1984-09-11 Hidekazu Matsumoto Data processing unit with pipelined operands
US4488227A (en) 1982-12-03 1984-12-11 Honeywell Information Systems Inc. Program counter stacking method and apparatus for nested subroutines and interrupts
US5471591A (en) 1990-06-29 1995-11-28 Digital Equipment Corporation Combined write-operand queue and read-after-write dependency scoreboard
GB2256514B (en) 1991-05-21 1994-11-16 Digital Equipment Corp Commitment ordering for guaranteeing serializability across distributed transactions
US5701480A (en) 1991-10-17 1997-12-23 Digital Equipment Corporation Distributed multi-version commitment ordering protocols for guaranteeing serializability during transaction processing
AU6629894A (en) 1993-05-07 1994-12-12 Apple Computer, Inc. Method for decoding guest instructions for a host computer
US5925125A (en) 1993-06-24 1999-07-20 International Business Machines Corporation Apparatus and method for pre-verifying a computer instruction set to prevent the initiation of the execution of undefined instructions
US5551013A (en) 1994-06-03 1996-08-27 International Business Machines Corporation Multiprocessor for hardware emulation
US5748964A (en) 1994-12-20 1998-05-05 Sun Microsystems, Inc. Bytecode program interpreter apparatus and method with pre-verification of data type restrictions
US5655100A (en) 1995-03-31 1997-08-05 Sun Microsystems, Inc. Transaction activation processor for controlling memory transaction execution in a packet switched cache coherent multiprocessor system
WO1997013201A1 (en) 1995-10-06 1997-04-10 Advanced Micro Devices, Inc. Unified multi-function operation scheduler for out-of-order execution in a superscalar processor
US5790825A (en) 1995-11-08 1998-08-04 Apple Computer, Inc. Method for emulating guest instructions on a host computer through dynamic recompilation of host instructions
JPH103416A (ja) 1996-06-14 1998-01-06 Canon Inc 情報処理装置およびその方法
US6035313A (en) 1997-03-24 2000-03-07 Motorola, Inc. Memory address generator for an FFT
US5937199A (en) 1997-06-03 1999-08-10 International Business Machines Corporation User programmable interrupt mask with timeout for enhanced resource locking efficiency
US7076784B1 (en) 1997-10-28 2006-07-11 Microsoft Corporation Software component execution management using context objects for tracking externally-defined intrinsic properties of executing software components within an execution environment
US6000029A (en) 1997-11-03 1999-12-07 Motorola, Inc. Method and apparatus for affecting subsequent instruction processing in a data processor
SE9704476L (sv) * 1997-12-02 1999-06-23 Ericsson Telefon Ab L M Utökad instruktionsavkodning
US6009261A (en) 1997-12-16 1999-12-28 International Business Machines Corporation Preprocessing of stored target routines for emulating incompatible instructions on a target processor
US6202067B1 (en) 1998-04-07 2001-03-13 Lucent Technologies, Inc. Method and apparatus for correct and complete transactions in a fault tolerant distributed database system
US6119129A (en) 1998-05-14 2000-09-12 Sun Microsystems, Inc. Multi-threaded journaling in a configuration database
US6308255B1 (en) 1998-05-26 2001-10-23 Advanced Micro Devices, Inc. Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system
EP0992916A1 (en) 1998-10-06 2000-04-12 Texas Instruments Inc. Digital signal processor
US6151669A (en) 1998-10-10 2000-11-21 Institute For The Development Of Emerging Architectures, L.L.C. Methods and apparatus for efficient control of floating-point status register
US6463582B1 (en) 1998-10-21 2002-10-08 Fujitsu Limited Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method
US7761857B1 (en) 1999-10-13 2010-07-20 Robert Bedichek Method for switching between interpretation and dynamic translation in a processor system based upon code sequence execution counts
US6738892B1 (en) 1999-10-20 2004-05-18 Transmeta Corporation Use of enable bits to control execution of selected instructions
JP3776653B2 (ja) 1999-11-24 2006-05-17 富士通株式会社 演算処理装置
US6550005B1 (en) 1999-11-29 2003-04-15 Arm Limited Mechanism for recovery from termination of a program instruction due to an exception in a pipeland processing system
US6754809B1 (en) 1999-12-30 2004-06-22 Texas Instruments Incorporated Data processing apparatus with indirect register file access
US6665863B1 (en) 2000-05-31 2003-12-16 Microsoft Corporation Data referencing within a database graph
AU2001283163A1 (en) 2000-08-04 2002-02-18 Carr Scott Software Incorporated Automatic transaction management
US6671686B2 (en) 2000-11-02 2003-12-30 Guy Pardon Decentralized, distributed internet data management
US7346632B2 (en) 2001-02-22 2008-03-18 International Business Machines Corporation Mechanism for executing nested transactions in an execution environment supporting flat transactions only
US6963919B1 (en) 2001-02-28 2005-11-08 Agilent Technologies, Inc. Method and system for improving computer network performance
US6745272B2 (en) 2001-04-04 2004-06-01 Advanced Micro Devices, Inc. System and method of increasing bandwidth for issuing ordered transactions into a distributed communication system
US7185234B1 (en) 2001-04-30 2007-02-27 Mips Technologies, Inc. Trace control from hardware and software
US7305678B2 (en) 2001-05-17 2007-12-04 International Business Machines Corporation Method and system for reducing synchronization waits when allocating sequenced identifiers in a multi-threaded server
KR100625595B1 (ko) 2001-05-28 2006-09-20 한국전자통신연구원 트랜잭션 처리 시스템의 병렬 로깅 방법 및 트랜잭션 로그 처리 시스템
US7185183B1 (en) 2001-08-02 2007-02-27 Mips Technologies, Inc. Atomic update of CPO state
US20060218556A1 (en) 2001-09-28 2006-09-28 Nemirovsky Mario D Mechanism for managing resource locking in a multi-threaded environment
US7546446B2 (en) 2002-03-08 2009-06-09 Ip-First, Llc Selective interrupt suppression
US7496494B2 (en) 2002-09-17 2009-02-24 International Business Machines Corporation Method and system for multiprocessor emulation on a multiprocessor host system
US6892286B2 (en) 2002-09-30 2005-05-10 Sun Microsystems, Inc. Shared memory multiprocessor memory model verification system and method
US7103597B2 (en) 2002-10-03 2006-09-05 Mcgoveran David O Adaptive transaction manager for complex transactions and business process
US7634638B1 (en) 2002-10-22 2009-12-15 Mips Technologies, Inc. Instruction encoding for system register bit set and clear
US7568023B2 (en) 2002-12-24 2009-07-28 Hewlett-Packard Development Company, L.P. Method, system, and data structure for monitoring transaction performance in a managed computer network environment
US7269717B2 (en) 2003-02-13 2007-09-11 Sun Microsystems, Inc. Method for reducing lock manipulation overhead during access to critical code sections
US7269693B2 (en) 2003-02-13 2007-09-11 Sun Microsystems, Inc. Selectively monitoring stores to support transactional program execution
US7398355B1 (en) 2003-02-13 2008-07-08 Sun Microsystems, Inc. Avoiding locks by transactionally executing critical sections
US7398359B1 (en) 2003-04-30 2008-07-08 Silicon Graphics, Inc. System and method for performing memory operations in a computing system
US7801851B2 (en) 2003-06-30 2010-09-21 Gravic, Inc. Method for ensuring referential integrity in multi-threaded replication engines
US7836450B2 (en) 2003-08-28 2010-11-16 Mips Technologies, Inc. Symmetric multiprocessor operating system for execution on non-independent lightweight thread contexts
US7197586B2 (en) 2004-01-14 2007-03-27 International Business Machines Corporation Method and system for recording events of an interrupt using pre-interrupt handler and post-interrupt handler
US7206903B1 (en) 2004-07-20 2007-04-17 Sun Microsystems, Inc. Method and apparatus for releasing memory locations during transactional execution
US7395382B1 (en) 2004-08-10 2008-07-01 Sun Microsystems, Inc. Hybrid software/hardware transactional memory
US7401202B1 (en) 2004-09-14 2008-07-15 Azul Systems, Inc. Memory addressing
US20060064508A1 (en) 2004-09-17 2006-03-23 Ramesh Panwar Method and system to store and retrieve message packet data in a communications network
US7373554B2 (en) 2004-09-24 2008-05-13 Oracle International Corporation Techniques for automatic software error diagnostics and correction
US7856537B2 (en) 2004-09-30 2010-12-21 Intel Corporation Hybrid hardware and software implementation of transactional memory access
US7984248B2 (en) * 2004-12-29 2011-07-19 Intel Corporation Transaction based shared data operations in a multiprocessor environment
US7631073B2 (en) 2005-01-27 2009-12-08 International Business Machines Corporation Method and apparatus for exposing monitoring violations to the monitored application
US20060212757A1 (en) 2005-03-15 2006-09-21 International Business Machines Corporation Method, system, and program product for managing computer-based interruptions
US7421544B1 (en) 2005-04-04 2008-09-02 Sun Microsystems, Inc. Facilitating concurrent non-transactional execution in a transactional memory system
US7496726B1 (en) 2005-04-18 2009-02-24 Sun Microsystems, Inc. Controlling contention via transactional timers among conflicting transactions issued by processors operating in insistent or polite mode
US7464161B2 (en) 2005-06-06 2008-12-09 International Business Machines Corporation Enabling and disabling byte code inserted probes based on transaction monitoring tokens
US7350034B2 (en) 2005-06-20 2008-03-25 International Business Machines Corporation Architecture support of best-effort atomic transactions for multiprocessor systems
US20070005828A1 (en) 2005-06-30 2007-01-04 Nimrod Diamant Interrupts support for the KCS manageability interface
US7870369B1 (en) 2005-09-28 2011-01-11 Oracle America, Inc. Abort prioritization in a trace-based processor
US8799882B2 (en) * 2005-12-07 2014-08-05 Microsoft Corporation Compiler support for optimizing decomposed software transactional memory operations
US8117605B2 (en) 2005-12-19 2012-02-14 Oracle America, Inc. Method and apparatus for improving transactional memory interactions by tracking object visibility
US7730286B2 (en) 2005-12-30 2010-06-01 Intel Corporation Software assisted nested hardware transactions
US7810072B2 (en) 2006-01-06 2010-10-05 International Business Machines Corporation Exception thrower
US20070186056A1 (en) 2006-02-07 2007-08-09 Bratin Saha Hardware acceleration for a software transactional memory system
US20070198979A1 (en) 2006-02-22 2007-08-23 David Dice Methods and apparatus to implement parallel transactions
US8099538B2 (en) 2006-03-29 2012-01-17 Intel Corporation Increasing functionality of a reader-writer lock
US8180977B2 (en) 2006-03-30 2012-05-15 Intel Corporation Transactional memory in out-of-order processors
US7930695B2 (en) 2006-04-06 2011-04-19 Oracle America, Inc. Method and apparatus for synchronizing threads on a processor that supports transactional memory
US7636829B2 (en) 2006-05-02 2009-12-22 Intel Corporation System and method for allocating and deallocating memory within transactional code
US7707394B2 (en) 2006-05-30 2010-04-27 Arm Limited Reducing the size of a data stream produced during instruction tracing
US7849446B2 (en) 2006-06-09 2010-12-07 Oracle America, Inc. Replay debugging
MY149658A (en) 2006-06-12 2013-09-30 Mobile Money Internat Sdn Bhd Transaction server
US20070300013A1 (en) 2006-06-21 2007-12-27 Manabu Kitamura Storage system having transaction monitoring capability
US20080005504A1 (en) 2006-06-30 2008-01-03 Jesse Barnes Global overflow method for virtualized transactional memory
US20080016325A1 (en) 2006-07-12 2008-01-17 Laudon James P Using windowed register file to checkpoint register state
US7617421B2 (en) 2006-07-27 2009-11-10 Sun Microsystems, Inc. Method and apparatus for reporting failure conditions during transactional execution
US7748618B2 (en) 2006-08-21 2010-07-06 Verizon Patent And Licensing Inc. Secure near field transaction
US7865885B2 (en) 2006-09-27 2011-01-04 Intel Corporation Using transactional memory for precise exception handling in aggressive dynamic binary optimizations
US20080086516A1 (en) 2006-10-04 2008-04-10 Oracle International Automatically changing a database system's redo transport mode to dynamically adapt to changing workload and network conditions
EP1918540B1 (en) 2006-11-06 2009-08-26 GM Global Technology Operations, Inc. Operating method for a particulate filter, data processor program product and control apparatus therefore
US7669040B2 (en) 2006-12-15 2010-02-23 Sun Microsystems, Inc. Method and apparatus for executing a long transaction
JP2008165370A (ja) 2006-12-27 2008-07-17 Internatl Business Mach Corp <Ibm> オンライントランザクション処理を分割し、分散環境で実行するための方法および装置。
US7802136B2 (en) 2006-12-28 2010-09-21 Intel Corporation Compiler technique for efficient register checkpointing to support transaction roll-back
US8086827B2 (en) 2006-12-28 2011-12-27 Intel Corporation Mechanism for irrevocable transactions
US7627743B2 (en) 2007-01-12 2009-12-01 Andes Technology Corporation Method and circuit implementation for multiple-word transfer into/from memory subsystems
US20080244544A1 (en) 2007-03-29 2008-10-02 Naveen Neelakantam Using hardware checkpoints to support software based speculation
US8332374B2 (en) 2007-04-13 2012-12-11 Oracle America, Inc. Efficient implicit privatization of transactional memory
US8117403B2 (en) 2007-05-14 2012-02-14 International Business Machines Corporation Transactional memory system which employs thread assists using address history tables
US9009452B2 (en) 2007-05-14 2015-04-14 International Business Machines Corporation Computing system with transactional memory using millicode assists
US7814378B2 (en) 2007-05-18 2010-10-12 Oracle America, Inc. Verification of memory consistency and transactional memory
US20080320282A1 (en) 2007-06-22 2008-12-25 Morris Robert P Method And Systems For Providing Transaction Support For Executable Program Components
US8266387B2 (en) 2007-06-27 2012-09-11 Microsoft Corporation Leveraging transactional memory hardware to accelerate virtualization emulation
US7779232B2 (en) 2007-08-28 2010-08-17 International Business Machines Corporation Method and apparatus for dynamically managing instruction buffer depths for non-predicted branches
US8209689B2 (en) 2007-09-12 2012-06-26 Intel Corporation Live lock free priority scheme for memory transactions in transactional memory
US7904434B2 (en) 2007-09-14 2011-03-08 Oracle International Corporation Framework for handling business transactions
US7890472B2 (en) 2007-09-18 2011-02-15 Microsoft Corporation Parallel nested transactions in transactional memory
US20090138890A1 (en) * 2007-11-21 2009-05-28 Arm Limited Contention management for a hardware transactional memory
CN101170747A (zh) 2007-11-30 2008-04-30 中兴通讯股份有限公司 中继状态调节方法和装置
US20090177530A1 (en) 2007-12-14 2009-07-09 Qualcomm Incorporated Near field communication transactions in a mobile environment
US8195898B2 (en) 2007-12-27 2012-06-05 Intel Corporation Hybrid transactions for low-overhead speculative parallelization
US8065491B2 (en) 2007-12-30 2011-11-22 Intel Corporation Efficient non-transactional write barriers for strong atomicity
US8706982B2 (en) 2007-12-30 2014-04-22 Intel Corporation Mechanisms for strong atomicity in a transactional memory system
US8140497B2 (en) 2007-12-31 2012-03-20 Oracle America, Inc. System and method for implementing nonblocking zero-indirection transactional memory
US7966459B2 (en) 2007-12-31 2011-06-21 Oracle America, Inc. System and method for supporting phased transactional memory modes
US20090182983A1 (en) 2008-01-11 2009-07-16 International Business Machines Corporation Compare and Branch Facility and Instruction Therefore
US8041900B2 (en) 2008-01-15 2011-10-18 Oracle America, Inc. Method and apparatus for improving transactional memory commit latency
US8176280B2 (en) 2008-02-25 2012-05-08 International Business Machines Corporation Use of test protection instruction in computing environments that support pageable guests
US8161273B2 (en) 2008-02-26 2012-04-17 Oracle America, Inc. Method and apparatus for programmatically rewinding a register inside a transaction
US8380907B2 (en) 2008-02-26 2013-02-19 International Business Machines Corporation Method, system and computer program product for providing filtering of GUEST2 quiesce requests
US8688628B2 (en) 2008-02-29 2014-04-01 Red Hat, Inc. Nested queued transaction manager
EP2096564B1 (en) 2008-02-29 2018-08-08 Euroclear SA/NV Improvements relating to handling and processing of massive numbers of processing instructions in real time
US20090260011A1 (en) 2008-04-14 2009-10-15 Microsoft Corporation Command line transactions
JP5385545B2 (ja) 2008-04-17 2014-01-08 インターナショナル・ビジネス・マシーンズ・コーポレーション トランザクションの実行を制御する装置及び方法
US9367363B2 (en) 2008-05-12 2016-06-14 Oracle America, Inc. System and method for integrating best effort hardware mechanisms for supporting transactional memory
US8612950B2 (en) 2008-06-19 2013-12-17 Intel Corporation Dynamic optimization for removal of strong atomicity barriers
US7996686B2 (en) 2008-07-07 2011-08-09 International Business Machines Corporation Branch trace methodology
EP2332043B1 (en) 2008-07-28 2018-06-13 Advanced Micro Devices, Inc. Virtualizable advanced synchronization facility
US9449314B2 (en) 2008-10-02 2016-09-20 International Business Machines Corporation Virtualization of a central processing unit measurement facility
US8191046B2 (en) 2008-10-06 2012-05-29 Microsoft Corporation Checking transactional memory implementations
JP4702962B2 (ja) 2008-11-12 2011-06-15 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ制御装置、プログラム及び方法
US8789057B2 (en) 2008-12-03 2014-07-22 Oracle America, Inc. System and method for reducing serialization in transactional memory using gang release of blocked threads
US20100153776A1 (en) 2008-12-12 2010-06-17 Sun Microsystems, Inc. Using safepoints to provide precise exception semantics for a virtual machine
US9274855B2 (en) 2008-12-24 2016-03-01 Intel Corporation Optimization for safe elimination of weak atomicity overhead
US10210018B2 (en) 2008-12-24 2019-02-19 Intel Corporation Optimizing quiescence in a software transactional memory (STM) system
US8914620B2 (en) 2008-12-29 2014-12-16 Oracle America, Inc. Method and system for reducing abort rates in speculative lock elision using contention management mechanisms
US8799582B2 (en) 2008-12-30 2014-08-05 Intel Corporation Extending cache coherency protocols to support locally buffered data
CN101710433A (zh) 2008-12-31 2010-05-19 深圳市江波龙电子有限公司 一种电子支付卡的交易方法及电子支付卡
US9170844B2 (en) 2009-01-02 2015-10-27 International Business Machines Corporation Prioritization for conflict arbitration in transactional memory management
CN101819518B (zh) 2009-02-26 2013-09-11 国际商业机器公司 在事务内存中快速保存上下文的方法和装置
US8266107B2 (en) 2009-03-11 2012-09-11 International Business Machines Corporation Method for mirroring a log file by threshold driven synchronization
US9940138B2 (en) 2009-04-08 2018-04-10 Intel Corporation Utilization of register checkpointing mechanism with pointer swapping to resolve multithreading mis-speculations
US20100307689A1 (en) 2009-06-06 2010-12-09 Michael James Huebner Pivoting tape dispenser
US8489864B2 (en) 2009-06-26 2013-07-16 Microsoft Corporation Performing escape actions in transactions
US8973004B2 (en) 2009-06-26 2015-03-03 Oracle America, Inc. Transactional locking with read-write locks in transactional memory systems
US8229907B2 (en) 2009-06-30 2012-07-24 Microsoft Corporation Hardware accelerated transactional memory system with open nested transactions
US8281185B2 (en) * 2009-06-30 2012-10-02 Oracle America, Inc. Advice-based feedback for transactional execution
US8688964B2 (en) 2009-07-20 2014-04-01 Microchip Technology Incorporated Programmable exception processing latency
GB2472620B (en) 2009-08-12 2016-05-18 Cloudtran Inc Distributed transaction processing
US8392694B2 (en) 2009-09-15 2013-03-05 International Business Machines Corporation System and method for software initiated checkpoint operations
GB2474446A (en) 2009-10-13 2011-04-20 Advanced Risc Mach Ltd Barrier requests to maintain transaction order in an interconnect with multiple paths
US20110107338A1 (en) * 2009-11-03 2011-05-05 Tatu Ylonen Oy Ltd Selecting isolation level for an operation based on manipulated objects
US8327188B2 (en) 2009-11-13 2012-12-04 Oracle America, Inc. Hardware transactional memory acceleration through multiple failure recovery
US8516202B2 (en) * 2009-11-16 2013-08-20 International Business Machines Corporation Hybrid transactional memory system (HybridTM) and method
US8290991B2 (en) 2009-12-15 2012-10-16 Juniper Networks, Inc. Atomic deletion of database data categories
US9092253B2 (en) 2009-12-15 2015-07-28 Microsoft Technology Licensing, Llc Instrumentation of hardware assisted transactional memory system
US8316194B2 (en) 2009-12-15 2012-11-20 Intel Corporation Mechanisms to accelerate transactions using buffered stores
US8095824B2 (en) 2009-12-15 2012-01-10 Intel Corporation Performing mode switching in an unbounded transactional memory (UTM) system
US8301849B2 (en) 2009-12-23 2012-10-30 Intel Corporation Transactional memory in out-of-order processors with XABORT having immediate argument
US8549468B2 (en) 2010-02-08 2013-10-01 National Tsing Hua University Method, system and computer readable storage device for generating software transaction-level modeling (TLM) model
US20110208921A1 (en) 2010-02-19 2011-08-25 Pohlack Martin T Inverted default semantics for in-speculative-region memory accesses
US8739164B2 (en) 2010-02-24 2014-05-27 Advanced Micro Devices, Inc. Automatic suspend atomic hardware transactional memory in response to detecting an implicit suspend condition and resume thereof
US8438568B2 (en) 2010-02-24 2013-05-07 International Business Machines Corporation Speculative thread execution with hardware transactional memory
US8464261B2 (en) 2010-03-31 2013-06-11 Oracle International Corporation System and method for executing a transaction using parallel co-transactions
US8402227B2 (en) 2010-03-31 2013-03-19 Oracle International Corporation System and method for committing results of a software transaction using a hardware transaction
US8631223B2 (en) 2010-05-12 2014-01-14 International Business Machines Corporation Register file supporting transactional processing
US9626187B2 (en) 2010-05-27 2017-04-18 International Business Machines Corporation Transactional memory system supporting unbroken suspended execution
US20110302143A1 (en) 2010-06-02 2011-12-08 Microsoft Corporation Multi-version concurrency with ordered timestamps
US9880848B2 (en) 2010-06-11 2018-01-30 Advanced Micro Devices, Inc. Processor support for hardware transactional memory
US8560816B2 (en) 2010-06-30 2013-10-15 Oracle International Corporation System and method for performing incremental register checkpointing in transactional memory
US8479053B2 (en) 2010-07-28 2013-07-02 Intel Corporation Processor with last branch record register storing transaction indicator
US8561033B2 (en) 2010-07-30 2013-10-15 International Business Machines Corporation Selective branch-triggered trace generation apparatus and method
US8549504B2 (en) 2010-09-25 2013-10-01 Intel Corporation Apparatus, method, and system for providing a decision mechanism for conditional commits in an atomic region
US9552206B2 (en) 2010-11-18 2017-01-24 Texas Instruments Incorporated Integrated circuit with control node circuitry and processing circuitry
US9122476B2 (en) 2010-12-07 2015-09-01 Advanced Micro Devices, Inc. Programmable atomic memory using hardware validation agent
US8442962B2 (en) 2010-12-28 2013-05-14 Sap Ag Distributed transaction management using two-phase commit optimization
US8818867B2 (en) 2011-11-14 2014-08-26 At&T Intellectual Property I, L.P. Security token for mobile near field communication transactions
US9442824B2 (en) 2012-03-16 2016-09-13 International Business Machines Corporation Transformation of a program-event-recording event into a run-time instrumentation event
US9311101B2 (en) 2012-06-15 2016-04-12 International Business Machines Corporation Intra-instructional transaction abort handling
US9442737B2 (en) * 2012-06-15 2016-09-13 International Business Machines Corporation Restricting processing within a processor to facilitate transaction completion
US8682877B2 (en) * 2012-06-15 2014-03-25 International Business Machines Corporation Constrained transaction execution

Also Published As

Publication number Publication date
IL236252A0 (en) 2015-01-29
AU2012382780B2 (en) 2016-06-23
CA2874184A1 (en) 2013-12-19
HK1207443A1 (en) 2016-01-29
AU2012382780A1 (en) 2014-12-11
RU2577487C2 (ru) 2016-03-20
TWI584193B (zh) 2017-05-21
JP2015527631A (ja) 2015-09-17
CN104335186B (zh) 2017-11-14
MX2014015353A (es) 2015-07-06
US9336007B2 (en) 2016-05-10
US9367323B2 (en) 2016-06-14
RU2012148401A (ru) 2014-05-20
CA2874184C (en) 2021-01-12
KR20150008423A (ko) 2015-01-22
BR112014031353A2 (pt) 2021-07-06
BR112014031353B1 (pt) 2021-09-28
SG11201407469XA (en) 2015-02-27
CN104335186A (zh) 2015-02-04
IL236252B (en) 2018-08-30
WO2013186605A1 (en) 2013-12-19
EP2862083A1 (en) 2015-04-22
EP2862083B1 (en) 2020-05-27
TW201413583A (zh) 2014-04-01
US20130339687A1 (en) 2013-12-19
EP2862083A4 (en) 2017-12-20
KR101740777B1 (ko) 2017-05-26
ZA201408080B (en) 2023-10-25
MX347235B (es) 2017-04-19
US20130339706A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
US10353759B2 (en) Facilitating transaction completion subsequent to repeated aborts of the transaction
JP6222670B2 (ja) トランザクション処理
JP6238248B2 (ja) 制約付きトランザクションの実行
JP6222669B2 (ja) プロセッサ支援ファシリティ
JP6086406B2 (ja) トランザクション処理における選択されたレジスタの保存／復元
JP6218433B2 (ja) トランザクションの完了を容易にするためのプロセッサ内での処理の制限
US10185588B2 (en) Transaction begin/end instructions
JP6253065B2 (ja) トランザクション処理における命令実行の選択的制御
JP6176637B2 (ja) トランザクション環境内でのプログラム・イベント記録
JP6234448B2 (ja) トランザクション実行分岐表示
JP6138249B2 (ja) トランザクション診断ブロック
JP6206886B2 (ja) Ｔｒａｎｓａｃｔｉｏｎ ａｂｏｒｔ命令
JP6091608B2 (ja) Ｎｏｎｔｒａｎｓａｃｔｉｏｎａｌ ｓｔｏｒｅ命令
JP6218815B2 (ja) コンピューティング環境においてトランザクション実行に関連付けられた処理を実行するための方法、システム、およびプログラム（トランザクション実行における制限された命令）
JP6168537B2 (ja) トランザクション実行内でのランダム化されたテスト
JP6143025B2 (ja) トランザクション実行におけるプログラム割り込みフィルタ処理

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170926

R150 Certificate of patent or registration of utility model

Ref document number: 6222669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150