JP6206886B2 - Transaction abort命令 - Google Patents
Transaction abort命令 Download PDFInfo
- Publication number
- JP6206886B2 JP6206886B2 JP2015516530A JP2015516530A JP6206886B2 JP 6206886 B2 JP6206886 B2 JP 6206886B2 JP 2015516530 A JP2015516530 A JP 2015516530A JP 2015516530 A JP2015516530 A JP 2015516530A JP 6206886 B2 JP6206886 B2 JP 6206886B2
- Authority
- JP
- Japan
- Prior art keywords
- transaction
- instruction
- abort
- program
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 69
- 238000004590 computer program Methods 0.000 claims description 26
- 238000006073 displacement reaction Methods 0.000 claims description 22
- 238000004891 communication Methods 0.000 claims description 16
- 238000012545 processing Methods 0.000 description 63
- 230000006870 function Effects 0.000 description 37
- 238000013519 translation Methods 0.000 description 27
- 230000014616 translation Effects 0.000 description 27
- 238000005192 partition Methods 0.000 description 22
- 238000006243 chemical reaction Methods 0.000 description 19
- 238000001914 filtration Methods 0.000 description 17
- 230000008859 change Effects 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 206010000210 abortion Diseases 0.000 description 13
- 239000000872 buffer Substances 0.000 description 12
- 230000001419 dependent effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000007246 mechanism Effects 0.000 description 10
- 230000009471 action Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- PWPJGUXAGUPAHP-UHFFFAOYSA-N lufenuron Chemical compound C1=C(Cl)C(OC(F)(F)C(C(F)(F)F)F)=CC(Cl)=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F PWPJGUXAGUPAHP-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 230000001343 mnemonic effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- SNDPXSYFESPGGJ-UHFFFAOYSA-N L-norVal-OH Natural products CCCC(N)C(O)=O SNDPXSYFESPGGJ-UHFFFAOYSA-N 0.000 description 1
- 102000004137 Lysophosphatidic Acid Receptors Human genes 0.000 description 1
- 108090000642 Lysophosphatidic Acid Receptors Proteins 0.000 description 1
- 238000012884 algebraic function Methods 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013502 data validation Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000007420 reactivation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920000638 styrene acrylonitrile Polymers 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30087—Synchronisation or serialisation instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/3834—Maintaining memory consistency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
- G06F9/38585—Result writeback, i.e. updating the architectural state or memory with result invalidation, e.g. nullification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
Description
付加的な特徴及び利点が実現される。他の実施形態及び態様は、本明細書で詳細に説明され、特許請求される本発明の一部と見なされる。
ここで、以下の図に示されるような好ましい実施形態を参照して、単なる例として本発明を説明する。
〇トランザクション・ネスト化深さが最初に0のとき、第1のオペランド・アドレスは、トランザクションがアボートされた場合に種々の診断情報を格納することができる、TBEGIN指定TDB(以下にさらに説明される)と呼ばれる、256バイトのトランザクション診断ブロックの記憶位置を指定する。CPUが一次空間モード又はアクセス・レジスタ・モードにあるとき、第1のオペランド・アドレスは、一次アドレス空間内の記憶位置を指定する。CPUが二次空間モード又はホーム空間モードにあるとき、第1のオペランド・アドレスは、それぞれ、二次アドレス空間又はホーム・アドレス空間内の記憶位置を指定する。DATがオフのとき、トランザクション診断ブロック(TDB)アドレス(TDBA)は、実ストレージ内の記憶位置を指定する。
〇CPUが既に制約なしトランザクション実行モードにあるとき、TDBAは変更されず、アクセス可能性について第1のオペランドが試験されるかどうかは予測不能である。
汎用レジスタ保存マスク(GRSM)210(図3):I2フィールドのビット0−7は、汎用レジスタ保存マスク(GRSM)を含む。GRSMの各ビットは、汎用レジスタの偶数−奇数対を表し、ここでビット0はレジスタ0及び1を表し、ビット1はレジスタ2及び3を表し、以下同様である。最外TBEGIN命令のGRSMにおけるビットが0のとき、対応するレジスタ対は保存されない。最外TBEGIN命令のGRSMにおけるビットが1のとき、対応するレジスタ対は、プログラムが直接アクセスできないモデル依存位置に保存される。
汎用レジスタ保存マスク(GRSM)310:I2フィールドのビット0−7は、汎用レジスタ保存マスク(GRSM)を含む。GRSMの各ビットは、汎用レジスタの偶数−奇数対を表し、ここで、ビット0はレジスタ0及び1を表し、ビット1はレジスタ2及び3を表し、以下同様である。GRSMにおけるビットが0のとき、対応するレジスタ対は保存されない。GRSMにおけるビットが1のとき、対応するレジスタ対は、プログラムが直接アクセスできないモデル依存位置に保存される。
〇全てのレベルのトランザクションにより行われたトランザクション・ストア・アクセスが廃棄される(即ち、コミットされない)。
〇全てのレベルのトランザクションにより行われた非トランザクション・ストア・アクセスがコミットされる。
〇最外TRANSACTION BEGIN命令の汎用レジスタ保存マスク(GRSM)により指定されたレジスタが、トランザクション実行より前のレジスタの内容に復元される(即ち、最外TRANSACTION BEGIN命令の実行時のレジスタの内容に)。最外TRANSACTION BEGIN命令の汎用レジスタ保存マスクにより指定されていない汎用レジスタは、復元されない。
〇アクセス・レジスタ、浮動小数点レジスタ、及び浮動小数点制御レジスタは、復元されない。トランザクションがアボートすると、トランザクション実行中にこれらのレジスタに対してなされた全ての変更が保持される。
〇一般命令のサブセットが利用可能である。
〇制限された数の命令を実行することができる。
〇制限された数のストレージ・オペランド位置にアクセスすることできる。
〇トランザクションは、単一のネスト化レベルに制限される。
DH2フィールド及びDL2フィールドにより形成された変位は、20ビットの符号付き2進整数として扱われる。
第2のオペランドは、ダブルワード境界上にアラインされ、他の場合には、指定例外が認識され、操作は抑止される。
示されるように、トランザクション実行ファシリティは、制御レジスタ0の2個のビット及び制御レジスタ2の3個のビットによって制御される。例えば:
トランザクション実行制御(TXC):制御レジスタ0のビット8は、トランザクション実行制御である。このビットは、制御プログラム(例えば、オペレーティング・システム)が、トランザクション実行ファシリティがプログラムによって使用可能かどうかを示すことができる機構を提供する。ビット8は、トランザクション実行モードに成功裏に入るために、1であるべきである。
トランザクション診断範囲(TDS):次のように、制御レジスタ2のビット61は、レジスタのビット62−63におけるトランザクション診断制御(TDC)の適用性を制御する。:
TDS
TDC
〇アボート・コードは、コード7−11、13−16又は255のいずれかに設定され、コードの値はCPUによりランダムに選択され、条件コードはアボート・コードに対応して設定される。アボート・コードを以下にさらに説明する。
〇制約なしトランザクションの場合、条件コードは1に設定される。この場合、アボート・コードは適用可能でない。
制約付きトランザクションの場合、1のTDC値は、あたかも2のTDC値が指定されたかのように扱われる。
3のTDC値が指定された場合、結果は予測不能である。
命令のB1フィールドが0でないとき、最外TRANSACTION BEGIN(TBEGIN)命令の第1のオペランド・アドレスから、有効なトランザクション診断ブロック・アドレス(TDBA)が設定される。CPUが一次空間又はアクセス・レジスタ・モードにあるとき、TDBAは、一次アドレス空間内の記憶位置を指定する。CPUが二次空間又はホーム空間モードにあるとき、TDBAは、それぞれ、二次アドレス空間又はホーム・アドレス空間内の記憶位置を指定する。DAT(動的アドレス変換)がオフのとき、TDBAは、実ストレージ内の記憶位置を指定する。
TRANSACTION BEGIN(TBEGIN)命令の実行中、ネスト化深さが最初に0であるとき、トランザクション・アボートPSWは現PSWの内容に設定され、トランザクション・アボートPSWの命令アドレスは、次の順次命令を指定する(即ち、最外TBEGINに続く命令)。TRANSACTION BEGIN constrained(TBEGINC)命令の実行中、ネスト化深さが最初に0であるとき、トランザクション・アボートPSWは、トランザクション・アボートPSWの命令アドレスが(TBEGINCに続く次の順次命令ではなく)TBEGINCを指定することを除いて、現PSWの内容に設定される。
トランザクション・アボートPSWは、いずれの内部TRANSACTION BEGIN命令の実行中にも変更されない。
トランザクション・ネスト化深さは、例えば、TRANSACTION BEGIN命令が条件コード0で完了するたびにインクリメントし、且つ、TRANSACTION END命令が完了するたびにデクリメントする、16ビットの符号なし値である。トランザクション・ネスト化深さは、トランザクションがアボートされたとき、又はCPUのリセットにより、0に設定される。
1つの実装において、CPUが制約付きトランザクション実行モードにあるとき、トランザクション・ネスト化深さは1である。さらに、最大TNDは4ビットの値として表すことができるが、TNDは、トランザクション診断ブロックにおける検査を容易にするために、16ビットの値となるように定められる。
トランザクションがアボートされた場合、種々の状態情報を、以下のようなトランザクション診断ブロック(TDB)内に保存することができる。
1.TBEGIN指定TDB:制約なしトランザクションについて、最外TBEGIN命令のB1フィールドが0でないとき、命令の第1のオペランド・アドレスは、TBEGIN指定TDBを指定する。これは、アプリケーションのアボート・ハンドラにより検査することができるアプリケーション・プログラムにより指定される記憶位置である。
2.プログラム割り込み(PI)TDB:制約なしトランザクションが、非フィルタ処理(unfiltered)プログラム例外条件に起因してアボートされた場合、又は制約付きトランザクションがいずれかのプログラム例外条件に起因してアボートされた場合(即ち、プログラム割り込みをもたらすいずれかの条件が認識される)、PI−TDBは、プリフィックス領域内の記憶位置に格納される。これは、オペレーティング・システムが提供できるあらゆる診断報告において、オペレーティング・システムが検査又はログアウトするのに利用可能である。
3.インターセプトTDB:トランザクションが、インターセプトをもたらす(即ち、条件により解釈実行が終了し、制御がホスト・プログラムに戻る)いずれかのプログラム例外条件に起因してアボートされた場合、TDBは、ゲスト・オペレーティング・システムについての状態記述ブロックにおいて指定された記憶位置に格納される。
非フィルタ処理プログラム例外条件に起因するアボートの場合、PI−TDB又はインターセプトTDBのいずれか1つだけが格納される。従って、1つのアボートに対して、0、1又は2つのTDBが格納され得る。
TBEGIN指定TDB:有効なトランザクション診断ブロック・アドレスにより指定された256バイトの記憶位置である。トランザクション診断ブロック・アドレスが有効であるとき、TBEGIN指定TDBは、トランザクション・アボート上に格納される。TBEGIN指定TDBは、最外TRANSACTION BEGIN命令の実行時に有効である全てのストレージ保護機構の影響下にある。TBEGIN指定TDBの任意の部分についてのPER(プログラム・イベント記録)ストレージ変更イベントは、トランザクション・アボート処理中ではなく、最外TBEGINの実行中に検出される。
〇分岐命令の実行の成功:分岐ターゲット位置が指定したストレージ領域(記憶領域)内にあるときにのみイベントが生じるようにするための選択肢が提供される。
〇指定したストレージ領域からの命令のフェッチ。
〇指定したストレージ領域の内容の変更。ストレージ領域が指定したアドレス空間内にあるときにのみイベントを生じるようにするための選択肢が提供される。
〇STORE USING REAL ADDRESS命令の実行。
〇TRANSACTION END命令の実行。
競合トークン妥当性(CTV):トランザクションが、フェッチ又はストア競合のためにアボートされるとき(つまり、それぞれ、アボート・コード9又は10)、バイト1のビット0は、競合トークン妥当性表示である。CTV表示が1のとき、TDBのバイト16−23における競合トークン910は、競合が検出された論理アドレスを含む。CTV表示が0であるとき、TDBのバイト16−23は予測不能である。
トランザクションが、フェッチ又はストア競合以外のいずれかの理由のためにアボートされたとき、バイト1のビット0は、0として格納される。
制約付きトランザクション表示(CTI):CPUが制約付きトランザクション実行モードにあるとき、バイト1のビット1は1に設定される。CPUが制約なしトランザクション実行モードにあるとき、バイト1のビット1は0に設定される。
予約:バイト1のビット2−7は予約され、0として格納される。
CTVビットが0のとき、バイト16−23は予測不能である。
〇制御されたアクセス・リスト又はDAT保護
〇ASCEタイプ
〇ページ変換
〇領域第1変換
〇領域第2変換
〇領域第3変換
〇セグメント変換例外
z/Architectureの一実施形態において、PER−3ファシリティがインストールされると、このPER−3ファシリティは、プログラムに、CPUの順次実行においてブレークを生じさせる最後の命令のアドレスを与える。ブレーキング・イベント・アドレスの記録を、ワイルド分岐検出のためのデバッグ支援として用いることができる。このファシリティは、例えば、ブレーキング・イベント・アドレス・レジスタと呼ばれる、CPUにおける64ビット・レジスタを与える。TRANSACTION ABORT以外の命令が、順次命令の実行においてブレークを生じさせる(つまり、PSW内の命令アドレスが、命令長によりインクリメントされるのではなく、置き換えられる)たびに、その命令のアドレスが、ブレーキング・イベント・アドレス・レジスタ内に配置される。PERが表示されるにせよ又はされないにせよ、プログラム割り込みが発生するたびに、ブレーキング・イベント・アドレス・レジスタの現在の内容が実ストレージ位置272−279に配置される。
バイト112−119は、トランザクション実行分岐表示(TXBI)と呼ばれる64ビットのベクトルを含む。ベクトルの最初の63ビットの各々は、次のように、CPUがトランザクション実行モードにある間の分岐命令の実行の結果を示す。
・いずれの限定された命令も、TXBI内にビットを設定させない
・例えばz/Architectureの命令において、BRANCH ON CONDITION、BRANCH RELATIVE ON CONDITION、又はBRANCH RELATIVE ON CONDITION LONG命令のM1フィールドが0であるとき、又は、以下の命令のR2フィールドが0のとき、命令の実行により、TXBI内にビットが設定されるかどうかは、モデル依存である。
・BRANCH AND LINK(BALR);BRANCH AND SAVE(BASR);BRANCH AND SAVE AND SET MODE(BASSM);BRANCH AND SET MODE(BSM);BRANCH ON CONDITION(BCR);及びBRANCH ON COUNT(BCTR、BCTGR)
・ホスト・アクセス例外により生じたアボート条件について、バイト127のビット位置0が1に設定される。他の全てのアボート条件について、バイト127のビット位置0が0に設定される。
・ロード/ストア・ユニット(LSU)により検出されたアボート条件に対して、バイト127の右端の5ビットは、原因の表示を含む。LSUにより検出されなかったアボート条件に対して、バイト127が予約される。
〇EXTRACT TRANSACTION NESTING DEPTH
〇NONTRANSACTIONAL STORE
〇TRANSACTION ABORT
〇TRANSACTION BEGIN
〇TRANSACTION END
*命令のR2フィールドが0でなく、且つ、分岐トレースがイネーブルにされたときのBRANCH AND LINK(BALR)、BRANCH AND SAVE (BASR)及びBRANCH AND SAVE AND SET MODE
*命令のR2フィールドが0でなく、且つ、モード・トレースがイネーブルにされたときのBRANCH AND SAVE AND SET MODE及びBRANCH AND SET MODE、モード・トレースがイネーブルにされたときのSET ADDRESSING MODE
*監視イベント条件が認識されたときのMONITOR CALL
動作において、トランザクション・ネスト化深さが0であるとき、条件コード0をもたらすTRANSACTION BEGIN(TBEGIN)命令の実行により、CPUが制約なしトランザクション実行モードに入る。トランザクション・ネスト化深さが0であるとき、条件コード0をもたらすTRANSACTION BEGIN constrained(TBEGINC)命令の実行により、CPUが制約付きトランザクション実行モードに入る。
特に明示的に断りがある場合を除いて、非トランザクション実行に適用される全ての原則は、トランザクション実行にも適用される。以下はCPUがトランザクション実行モードにある間の処理の付加的な特徴である。
*既に制約付きTXモードにある場合、制約付きトランザクション例外が認識される。
*現在のTND(トランザクション・ネスト化深さ)>0の場合、実行は、あたかも制約なしトランザクションであるかのように進行する。
)有効なF制御は0に設定される
)有効なPIFCは変更されない
)外部制約なしTXが、制約付きTXを使用することも又は使用しないこともあるサービス機能を呼び出すことを可能にする
*現在のTND=0のとき:
)トランザクション診断ブロック・アドレスは無効である
−アボート時に命令指定TDBは格納されない
)トランザクション・アボートPSWはTBEGINCのアドレスに設定される
−次の順次命令ではない
)モデル依存記憶位置に保存されたGRSMにより指定された汎用レジスタ対は、プログラムによりアクセス可能でない
)トランザクション・トークンが随意的に形成される(D2オペランドから)。トランザクション・トークンは、トランザクションの識別子である。トランザクション・トークンは、ストレージ・オペランド・アドレス又は他の値と等しい場合がある
*有効A=TBEGINC A&任意の外部A
*TNDがインクリメントされる
)TNDが0から1に移行する場合、CPUは制約付きTXモードに入る
)他の場合には、CPUは制約なしTXモードにあるままである
*命令はCC0により完了する
*例外:
)B1フィールドが0でない場合、指定例外(PIC(プログラム割り込みコード)0006)
)トランザクション実行制御(CR0.8)が0の場合、特殊操作例外(PIC 0013 hex)
)制約付きTXモードで発行された場合、トランザクション制約例外(PIC 0018 hex)
)制約付きトランザクション実行ファシリティがインストールされていない場合、操作例外(PIC 0001)
)命令がexecute型命令のターゲットである場合、実行例外(PIC 0003)
)ネスト化深さを超過した場合、アボート・コード13
*制約付きトランザクションにおけるアボート条件:
)アボートPSWはTBEGINC命令を指し示す
−これに続く命令ではない
−アボート条件により、TX全体が再駆動される
*フェイル経路なし
)CPUは、再駆動時に成功裡の完了を確実にするための特別な手段をとる
)持続的な競合、割り込み、又は制約違反がないと仮定すると、トランザクションは最終的に完了することが保証される。
*制約違反:
)PIC 0018 hex−は、トランザクション制約の違反を示す
)又は、トランザクションは、あたかも制約なしであるかのように実行される
*TND=0の場合
)B1=0の場合、トランザクション診断ブロック・アドレスは第1のオペランド・アドレスから設定される。
)トランザクション・アボートPSWは、次の順次命令アドレスに設定される。
)I2フィールドにより指定される汎用レジスタ対は、モデル依存記憶位置に保存される。
−プログラムにより直接アクセス可能でない
*有効なPIFC、A、&F制御が計算される
)有効なA=TBEGIN A&任意の外部A
)有効なF=TBEGIN F&任意の外部F
)有効なPIFC=最大値(TBEGIN PIFC、任意の外部PIFC)
*トランザクション・ネスト化深さ(TND)がインクリメントされる
*TNDが0から1に移行する場合、CPUはトランザクション実行モードに入る
*条件コードが0に設定される。
)TBEGINに続く命令が制御を受け取ると、
−TBEGINの成功がCC0により示される
−アボートされたトランザクションが、0でないCCにより示される
*例外
)ネスト化深さ超過の場合、アボート・コード13
)B1フィールドが0でなく、且つ、ストア操作に関してストレージ・オペランドにアクセスできない場合、アクセス例外(種々のPICの1つ)
)TBEGIN命令がexecute型命令のターゲットである場合、実行例外(PIC 0003)
)トランザクション実行ファシリティがインストールされていない場合、操作例外(PIC 0001)
)次のいずれかの場合、PIC 0006
−PIFCが無効である(3の値)
−第2のオペランド・アドレスがダブルワードに位置合わせされていない
)トランザクション実行制御(CR0.8)が0である場合、PIC 0013 hex
)制約付きTXモードで発行された場合、PIC 0018 hex
1.その他の条件は、以下のいずれかからもたらされ得る。
*z/Architectureにおける、COMPARE AND REPLACE DAT TABLE ENTRY、COMPARE AND SWAP AND PURGE、INVALIDATE DAT TABLE ENTRY、INVALIDATE PAGE TABLE ENTRY、NQ制御が0であり、且つ、SK制御が1であるPERFORM FRAME MANAGEMENT FUNCTION、NQ制御が0であり、構成内の別のCPUにより実行され、条件コードが2に設定されるSET STORAGE KEY EXTENDEDのような命令。
*リセット、再起動若しくは停止、又は同等のSIGNAL PROCESSOR命令のようなオペレータ機能がCPU上で実行される。
*上記に列挙されないいずれかの他の条件;条件コードは2又は3に設定される。
2.フェッチ及びストア競合が検出された記憶位置は、同一キャッシュ・ライン内のどの場所であってもよい。
3.特定の条件下で、CPUは、類似のアボート条件を区別できないことがある。例えば、フェッチ又はストア・オーバーフローは、それぞれのフェッチ又はストア競合と区別できないことがある。
4.CPUによる複数の命令経路の投機的実行により、こうした条件が概念的シーケンスで行われない場合でも、競合又はオーバーフロー条件に起因して、トランザクションがアボートされる。制約付きトランザクション・モードにある間、CPUは、投機的実行を一時的に禁止し、こうした競合又はオーバーフローを投機的に検出することなく、トランザクションを完了しようと試みることを可能にする。
*実行例外
*操作例外(トランザクション実行ファシリティがインストールされていない)
*特殊操作例外
*指定例外
*トランザクション制約例外(制限された命令に起因する)
1.トランザクション実行制御(制御レジスタ0のビット8)が0の場合、CPUはトランザクション実行モードに入ることができず、この場合のTRANSACTIONAL ABORTを実行しようとする試みは、特殊操作例外をもたらす。
2.アボート・コード0−255は、CPUにより暗黙的にアボートされるトランザクションのために予約される。プログラムが、TRANSACTION ABORT命令のこれらのコードのいずれかを指定する場合、指定例外が認識され、トランザクションがアボートされ、結果のアボート・コードはプログラム割り込み(コード4)又はプログラム割り込み条件(コード12)を示す。
3.プログラム割り込みは、有効プログラム割り込みフィルタ制御を受ける。
4.TABORTの実行は高コンテンション状態をもたらすことがあり、高コンテンション状態は他のアボート条件をもたらす場合がある。
5.TABORT命令に続いて、プログラム実行は、トランザクション・アボートPSWにより指し示される命令を続行する。
1.TABORT以外によって開始されたアボート処理の場合、トランザクション実行モードにある間にSUPERVISOR CALL命令の実行を試みることにより、トランザクションが、制限された命令に起因してアボートされる。この場合には、SVC割り込みは発生しない。
2.アクセス・レジスタ、浮動小数点レジスタ、浮動小数点制御レジスタ、及び最外TRANSACTION BEGIN命令の汎用レジスタ保存マスクにより指定されないいずれの汎用レジスタも、トランザクションのアボート時に復元されない。
3.CPUが制約なしトランザクション実行モードにあった場合、トランザクション・アボートPSWの命令アドレスは、最外TRANSACTION BEGIN(TBEGIN)命令に従うストレージ位置を指定する。このストレージ位置における命令のシーケンスは、トランザクションの失敗によりコード1、2、及び3のみが設定されたとしても、4つの条件コード全てを収容しなければならない。条件コードの意味の要約は、以下の通りである。:
4.ネスト化されたトランザクションを用いる際には、内部トランザクションは、他の場合には最外トランザクションにおいて生じ得ないアボート条件を発生させることがある。こうした条件の例として、以下が挙げられる。
*内部トランザクションは、予期しないアボート・コードを指定するTRANSACTION ABORT命令を発行することがある。
*内部トランザクションは、予期しないプログラム割り込み条件をもたらすことがある。
*内部トランザクションは、最外トランザクションによってフィルタ処理されていないプログラム割り込み条件をフィルタ処理し、異なるアボート・コードをもたらすことがある。
いずれのトランザクション・アボート・ハンドラ・ルーチンも、内部トランザクション内で発生する予期しないアボート及び例外条件が決して最外トランザクションにおいて発生しない場合でも、それらに適合することができる。
トランザクション実行モードにある間に認識されるプログラム例外条件は、トランザクションのアボートをもたらす。制約なしトランザクションの場合、プログラムは、特定のプログラム例外条件が割り込みをもたらさないことを任意に指定することができる。このアクションは、プログラム割り込みフィルタ処理と呼ばれる。一実施形態において、プログラム割り込みフィルタ処理は、以下の制御を受ける。:
*トランザクション実行プログラム割り込みフィルタ処理オーバーライド(制御レジスタ0のビット9)。
*有効プログラム割り込みフィルタ処理制御(PIFC)。
*発生した例外条件。
大部分のプログラム例外条件に対して、例外条件に関して定められ、プロセッサ内に保存された、対応するトランザクション実行クラスが存在する。有効PIFCとトランザクション実行クラスとは、例として以下のように関わっている。:
*PERイベントについてのトランザクション・クラス及び条件コードが適用される。この場合には、PER例外条件をフィルタ処理することはできず、条件コードは3に設定される。
*プリフィックス領域内のプログラム割り込みコードは、非PER例外条件を含まず、プリフィックス領域内に格納された他のいずれかの非PERプログラム割り込みパラメータでもない。
1.他の場合には監視イベントを引き起こすMONITOR CALL命令は、制限された命令である。従って、CPUがトランザクション実行モードにある間、監視イベント・プログラム割り込みは発生せず、従って、トランザクションがアボートされたとき、実記憶位置176−183における監視コードは格納されない。
同様に、適用可能でないトランザクション・クラス(−)及び条件コードを有する、図15−図16に列挙される他のいずれのプログラム例外条件も、これらの例外を引き起こす命令が制限されるので、発生し得ない。従って、プログラム割り込み識別も又は他の付随的なプログラム割り込み情報のいずれも、プリフィックス領域内の実記憶位置に格納されない。
2.以下の例は、トランザクションを開始及び終了するための命令を示す。トランザクションがアボートされた場合には、一例においては、ラベルNO−RETRYにおいて非トランザクション・フォールバック経路に最終的に分岐する前に、トランザクションが数回再試行される。
緊急マシン・チェック条件が最高優先順位を有する。この条件が生じると、現在の操作は終了又は無効化される。現在の操作の結果として生じたプログラム割り込み及びスーパーバイザ・コール割り込みは、排除されることがある。保留中のあらゆる抑制可能マシン・チェック条件が、緊急マシン・チェック割り込みと共に示されることがある。緊急マシン・チェック条件の副次作用を制限するために、妥当な全ての試みが行われ、通常は、外部割り込み、I/O割り込み、及び再始動割り込みに対する要求に影響が出ることはない。
*スーパーバイザ・コール割り込み
*プログラム割り込み
*抑制可能マシン・チェック割り込み
*外部割り込み
*入力/出力割り込み
*再始動割り込み
* 大部分のトランザクション活動が廃棄される
) トランザクション・ストアが廃棄される
) GRSMにより指示される汎用レジスタは、最外トランザクションより前に値に復元される
* アボート後に、以下が続く:
) 非トランザクション・ストア(1つ又は複数のNTSTG命令)
)アクセス・レジスタ及び浮動小数点レジスタは、何らかの修正を保持する
)GRSMにより指示されない汎用レジスタは、いずれの修正も保持しない
* PSWがTXアボートPSWから設定される
) TBEGIN命令に続く命令を指し示す
)理由を示すために条件コードが設定される
)割り込みに起因してアボートされた場合、TXアボートPSWは、(理由を示すCCと共に)割り込み・旧PSWとして格納される
* 最外TBEGINのB1フィールドが0でないとき、TDBが格納される
* 制約なしトランザクションについては、TBEGINに続く命令が制御を受け取る
) CC1−発生することはない(TDBはアクセス不可能)
)CC2−一時的条件;トランザクションの再実行は成功し得る
− 再駆動の数を制限してもよい
) CC3−永続的条件;トランザクションの再実行が成功する可能性は低い
− 従来のシリアル化技術を使用するフォールバック経路に分岐してもよい
−注記:フォールバック経路がcompare and swap型ロックを使用する場合、トランザクションもそれらのロックワード位置にタッチすべきである。
本明細書で用いられる場合、ストレージ、中央ストレージ、主ストレージ、メモリ及び主メモリは、慣例によって暗黙的に又は明示的に、特に断りのない限り、交換可能に用いられる。さらに、一実施形態においては、トランザクションの効果的な遅延は、選択されたトランザクションの完了まで、主メモリへのトランザクション・ストアのコミットを遅延させることを含み、別の実施形態においては、トランザクションの有効な遅延は、メモリに対するトランザクション更新を可能にし、且つ、古い値を保持し、アボート時にメモリを古い値に復元することを含む。
図22を参照すると、一例において、コンピュータ・プログラム1700は、例えば、1つ又は複数の実施形態を提供し、容易にするように、その上にコンピュータ可読プログラム・コード手段又は論理1704を格納するための、1つ又は複数の一時的でないコンピュータ可読ストレージ媒体1702を含む。
1つの態様において、1つ又は複数の実施形態を実施するために、アプリケーションを配置することができる。一例として、アプリケーションの配置は、1つ又は複数の実施形態を実施するように動作可能なコンピュータ・インフラストラクチャを提供することを含む。
命令及びデータ・オペランドに対して別個のキャッシュを実装するデバイスにおいては、ストアが後にフェッチされる命令を変更するかどうかに関係なく、プログラムが、後にフェッチされるキャッシュ・ラインに格納される場合、著しい遅延が生じ得る。
仮想アドレスは、動的アドレス変換5062、随意的にアクセス・レジスタ変換5063を用いて、実アドレスに変換される。
102:中央プロセッサ・コンプレックス(CPC)
106:I/Oデバイス
108:制御ユニット
110:中央プロセッサ
112:パーティション
114:論理パーティション・ハイパーバイザ
115:入力/出力サブシステム
200:TRANSACTION BEGIN(TBEGIN)命令
202、302、402、502、702a、702b、802:オペコード・フィールド
204、304、504、708:ベース・フィールド
206、306、506、710:変位フィールド
208、308:即値フィールド
210、310:汎用レジスタ保存マスク(GRSM)
212、312:AR変更許可(A)
214:浮動小数点演算許可(F)
216:プログラム割り込みフィルタ処理制御(PIFC)
300:TRANSACTION BEGIN constrained(TBEGINC)命令
400:TRANSACTION END(TEND)命令
500:TRANSACTION ABORT(TABORT)命令
600:ネスト化されたトランザクション
700:NONTRANSACTIONAL STORE命令
704、804:レジスタ・フィールド
706:インデックス・フィールド
800:EXTRACT TRANSACTION NESTING DEPTH命令
900:トランザクション診断ブロック(TDB)
1600:二重連結リスト
1700:コンピュータ・プログラム製品
Claims (18)
- コンピューティング環境内で命令を実行するための方法であって、前記方法は、
プロセッサにより、実行のためのマシン命令を取得することであって、前記マシン命令は、コンピュータ・アーキテクチャによるコンピュータ実行のために定められたものであり、トランザクション・アボート操作を指定するためのオペコードと、アボート・コードを指定するための少なくとも1つのフィールドとを含む、取得することと、
前記プロセッサにより、前記マシン命令を実行することと、
を含み、前記実行することは、
実行しているトランザクションをアボートすることであって、前記トランザクションは完了前に終了する、アボートすることと、
前記アボートすることに基づいて、前記トランザクションの再実行が推奨されるかどうかを示すための条件コードを与えることと、
を含む方法。 - 前記少なくとも1つのフィールドは、ベース・フィールド及び変位フィールドを含み、前記方法は、前記ベース・フィールドが0ではないことに基づいて、前記ベース・フィールドにより指定されたレジスタの内容と前記変位フィールドの値とを結合して、前記アボート・コードを作成することをさらに含む、請求項1に記載の方法。
- 前記結合することは、前記レジスタの前記内容を前記変位フィールドの前記値と加算して、ユーザ定義のアボート・コードを作成することを含む、請求項2に記載の方法。
- 前記少なくとも1つのフィールドは、ベース・フィールド及び変位フィールドを含み、前記ベース・フィールドが0であることに基づいて、前記変位フィールドの値は前記アボート・コードを指定する、請求項1から請求項3のいずれか1項に記載の方法。
- 前記アボート・コードは、アボートについてのユーザ定義の特別な理由を提供するものであり、前記マシン命令は、マシン・プログラム状況ワード(PSW)により指定されるプログラム・アドレスから取得されるトランザクション・アボート命令であり、
前記方法は、
前記マシン命令の実行に続いて、前記マシンPSWの前記プログラム・アドレスを、別の異なるトランザクションPSWから取得された別のプログラム・アドレスと置き換えることと、
前記マシンPSWの前記別のプログラム・アドレスにおける命令で始まる命令の実行を続けることと、
をさらに含む、請求項1から請求項4のいずれか1項に記載の方法。 - 前記条件コードは、前記アボート・コードの特定のビットが1の値であることに基づく第1の値と、前記特定のビットが別の値であることに基づく第2の値とのいずれかに設定される、請求項1から請求項5のいずれか1項に記載の方法。
- 前記第1の値は、再実行が推奨されることを示し、前記第2の値は、再実行が推奨されないことを示す、請求項6に記載の方法。
- 前記方法は、前記アボート・コードをトランザクション診断ブロックに配置することをさらに含む、請求項1から請求項7のいずれか1項に記載の方法。
- 前記トランザクション診断ブロックは、アボートされた前記トランザクションを開始した命令又は別のトランザクションを開始した命令のうちの1つによって指定され、前記トランザクション及び前記別のトランザクションはネスト化される、請求項8に記載の方法。
- 前記方法は、前記トランザクションをアボートすることに基づいて、メモリへの非トランザクション・ストア・アクセスをコミットし、トランザクション・ストア・アクセスを廃棄することをさらに含む、請求項1から請求項9のいずれか1項に記載の方法。
- コンピューティング環境内で命令を実行するためのコンピュータ・システムであって、前記コンピュータ・システムは、
メモリと、
前記メモリと通信するプロセッサと、
を含み、前記コンピュータ・システムは方法を実施するように構成され、前記方法は、
プロセッサにより、実行のためのマシン命令を取得することであって、前記マシン命令は、コンピュータ・アーキテクチャによるコンピュータ実行のために定められたものであり、トランザクション・アボート操作を指定するためのオペコードと、アボート・コードを指定するための少なくとも1つのフィールドとを含む、取得することと、
前記プロセッサにより、前記マシン命令を実行することと、
を含み、前記実行することは、
実行しているトランザクションをアボートすることであって、前記トランザクションは完了前に終了する、アボートすることと、
前記アボートすることに基づいて、前記トランザクションの再実行が推奨されるかどうかを示すための条件コードを与えることと、
を含む、コンピュータ・システム。 - 前記少なくとも1つのフィールドは、ベース・フィールド及び変位フィールドを含み、前記方法は、前記ベース・フィールドが0ではないことに基づいて、前記ベース・フィールドにより指定されたレジスタの内容と前記変位フィールドの値とを結合して、前記アボート・コードを作成することをさらに含む、請求項11に記載のコンピュータ・システム。
- 前記結合することは、前記レジスタの前記内容を前記変位フィールドの前記値と加算して、ユーザ定義のアボート・コードを作成することを含む、請求項12に記載のコンピュータ・システム。
- 前記マシン命令はベース・フィールドを含み、前記ベース・フィールドが0であることに基づいて、前記アボート・コードを指定するための前記少なくとも1つのフィールドは変位フィールドからなり、前記変位フィールドの値は前記アボート・コードを指定する、請求項11に記載のコンピュータ・システム。
- 前記条件コードは、前記アボート・コードの特定のビットが1の値であることに基づく第1の値と、前記特定のビットが別の値であることに基づく第2の値とのいずれかに設定される、請求項11に記載のコンピュータ・システム。
- 前記第1の値は、再実行が推奨されることを示し、前記第2の値は、再実行が推奨されないことを示す、請求項15に記載のコンピュータ・システム。
- 前記方法は、前記アボート・コードをトランザクション診断ブロックに配置することをさらに含む、請求項11に記載のコンピュータ・システム。
- 請求項1から請求項10のいずれか1項に記載の方法のすべてのステップをコンピュータに実行させるためのコンピュータ・プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/524,855 | 2012-06-15 | ||
US13/524,855 US9436477B2 (en) | 2012-06-15 | 2012-06-15 | Transaction abort instruction |
PCT/EP2013/060275 WO2013186012A1 (en) | 2012-06-15 | 2013-05-17 | Transaction abort instruction |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015525405A JP2015525405A (ja) | 2015-09-03 |
JP6206886B2 true JP6206886B2 (ja) | 2017-10-04 |
Family
ID=48470963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015516530A Active JP6206886B2 (ja) | 2012-06-15 | 2013-05-17 | Transaction abort命令 |
Country Status (7)
Country | Link |
---|---|
US (4) | US9436477B2 (ja) |
EP (1) | EP2724228B1 (ja) |
JP (1) | JP6206886B2 (ja) |
CN (1) | CN104350462B (ja) |
MX (1) | MX349710B (ja) |
SI (1) | SI2724228T1 (ja) |
WO (1) | WO2013186012A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8682877B2 (en) | 2012-06-15 | 2014-03-25 | International Business Machines Corporation | Constrained transaction execution |
US9772854B2 (en) | 2012-06-15 | 2017-09-26 | International Business Machines Corporation | Selectively controlling instruction execution in transactional processing |
US9384004B2 (en) | 2012-06-15 | 2016-07-05 | International Business Machines Corporation | Randomized testing within transactional execution |
US9436477B2 (en) | 2012-06-15 | 2016-09-06 | International Business Machines Corporation | Transaction abort instruction |
US8688661B2 (en) | 2012-06-15 | 2014-04-01 | International Business Machines Corporation | Transactional processing |
US9336046B2 (en) | 2012-06-15 | 2016-05-10 | International Business Machines Corporation | Transaction abort processing |
US9348642B2 (en) | 2012-06-15 | 2016-05-24 | International Business Machines Corporation | Transaction begin/end instructions |
US9361115B2 (en) | 2012-06-15 | 2016-06-07 | International Business Machines Corporation | Saving/restoring selected registers in transactional processing |
US20130339680A1 (en) | 2012-06-15 | 2013-12-19 | International Business Machines Corporation | Nontransactional store instruction |
US9448796B2 (en) | 2012-06-15 | 2016-09-20 | International Business Machines Corporation | Restricted instructions in transactional execution |
US10437602B2 (en) | 2012-06-15 | 2019-10-08 | International Business Machines Corporation | Program interruption filtering in transactional execution |
US9740549B2 (en) | 2012-06-15 | 2017-08-22 | International Business Machines Corporation | Facilitating transaction completion subsequent to repeated aborts of the transaction |
WO2014129247A1 (ja) * | 2013-02-22 | 2014-08-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アボート削減方法、アボート削減装置、及びアボート削減プログラム |
US20140281236A1 (en) * | 2013-03-14 | 2014-09-18 | William C. Rash | Systems and methods for implementing transactional memory |
US9317379B2 (en) | 2014-01-24 | 2016-04-19 | International Business Machines Corporation | Using transactional execution for reliability and recovery of transient failures |
US9558032B2 (en) | 2014-03-14 | 2017-01-31 | International Business Machines Corporation | Conditional instruction end operation |
US10120681B2 (en) | 2014-03-14 | 2018-11-06 | International Business Machines Corporation | Compare and delay instructions |
US9454370B2 (en) | 2014-03-14 | 2016-09-27 | International Business Machines Corporation | Conditional transaction end instruction |
US9632555B2 (en) | 2014-12-09 | 2017-04-25 | Intel Corporation | Techniques to route power to a USB host in dead battery condition |
US10366013B2 (en) | 2016-01-15 | 2019-07-30 | Futurewei Technologies, Inc. | Caching structure for nested preemption |
US9772874B2 (en) * | 2016-01-29 | 2017-09-26 | International Business Machines Corporation | Prioritization of transactions based on execution by transactional core with super core indicator |
US20170371701A1 (en) * | 2016-06-27 | 2017-12-28 | Kshitij A. Doshi | Apparatuses, methods, and systems for granular and adaptive hardware transactional synchronization |
US11151267B2 (en) | 2019-02-25 | 2021-10-19 | International Business Machines Corporation | Move data and set storage key based on key function control |
Family Cites Families (245)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1174370A (en) | 1980-05-19 | 1984-09-11 | Hidekazu Matsumoto | Data processing unit with pipelined operands |
US4488227A (en) | 1982-12-03 | 1984-12-11 | Honeywell Information Systems Inc. | Program counter stacking method and apparatus for nested subroutines and interrupts |
US4740893A (en) | 1985-08-07 | 1988-04-26 | International Business Machines Corp. | Method for reducing the time for switching between programs |
IN169636B (ja) * | 1987-07-01 | 1991-11-23 | Digital Equipment Corp | |
US5063497A (en) | 1987-07-01 | 1991-11-05 | Digital Equipment Corporation | Apparatus and method for recovering from missing page faults in vector data processing operations |
US5321823A (en) | 1988-07-20 | 1994-06-14 | Digital Equipment Corporation | Digital processor with bit mask for counting registers for fast register saves |
US5117498A (en) | 1988-08-19 | 1992-05-26 | Motorola, Inc. | Processer with flexible return from subroutine |
JPH0437927A (ja) | 1990-06-01 | 1992-02-07 | Sony Corp | プロセッサの処理方法 |
US5471591A (en) | 1990-06-29 | 1995-11-28 | Digital Equipment Corporation | Combined write-operand queue and read-after-write dependency scoreboard |
GB2256514B (en) | 1991-05-21 | 1994-11-16 | Digital Equipment Corp | Commitment ordering for guaranteeing serializability across distributed transactions |
US5701480A (en) | 1991-10-17 | 1997-12-23 | Digital Equipment Corporation | Distributed multi-version commitment ordering protocols for guaranteeing serializability during transaction processing |
US5274817A (en) | 1991-12-23 | 1993-12-28 | Caterpillar Inc. | Method for executing subroutine calls |
US5359608A (en) | 1992-11-24 | 1994-10-25 | Amdahl Corporation | Apparatus for activation and deactivation of instruction tracing through use of conditional trace field in branch instructions |
AU6629894A (en) | 1993-05-07 | 1994-12-12 | Apple Computer, Inc. | Method for decoding guest instructions for a host computer |
US5925125A (en) | 1993-06-24 | 1999-07-20 | International Business Machines Corporation | Apparatus and method for pre-verifying a computer instruction set to prevent the initiation of the execution of undefined instructions |
US5551013A (en) | 1994-06-03 | 1996-08-27 | International Business Machines Corporation | Multiprocessor for hardware emulation |
US5748964A (en) | 1994-12-20 | 1998-05-05 | Sun Microsystems, Inc. | Bytecode program interpreter apparatus and method with pre-verification of data type restrictions |
US5655100A (en) | 1995-03-31 | 1997-08-05 | Sun Microsystems, Inc. | Transaction activation processor for controlling memory transaction execution in a packet switched cache coherent multiprocessor system |
AU7550496A (en) | 1995-10-06 | 1997-04-28 | Advanced Micro Devices Inc. | Unified multi-function operation scheduler for out-of-order execution in a superscalar processor |
US5790825A (en) | 1995-11-08 | 1998-08-04 | Apple Computer, Inc. | Method for emulating guest instructions on a host computer through dynamic recompilation of host instructions |
TW384447B (en) | 1996-01-22 | 2000-03-11 | Infinite Technology Inc | Processor with reconfigurable arithmetic data path |
JPH103416A (ja) | 1996-06-14 | 1998-01-06 | Canon Inc | 情報処理装置およびその方法 |
US6035313A (en) | 1997-03-24 | 2000-03-07 | Motorola, Inc. | Memory address generator for an FFT |
US5870582A (en) | 1997-03-31 | 1999-02-09 | International Business Machines Corporation | Method and apparatus for completion of non-interruptible instructions before the instruction is dispatched |
US5937199A (en) | 1997-06-03 | 1999-08-10 | International Business Machines Corporation | User programmable interrupt mask with timeout for enhanced resource locking efficiency |
JP3546678B2 (ja) | 1997-09-12 | 2004-07-28 | 株式会社日立製作所 | マルチos構成方法 |
US6094730A (en) | 1997-10-27 | 2000-07-25 | Hewlett-Packard Company | Hardware-assisted firmware tracing method and apparatus |
US7076784B1 (en) | 1997-10-28 | 2006-07-11 | Microsoft Corporation | Software component execution management using context objects for tracking externally-defined intrinsic properties of executing software components within an execution environment |
US6000029A (en) | 1997-11-03 | 1999-12-07 | Motorola, Inc. | Method and apparatus for affecting subsequent instruction processing in a data processor |
US5938778A (en) | 1997-11-10 | 1999-08-17 | International Business Machines Corporation | System and method for tracing instructions in an information handling system without changing the system source code |
KR100246537B1 (ko) | 1997-11-25 | 2000-03-15 | 정선종 | 코드분할 다중접속 시스템에서 파일럿 심벌을 이용한 동기식이중 채널 큐피에스케이 송수신기의 구조 |
SE9704476L (sv) * | 1997-12-02 | 1999-06-23 | Ericsson Telefon Ab L M | Utökad instruktionsavkodning |
US6009261A (en) | 1997-12-16 | 1999-12-28 | International Business Machines Corporation | Preprocessing of stored target routines for emulating incompatible instructions on a target processor |
US6202067B1 (en) | 1998-04-07 | 2001-03-13 | Lucent Technologies, Inc. | Method and apparatus for correct and complete transactions in a fault tolerant distributed database system |
US6119129A (en) | 1998-05-14 | 2000-09-12 | Sun Microsystems, Inc. | Multi-threaded journaling in a configuration database |
US6308255B1 (en) | 1998-05-26 | 2001-10-23 | Advanced Micro Devices, Inc. | Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system |
EP0992907B1 (en) | 1998-10-06 | 2005-09-28 | Texas Instruments Inc. | Trace fifo management |
EP0992916A1 (en) | 1998-10-06 | 2000-04-12 | Texas Instruments Inc. | Digital signal processor |
US6151669A (en) | 1998-10-10 | 2000-11-21 | Institute For The Development Of Emerging Architectures, L.L.C. | Methods and apparatus for efficient control of floating-point status register |
US20020147969A1 (en) | 1998-10-21 | 2002-10-10 | Richard A. Lethin | Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method |
US6732307B1 (en) | 1999-10-01 | 2004-05-04 | Hitachi, Ltd. | Apparatus and method for storing trace information |
US7761857B1 (en) | 1999-10-13 | 2010-07-20 | Robert Bedichek | Method for switching between interpretation and dynamic translation in a processor system based upon code sequence execution counts |
US6738892B1 (en) | 1999-10-20 | 2004-05-18 | Transmeta Corporation | Use of enable bits to control execution of selected instructions |
US6604188B1 (en) | 1999-10-20 | 2003-08-05 | Transmeta Corporation | Pipeline replay support for multi-cycle operations wherein all VLIW instructions are flushed upon detection of a multi-cycle atom operation in a VLIW instruction |
JP3776653B2 (ja) | 1999-11-24 | 2006-05-17 | 富士通株式会社 | 演算処理装置 |
US6754809B1 (en) | 1999-12-30 | 2004-06-22 | Texas Instruments Incorporated | Data processing apparatus with indirect register file access |
US6934832B1 (en) | 2000-01-18 | 2005-08-23 | Ati International Srl | Exception mechanism for a computer |
US6665863B1 (en) | 2000-05-31 | 2003-12-16 | Microsoft Corporation | Data referencing within a database graph |
US6826682B1 (en) | 2000-06-26 | 2004-11-30 | Transmeta Corporation | Floating point exception handling in pipelined processor using special instruction to detect generated exception and execute instructions singly from known correct state |
AU2001283163A1 (en) | 2000-08-04 | 2002-02-18 | Carr Scott Software Incorporated | Automatic transaction management |
US6886094B1 (en) | 2000-09-28 | 2005-04-26 | International Business Machines Corporation | Apparatus and method for detecting and handling exceptions |
US6671686B2 (en) | 2000-11-02 | 2003-12-30 | Guy Pardon | Decentralized, distributed internet data management |
US7346632B2 (en) | 2001-02-22 | 2008-03-18 | International Business Machines Corporation | Mechanism for executing nested transactions in an execution environment supporting flat transactions only |
US6963919B1 (en) | 2001-02-28 | 2005-11-08 | Agilent Technologies, Inc. | Method and system for improving computer network performance |
US6745272B2 (en) | 2001-04-04 | 2004-06-01 | Advanced Micro Devices, Inc. | System and method of increasing bandwidth for issuing ordered transactions into a distributed communication system |
US7185234B1 (en) | 2001-04-30 | 2007-02-27 | Mips Technologies, Inc. | Trace control from hardware and software |
US7305678B2 (en) | 2001-05-17 | 2007-12-04 | International Business Machines Corporation | Method and system for reducing synchronization waits when allocating sequenced identifiers in a multi-threaded server |
US7613762B2 (en) | 2001-05-25 | 2009-11-03 | Sun Microsystems, Inc. | Floating point remainder with embedded status information |
KR100625595B1 (ko) | 2001-05-28 | 2006-09-20 | 한국전자통신연구원 | 트랜잭션 처리 시스템의 병렬 로깅 방법 및 트랜잭션 로그 처리 시스템 |
US6826681B2 (en) | 2001-06-18 | 2004-11-30 | Mips Technologies, Inc. | Instruction specified register value saving in allocated caller stack or not yet allocated callee stack |
US7185183B1 (en) | 2001-08-02 | 2007-02-27 | Mips Technologies, Inc. | Atomic update of CPO state |
US20060218556A1 (en) | 2001-09-28 | 2006-09-28 | Nemirovsky Mario D | Mechanism for managing resource locking in a multi-threaded environment |
US7174463B2 (en) | 2001-10-04 | 2007-02-06 | Lenovo (Singapore) Pte. Ltd. | Method and system for preboot user authentication |
US7313734B2 (en) | 2002-01-14 | 2007-12-25 | International Business Machines Corporation | Method and system for instruction tracing with enhanced interrupt avoidance |
US7546446B2 (en) | 2002-03-08 | 2009-06-09 | Ip-First, Llc | Selective interrupt suppression |
US7496494B2 (en) | 2002-09-17 | 2009-02-24 | International Business Machines Corporation | Method and system for multiprocessor emulation on a multiprocessor host system |
US6892286B2 (en) | 2002-09-30 | 2005-05-10 | Sun Microsystems, Inc. | Shared memory multiprocessor memory model verification system and method |
US7103597B2 (en) | 2002-10-03 | 2006-09-05 | Mcgoveran David O | Adaptive transaction manager for complex transactions and business process |
US7634638B1 (en) | 2002-10-22 | 2009-12-15 | Mips Technologies, Inc. | Instruction encoding for system register bit set and clear |
US7568023B2 (en) | 2002-12-24 | 2009-07-28 | Hewlett-Packard Development Company, L.P. | Method, system, and data structure for monitoring transaction performance in a managed computer network environment |
US7398355B1 (en) | 2003-02-13 | 2008-07-08 | Sun Microsystems, Inc. | Avoiding locks by transactionally executing critical sections |
US7269717B2 (en) | 2003-02-13 | 2007-09-11 | Sun Microsystems, Inc. | Method for reducing lock manipulation overhead during access to critical code sections |
US7089374B2 (en) | 2003-02-13 | 2006-08-08 | Sun Microsystems, Inc. | Selectively unmarking load-marked cache lines during transactional program execution |
US6862664B2 (en) | 2003-02-13 | 2005-03-01 | Sun Microsystems, Inc. | Method and apparatus for avoiding locks by speculatively executing critical sections |
US7269693B2 (en) | 2003-02-13 | 2007-09-11 | Sun Microsystems, Inc. | Selectively monitoring stores to support transactional program execution |
US7398359B1 (en) | 2003-04-30 | 2008-07-08 | Silicon Graphics, Inc. | System and method for performing memory operations in a computing system |
DE602004024995D1 (de) | 2003-05-23 | 2010-02-25 | Nippon Telegraph & Telephone | Parallelverarbeitungseinrichtung und parallelverarbeitungsverfahren |
EP1498815A3 (en) | 2003-06-30 | 2006-11-29 | Gravic, Inc. | Methods for ensuring referential integrity in multi-threaded replication engines |
US7836450B2 (en) | 2003-08-28 | 2010-11-16 | Mips Technologies, Inc. | Symmetric multiprocessor operating system for execution on non-independent lightweight thread contexts |
US7197586B2 (en) | 2004-01-14 | 2007-03-27 | International Business Machines Corporation | Method and system for recording events of an interrupt using pre-interrupt handler and post-interrupt handler |
US8825615B2 (en) | 2004-05-11 | 2014-09-02 | Oracle International Corporation | Simplifying implementation of custom atomic transactions in a programming environment |
US7206903B1 (en) | 2004-07-20 | 2007-04-17 | Sun Microsystems, Inc. | Method and apparatus for releasing memory locations during transactional execution |
US7703098B1 (en) | 2004-07-20 | 2010-04-20 | Sun Microsystems, Inc. | Technique to allow a first transaction to wait on condition that affects its working set |
US7395382B1 (en) | 2004-08-10 | 2008-07-01 | Sun Microsystems, Inc. | Hybrid software/hardware transactional memory |
US7987473B1 (en) | 2004-09-14 | 2011-07-26 | Azul Systems, Inc. | Accelerated class check |
US20060064508A1 (en) | 2004-09-17 | 2006-03-23 | Ramesh Panwar | Method and system to store and retrieve message packet data in a communications network |
US7373554B2 (en) | 2004-09-24 | 2008-05-13 | Oracle International Corporation | Techniques for automatic software error diagnostics and correction |
US7856537B2 (en) | 2004-09-30 | 2010-12-21 | Intel Corporation | Hybrid hardware and software implementation of transactional memory access |
EP1657118A1 (en) | 2004-11-11 | 2006-05-17 | IEE INTERNATIONAL ELECTRONICS & ENGINEERING S.A. | Collision recognition device for a vehicle |
US7984248B2 (en) | 2004-12-29 | 2011-07-19 | Intel Corporation | Transaction based shared data operations in a multiprocessor environment |
US7631073B2 (en) | 2005-01-27 | 2009-12-08 | International Business Machines Corporation | Method and apparatus for exposing monitoring violations to the monitored application |
US20060212757A1 (en) | 2005-03-15 | 2006-09-21 | International Business Machines Corporation | Method, system, and program product for managing computer-based interruptions |
US7421544B1 (en) | 2005-04-04 | 2008-09-02 | Sun Microsystems, Inc. | Facilitating concurrent non-transactional execution in a transactional memory system |
US7496726B1 (en) | 2005-04-18 | 2009-02-24 | Sun Microsystems, Inc. | Controlling contention via transactional timers among conflicting transactions issued by processors operating in insistent or polite mode |
US7464161B2 (en) | 2005-06-06 | 2008-12-09 | International Business Machines Corporation | Enabling and disabling byte code inserted probes based on transaction monitoring tokens |
US7350034B2 (en) | 2005-06-20 | 2008-03-25 | International Business Machines Corporation | Architecture support of best-effort atomic transactions for multiprocessor systems |
US7882339B2 (en) | 2005-06-23 | 2011-02-01 | Intel Corporation | Primitives to enhance thread-level speculation |
US20070005828A1 (en) * | 2005-06-30 | 2007-01-04 | Nimrod Diamant | Interrupts support for the KCS manageability interface |
CN1713164A (zh) | 2005-07-21 | 2005-12-28 | 复旦大学 | 可自主处理多事务传输要求的dma控制器及数据传输方法 |
EP1913473A1 (en) | 2005-08-01 | 2008-04-23 | Sun Microsystems, Inc. | Avoiding locks by transactionally executing critical sections |
US7870369B1 (en) * | 2005-09-28 | 2011-01-11 | Oracle America, Inc. | Abort prioritization in a trace-based processor |
US20070136289A1 (en) | 2005-12-14 | 2007-06-14 | Intel Corporation | Lock elision with transactional memory |
US20070143755A1 (en) | 2005-12-16 | 2007-06-21 | Intel Corporation | Speculative execution past a barrier |
US8117605B2 (en) | 2005-12-19 | 2012-02-14 | Oracle America, Inc. | Method and apparatus for improving transactional memory interactions by tracking object visibility |
US7730286B2 (en) | 2005-12-30 | 2010-06-01 | Intel Corporation | Software assisted nested hardware transactions |
US7810072B2 (en) | 2006-01-06 | 2010-10-05 | International Business Machines Corporation | Exception thrower |
US20070186056A1 (en) | 2006-02-07 | 2007-08-09 | Bratin Saha | Hardware acceleration for a software transactional memory system |
US8065499B2 (en) | 2006-02-22 | 2011-11-22 | Oracle America, Inc. | Methods and apparatus to implement parallel transactions |
US8099538B2 (en) | 2006-03-29 | 2012-01-17 | Intel Corporation | Increasing functionality of a reader-writer lock |
US8180977B2 (en) | 2006-03-30 | 2012-05-15 | Intel Corporation | Transactional memory in out-of-order processors |
US8180967B2 (en) | 2006-03-30 | 2012-05-15 | Intel Corporation | Transactional memory virtualization |
US7930695B2 (en) | 2006-04-06 | 2011-04-19 | Oracle America, Inc. | Method and apparatus for synchronizing threads on a processor that supports transactional memory |
US7636829B2 (en) | 2006-05-02 | 2009-12-22 | Intel Corporation | System and method for allocating and deallocating memory within transactional code |
US7594094B2 (en) | 2006-05-19 | 2009-09-22 | International Business Machines Corporation | Move data facility with optional specifications |
US7707394B2 (en) | 2006-05-30 | 2010-04-27 | Arm Limited | Reducing the size of a data stream produced during instruction tracing |
US7849446B2 (en) | 2006-06-09 | 2010-12-07 | Oracle America, Inc. | Replay debugging |
MY149658A (en) | 2006-06-12 | 2013-09-30 | Mobile Money Internat Sdn Bhd | Transaction server |
US20070300013A1 (en) | 2006-06-21 | 2007-12-27 | Manabu Kitamura | Storage system having transaction monitoring capability |
US20080005504A1 (en) | 2006-06-30 | 2008-01-03 | Jesse Barnes | Global overflow method for virtualized transactional memory |
US20080016325A1 (en) | 2006-07-12 | 2008-01-17 | Laudon James P | Using windowed register file to checkpoint register state |
US7617421B2 (en) | 2006-07-27 | 2009-11-10 | Sun Microsystems, Inc. | Method and apparatus for reporting failure conditions during transactional execution |
US7748618B2 (en) | 2006-08-21 | 2010-07-06 | Verizon Patent And Licensing Inc. | Secure near field transaction |
US7865885B2 (en) | 2006-09-27 | 2011-01-04 | Intel Corporation | Using transactional memory for precise exception handling in aggressive dynamic binary optimizations |
US20080086516A1 (en) | 2006-10-04 | 2008-04-10 | Oracle International | Automatically changing a database system's redo transport mode to dynamically adapt to changing workload and network conditions |
EP1918540B1 (en) | 2006-11-06 | 2009-08-26 | GM Global Technology Operations, Inc. | Operating method for a particulate filter, data processor program product and control apparatus therefore |
CN101178787A (zh) | 2006-11-10 | 2008-05-14 | 上海市卢湾区东南医院 | 用于社区老干部保健管理的信息沟通方法 |
US7669040B2 (en) | 2006-12-15 | 2010-02-23 | Sun Microsystems, Inc. | Method and apparatus for executing a long transaction |
JP2008165370A (ja) | 2006-12-27 | 2008-07-17 | Internatl Business Mach Corp <Ibm> | オンライントランザクション処理を分割し、分散環境で実行するための方法および装置。 |
US8086827B2 (en) | 2006-12-28 | 2011-12-27 | Intel Corporation | Mechanism for irrevocable transactions |
US7802136B2 (en) | 2006-12-28 | 2010-09-21 | Intel Corporation | Compiler technique for efficient register checkpointing to support transaction roll-back |
US7627743B2 (en) | 2007-01-12 | 2009-12-01 | Andes Technology Corporation | Method and circuit implementation for multiple-word transfer into/from memory subsystems |
US20080244544A1 (en) | 2007-03-29 | 2008-10-02 | Naveen Neelakantam | Using hardware checkpoints to support software based speculation |
US8332374B2 (en) | 2007-04-13 | 2012-12-11 | Oracle America, Inc. | Efficient implicit privatization of transactional memory |
US8117403B2 (en) | 2007-05-14 | 2012-02-14 | International Business Machines Corporation | Transactional memory system which employs thread assists using address history tables |
US9009452B2 (en) | 2007-05-14 | 2015-04-14 | International Business Machines Corporation | Computing system with transactional memory using millicode assists |
US7814378B2 (en) | 2007-05-18 | 2010-10-12 | Oracle America, Inc. | Verification of memory consistency and transactional memory |
US20080320282A1 (en) | 2007-06-22 | 2008-12-25 | Morris Robert P | Method And Systems For Providing Transaction Support For Executable Program Components |
US8266387B2 (en) | 2007-06-27 | 2012-09-11 | Microsoft Corporation | Leveraging transactional memory hardware to accelerate virtualization emulation |
US7779232B2 (en) | 2007-08-28 | 2010-08-17 | International Business Machines Corporation | Method and apparatus for dynamically managing instruction buffer depths for non-predicted branches |
US8209689B2 (en) | 2007-09-12 | 2012-06-26 | Intel Corporation | Live lock free priority scheme for memory transactions in transactional memory |
US7904434B2 (en) | 2007-09-14 | 2011-03-08 | Oracle International Corporation | Framework for handling business transactions |
US7890472B2 (en) | 2007-09-18 | 2011-02-15 | Microsoft Corporation | Parallel nested transactions in transactional memory |
US20090127332A1 (en) | 2007-11-16 | 2009-05-21 | Kyung Yang Park | System for processing payment employing off-line transaction approval mode of mobile card and method thereof |
US20090138890A1 (en) | 2007-11-21 | 2009-05-28 | Arm Limited | Contention management for a hardware transactional memory |
CN101170747A (zh) | 2007-11-30 | 2008-04-30 | 中兴通讯股份有限公司 | 中继状态调节方法和装置 |
US20090157512A1 (en) | 2007-12-14 | 2009-06-18 | Qualcomm Incorporated | Near field communication transactions with user profile updates in a mobile environment |
US8195898B2 (en) | 2007-12-27 | 2012-06-05 | Intel Corporation | Hybrid transactions for low-overhead speculative parallelization |
US8706982B2 (en) | 2007-12-30 | 2014-04-22 | Intel Corporation | Mechanisms for strong atomicity in a transactional memory system |
US8065491B2 (en) | 2007-12-30 | 2011-11-22 | Intel Corporation | Efficient non-transactional write barriers for strong atomicity |
US8140497B2 (en) | 2007-12-31 | 2012-03-20 | Oracle America, Inc. | System and method for implementing nonblocking zero-indirection transactional memory |
US7966459B2 (en) | 2007-12-31 | 2011-06-21 | Oracle America, Inc. | System and method for supporting phased transactional memory modes |
US20090182983A1 (en) | 2008-01-11 | 2009-07-16 | International Business Machines Corporation | Compare and Branch Facility and Instruction Therefore |
US8041900B2 (en) | 2008-01-15 | 2011-10-18 | Oracle America, Inc. | Method and apparatus for improving transactional memory commit latency |
US8176280B2 (en) | 2008-02-25 | 2012-05-08 | International Business Machines Corporation | Use of test protection instruction in computing environments that support pageable guests |
US8161273B2 (en) | 2008-02-26 | 2012-04-17 | Oracle America, Inc. | Method and apparatus for programmatically rewinding a register inside a transaction |
US8380907B2 (en) | 2008-02-26 | 2013-02-19 | International Business Machines Corporation | Method, system and computer program product for providing filtering of GUEST2 quiesce requests |
US8688628B2 (en) | 2008-02-29 | 2014-04-01 | Red Hat, Inc. | Nested queued transaction manager |
EP2096564B1 (en) | 2008-02-29 | 2018-08-08 | Euroclear SA/NV | Improvements relating to handling and processing of massive numbers of processing instructions in real time |
US8316366B2 (en) | 2008-04-02 | 2012-11-20 | Oracle America, Inc. | Facilitating transactional execution in a processor that supports simultaneous speculative threading |
US20090260011A1 (en) | 2008-04-14 | 2009-10-15 | Microsoft Corporation | Command line transactions |
JP5385545B2 (ja) | 2008-04-17 | 2014-01-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | トランザクションの実行を制御する装置及び方法 |
US9367363B2 (en) | 2008-05-12 | 2016-06-14 | Oracle America, Inc. | System and method for integrating best effort hardware mechanisms for supporting transactional memory |
US8612950B2 (en) | 2008-06-19 | 2013-12-17 | Intel Corporation | Dynamic optimization for removal of strong atomicity barriers |
US7996686B2 (en) | 2008-07-07 | 2011-08-09 | International Business Machines Corporation | Branch trace methodology |
US9372718B2 (en) | 2008-07-28 | 2016-06-21 | Advanced Micro Devices, Inc. | Virtualizable advanced synchronization facility |
US9449314B2 (en) | 2008-10-02 | 2016-09-20 | International Business Machines Corporation | Virtualization of a central processing unit measurement facility |
US8191046B2 (en) | 2008-10-06 | 2012-05-29 | Microsoft Corporation | Checking transactional memory implementations |
US20100122073A1 (en) | 2008-11-10 | 2010-05-13 | Ravi Narayanaswamy | Handling exceptions in software transactional memory systems |
JP4702962B2 (ja) | 2008-11-12 | 2011-06-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | メモリ制御装置、プログラム及び方法 |
US8789057B2 (en) | 2008-12-03 | 2014-07-22 | Oracle America, Inc. | System and method for reducing serialization in transactional memory using gang release of blocked threads |
US8672820B2 (en) | 2008-12-04 | 2014-03-18 | Honda Motor Co., Ltd. | Tool stocker, machine tool system, and tool damage detecting apparatus |
US20100153776A1 (en) | 2008-12-12 | 2010-06-17 | Sun Microsystems, Inc. | Using safepoints to provide precise exception semantics for a virtual machine |
US9274855B2 (en) | 2008-12-24 | 2016-03-01 | Intel Corporation | Optimization for safe elimination of weak atomicity overhead |
US10210018B2 (en) | 2008-12-24 | 2019-02-19 | Intel Corporation | Optimizing quiescence in a software transactional memory (STM) system |
US8914620B2 (en) | 2008-12-29 | 2014-12-16 | Oracle America, Inc. | Method and system for reducing abort rates in speculative lock elision using contention management mechanisms |
US9785462B2 (en) | 2008-12-30 | 2017-10-10 | Intel Corporation | Registering a user-handler in hardware for transactional memory event handling |
US8799582B2 (en) | 2008-12-30 | 2014-08-05 | Intel Corporation | Extending cache coherency protocols to support locally buffered data |
CN101710433A (zh) | 2008-12-31 | 2010-05-19 | 深圳市江波龙电子有限公司 | 一种电子支付卡的交易方法及电子支付卡 |
US9170844B2 (en) | 2009-01-02 | 2015-10-27 | International Business Machines Corporation | Prioritization for conflict arbitration in transactional memory management |
CN101819518B (zh) | 2009-02-26 | 2013-09-11 | 国际商业机器公司 | 在事务内存中快速保存上下文的方法和装置 |
US8266107B2 (en) | 2009-03-11 | 2012-09-11 | International Business Machines Corporation | Method for mirroring a log file by threshold driven synchronization |
US9940138B2 (en) | 2009-04-08 | 2018-04-10 | Intel Corporation | Utilization of register checkpointing mechanism with pointer swapping to resolve multithreading mis-speculations |
US20100307689A1 (en) | 2009-06-06 | 2010-12-09 | Michael James Huebner | Pivoting tape dispenser |
US8489864B2 (en) | 2009-06-26 | 2013-07-16 | Microsoft Corporation | Performing escape actions in transactions |
JP5608738B2 (ja) | 2009-06-26 | 2014-10-15 | インテル・コーポレーション | 無制限トランザクショナルメモリ(utm)システムの最適化 |
US8356166B2 (en) | 2009-06-26 | 2013-01-15 | Microsoft Corporation | Minimizing code duplication in an unbounded transactional memory system by using mode agnostic transactional read and write barriers |
US8973004B2 (en) | 2009-06-26 | 2015-03-03 | Oracle America, Inc. | Transactional locking with read-write locks in transactional memory systems |
US8281185B2 (en) | 2009-06-30 | 2012-10-02 | Oracle America, Inc. | Advice-based feedback for transactional execution |
US8229907B2 (en) | 2009-06-30 | 2012-07-24 | Microsoft Corporation | Hardware accelerated transactional memory system with open nested transactions |
US8688964B2 (en) | 2009-07-20 | 2014-04-01 | Microchip Technology Incorporated | Programmable exception processing latency |
GB2472620B (en) | 2009-08-12 | 2016-05-18 | Cloudtran Inc | Distributed transaction processing |
US8392694B2 (en) | 2009-09-15 | 2013-03-05 | International Business Machines Corporation | System and method for software initiated checkpoint operations |
GB2474446A (en) | 2009-10-13 | 2011-04-20 | Advanced Risc Mach Ltd | Barrier requests to maintain transaction order in an interconnect with multiple paths |
US8327188B2 (en) | 2009-11-13 | 2012-12-04 | Oracle America, Inc. | Hardware transactional memory acceleration through multiple failure recovery |
US8516202B2 (en) | 2009-11-16 | 2013-08-20 | International Business Machines Corporation | Hybrid transactional memory system (HybridTM) and method |
US9529839B2 (en) | 2009-12-07 | 2016-12-27 | International Business Machines Corporation | Applying limited-size hardware transactional memory to arbitrarily large data structure |
US8095824B2 (en) | 2009-12-15 | 2012-01-10 | Intel Corporation | Performing mode switching in an unbounded transactional memory (UTM) system |
US8290991B2 (en) | 2009-12-15 | 2012-10-16 | Juniper Networks, Inc. | Atomic deletion of database data categories |
US8316194B2 (en) | 2009-12-15 | 2012-11-20 | Intel Corporation | Mechanisms to accelerate transactions using buffered stores |
US9092253B2 (en) | 2009-12-15 | 2015-07-28 | Microsoft Technology Licensing, Llc | Instrumentation of hardware assisted transactional memory system |
US8521995B2 (en) | 2009-12-15 | 2013-08-27 | Intel Corporation | Handling operating system (OS) transitions in an unbounded transactional memory (UTM) mode |
US8301849B2 (en) | 2009-12-23 | 2012-10-30 | Intel Corporation | Transactional memory in out-of-order processors with XABORT having immediate argument |
US20110161371A1 (en) | 2009-12-29 | 2011-06-30 | Microgen Plc | Sql generation |
KR101639672B1 (ko) | 2010-01-05 | 2016-07-15 | 삼성전자주식회사 | 무한 트랜잭션 메모리 시스템 및 그 동작 방법 |
US8549468B2 (en) | 2010-02-08 | 2013-10-01 | National Tsing Hua University | Method, system and computer readable storage device for generating software transaction-level modeling (TLM) model |
US8850166B2 (en) | 2010-02-18 | 2014-09-30 | International Business Machines Corporation | Load pair disjoint facility and instruction therefore |
US20110208921A1 (en) | 2010-02-19 | 2011-08-25 | Pohlack Martin T | Inverted default semantics for in-speculative-region memory accesses |
US8739164B2 (en) | 2010-02-24 | 2014-05-27 | Advanced Micro Devices, Inc. | Automatic suspend atomic hardware transactional memory in response to detecting an implicit suspend condition and resume thereof |
US8438568B2 (en) | 2010-02-24 | 2013-05-07 | International Business Machines Corporation | Speculative thread execution with hardware transactional memory |
US8464261B2 (en) | 2010-03-31 | 2013-06-11 | Oracle International Corporation | System and method for executing a transaction using parallel co-transactions |
US8402227B2 (en) | 2010-03-31 | 2013-03-19 | Oracle International Corporation | System and method for committing results of a software transaction using a hardware transaction |
US8631223B2 (en) | 2010-05-12 | 2014-01-14 | International Business Machines Corporation | Register file supporting transactional processing |
US9626187B2 (en) | 2010-05-27 | 2017-04-18 | International Business Machines Corporation | Transactional memory system supporting unbroken suspended execution |
US20110302143A1 (en) | 2010-06-02 | 2011-12-08 | Microsoft Corporation | Multi-version concurrency with ordered timestamps |
US9880848B2 (en) | 2010-06-11 | 2018-01-30 | Advanced Micro Devices, Inc. | Processor support for hardware transactional memory |
US8560816B2 (en) | 2010-06-30 | 2013-10-15 | Oracle International Corporation | System and method for performing incremental register checkpointing in transactional memory |
US8479053B2 (en) | 2010-07-28 | 2013-07-02 | Intel Corporation | Processor with last branch record register storing transaction indicator |
US8561033B2 (en) | 2010-07-30 | 2013-10-15 | International Business Machines Corporation | Selective branch-triggered trace generation apparatus and method |
US8549504B2 (en) | 2010-09-25 | 2013-10-01 | Intel Corporation | Apparatus, method, and system for providing a decision mechanism for conditional commits in an atomic region |
US8424015B2 (en) | 2010-09-30 | 2013-04-16 | International Business Machines Corporation | Transactional memory preemption mechanism |
US9552206B2 (en) * | 2010-11-18 | 2017-01-24 | Texas Instruments Incorporated | Integrated circuit with control node circuitry and processing circuitry |
US8788794B2 (en) | 2010-12-07 | 2014-07-22 | Advanced Micro Devices, Inc. | Programmable atomic memory using stored atomic procedures |
US9122476B2 (en) | 2010-12-07 | 2015-09-01 | Advanced Micro Devices, Inc. | Programmable atomic memory using hardware validation agent |
US8442962B2 (en) | 2010-12-28 | 2013-05-14 | Sap Ag | Distributed transaction management using two-phase commit optimization |
US8818867B2 (en) | 2011-11-14 | 2014-08-26 | At&T Intellectual Property I, L.P. | Security token for mobile near field communication transactions |
US9442824B2 (en) | 2012-03-16 | 2016-09-13 | International Business Machines Corporation | Transformation of a program-event-recording event into a run-time instrumentation event |
US9158660B2 (en) | 2012-03-16 | 2015-10-13 | International Business Machines Corporation | Controlling operation of a run-time instrumentation facility |
US9367323B2 (en) | 2012-06-15 | 2016-06-14 | International Business Machines Corporation | Processor assist facility |
US9442737B2 (en) | 2012-06-15 | 2016-09-13 | International Business Machines Corporation | Restricting processing within a processor to facilitate transaction completion |
US9336046B2 (en) | 2012-06-15 | 2016-05-10 | International Business Machines Corporation | Transaction abort processing |
US9311101B2 (en) | 2012-06-15 | 2016-04-12 | International Business Machines Corporation | Intra-instructional transaction abort handling |
US9317460B2 (en) | 2012-06-15 | 2016-04-19 | International Business Machines Corporation | Program event recording within a transactional environment |
US9348642B2 (en) | 2012-06-15 | 2016-05-24 | International Business Machines Corporation | Transaction begin/end instructions |
US9772854B2 (en) | 2012-06-15 | 2017-09-26 | International Business Machines Corporation | Selectively controlling instruction execution in transactional processing |
US9740549B2 (en) | 2012-06-15 | 2017-08-22 | International Business Machines Corporation | Facilitating transaction completion subsequent to repeated aborts of the transaction |
US9384004B2 (en) | 2012-06-15 | 2016-07-05 | International Business Machines Corporation | Randomized testing within transactional execution |
US8688661B2 (en) | 2012-06-15 | 2014-04-01 | International Business Machines Corporation | Transactional processing |
US8966324B2 (en) | 2012-06-15 | 2015-02-24 | International Business Machines Corporation | Transactional execution branch indications |
US8682877B2 (en) | 2012-06-15 | 2014-03-25 | International Business Machines Corporation | Constrained transaction execution |
US9361115B2 (en) | 2012-06-15 | 2016-06-07 | International Business Machines Corporation | Saving/restoring selected registers in transactional processing |
US20130339680A1 (en) | 2012-06-15 | 2013-12-19 | International Business Machines Corporation | Nontransactional store instruction |
US8880959B2 (en) | 2012-06-15 | 2014-11-04 | International Business Machines Corporation | Transaction diagnostic block |
US9448796B2 (en) | 2012-06-15 | 2016-09-20 | International Business Machines Corporation | Restricted instructions in transactional execution |
US9436477B2 (en) | 2012-06-15 | 2016-09-06 | International Business Machines Corporation | Transaction abort instruction |
US10437602B2 (en) | 2012-06-15 | 2019-10-08 | International Business Machines Corporation | Program interruption filtering in transactional execution |
-
2012
- 2012-06-15 US US13/524,855 patent/US9436477B2/en active Active
-
2013
- 2013-03-08 US US13/789,999 patent/US9529598B2/en active Active
- 2013-05-17 EP EP13724242.6A patent/EP2724228B1/en active Active
- 2013-05-17 MX MX2014015356A patent/MX349710B/es active IP Right Grant
- 2013-05-17 JP JP2015516530A patent/JP6206886B2/ja active Active
- 2013-05-17 WO PCT/EP2013/060275 patent/WO2013186012A1/en active Application Filing
- 2013-05-17 CN CN201380028454.3A patent/CN104350462B/zh active Active
- 2013-05-17 SI SI201330053T patent/SI2724228T1/sl unknown
-
2016
- 2016-08-09 US US15/232,299 patent/US9983883B2/en active Active
- 2016-08-09 US US15/232,271 patent/US9996360B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2724228A1 (en) | 2014-04-30 |
CN104350462A (zh) | 2015-02-11 |
JP2015525405A (ja) | 2015-09-03 |
US20160350128A1 (en) | 2016-12-01 |
WO2013186012A1 (en) | 2013-12-19 |
US9436477B2 (en) | 2016-09-06 |
EP2724228B1 (en) | 2015-07-01 |
US20130339709A1 (en) | 2013-12-19 |
US9996360B2 (en) | 2018-06-12 |
CN104350462B (zh) | 2017-01-25 |
US20130339676A1 (en) | 2013-12-19 |
MX2014015356A (es) | 2015-07-06 |
US20160350129A1 (en) | 2016-12-01 |
US9529598B2 (en) | 2016-12-27 |
US9983883B2 (en) | 2018-05-29 |
SI2724228T1 (sl) | 2015-10-30 |
MX349710B (es) | 2017-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10353759B2 (en) | Facilitating transaction completion subsequent to repeated aborts of the transaction | |
JP6206886B2 (ja) | Transaction abort命令 | |
US10185588B2 (en) | Transaction begin/end instructions | |
JP6238248B2 (ja) | 制約付きトランザクションの実行 | |
JP6222670B2 (ja) | トランザクション処理 | |
JP6086406B2 (ja) | トランザクション処理における選択されたレジスタの保存/復元 | |
JP6091608B2 (ja) | Nontransactional store命令 | |
JP6234448B2 (ja) | トランザクション実行分岐表示 | |
JP6253065B2 (ja) | トランザクション処理における命令実行の選択的制御 | |
JP6218815B2 (ja) | コンピューティング環境においてトランザクション実行に関連付けられた処理を実行するための方法、システム、およびプログラム(トランザクション実行における制限された命令) | |
JP6176637B2 (ja) | トランザクション環境内でのプログラム・イベント記録 | |
JP6218433B2 (ja) | トランザクションの完了を容易にするためのプロセッサ内での処理の制限 | |
JP6138249B2 (ja) | トランザクション診断ブロック | |
JP6222669B2 (ja) | プロセッサ支援ファシリティ | |
JP6143025B2 (ja) | トランザクション実行におけるプログラム割り込みフィルタ処理 | |
JP6168537B2 (ja) | トランザクション実行内でのランダム化されたテスト |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170531 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20170803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20170809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6206886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |