JPH04160438A

JPH04160438A - 半導体装置

Info

Publication number: JPH04160438A
Application number: JP2285347A
Authority: JP
Inventors: Shinsuke Abe; 阿部　信介
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-10-23
Filing date: 1990-10-23
Publication date: 1992-06-03
Also published as: US5404356A; DE4132139C2; DE4132139A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コこの発明は、ウォッチドッグタイマ（暴走監視手段）を
内蔵した半導体装置に関するものである。

［従来の技術］従来のこの種の半導体装置として、１チップマイクロコ
ンピュータを例にとって説明する。

第６図は、従来のウォッチドッグタイマを内蔵した１チ
ツプマイクロコンピユータの概略構、成を示すブロック
図である。図において、（１）は１チツプマイクロコン
ピユータで、（２）はＣＰＵ（中央処理装置）、（３）
はプリセット可能なオーバーフロー付きカウンタから成
るウオッチドックタイマであり、ある一定期間を越えて
カウンタの初期化がＣＰＵ　（２）によってなされなか
った場合にはＣＰＵ　（２）に対してオーバーフロー信
号を発生する。（４）は１チツプマイクロコンピユータ
（１）の入出力ポートであり、ＣＰＵ　（２）とは図示
しない内部バスにより接続されている。（５）はＣＦ’
Ｕ　（２）から一定期間毎にウォッチドッグタイマ（３
）に出力されるリセット信号、（６）はウォッチドッグ
タイマ（３）からＣＰＵ　（２）に出力されるオーバー
フロー信号、（７）はＣＰＵ　（２）が入出力ポート（
４）を制御するための制御信号、（８）は上記入出力ポ
ート（４）に接続され、１チツプマイクロコンピユータ
（１）のＣＰＵ　（２）により制御される９例えばエン
ジンコントローラ等の外部システムである。

次に動作について説明する。

ウォッチドッグタイマ（３）は、ＣＰＵ＜２）の暴走を
監視するために用いられ、ＣＰＵ（２）がノイズ等の外
乱により暴走することによって定期的なリセット信号（
５）を出力できなくなり、ある一定期間を越えてウオッ
チドックタイマ（３）の初期化を行わないと、ウォッチ
ドッグタイマ（３）はＣＰＵ　（２）に対してオーバー
フロー信号（６）を発生する。ＣＰＵ　（２）はその信
号（６）をノンマスカブル割り込み信号として受は取り
、暴走から復帰することができる。

その際、外部システム（８）に悪影響を与えないために
、１チツプマイクロコンピユータ（１）自体を切り離す
操作が必要な場合があり、このとき、ＣＰＵ　（２）は
割り込み処理の中で入出力ポート（４）に対し外部シス
テム（８）から切り離す処理を制御信号（７）を用いて
行う。

［発明が解決しようとする課題］従来装置は以上のように構成されているが、ＣＰＵが暴
走したときに１チツプマイクロコンピユータを外部シス
テムから切り離す際に、その処理をＣＰＵの割り込み処
理の中で行うので、どうしてもソフトウェアのオーバー
ヘッドが生じ、ＣＰＵの暴走が発生したときリアルタイ
ムに外部システムから切り離すことができないという問
題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、暴走したときリアルタイムに外部システムか
ら切り離すことができる半導体装置を得ることを目的と
する。

［課題を解決するための手段］この発明の請求項１に係る半導体装置は、暴走監視手段
（ウォッチドッグタイマ）の出力（オーバーフロー信号
）で入出力ポートの状態を直接制御し、暴走が検知され
たときは入出力ポートの入力のみを有効とする制御手段
を備えたものである。

また、請求項２に係る半導体装置は、上記のような制御
手段を備えるとともに、暴走監視手段（ウォッチドッグ
タイマ）の出力（オーバーフロー信号）の制御手段への
入力を有効とするか否かを設定する第１の設定手段と、
暴走が検知されたときの入出力ポートの出力状態を゛′
Ｈ″レベルまたは１１　Ｌ　＃）レベルに設定する第２
の設定手段とを備えたものである。

そして、上記制御手段と第１．第２の設定手段は、請求
項３のように、入出力ポートの各端子毎に設けて各端子
毎にソフトウェアでプログラム可能とすることもでき、
また、請求項４のように、入出力ポートの各端子毎に設
けて各端子毎にマスクオプションで設定可能とすること
もできる。

［作用コこの発明の請求項１における半導体装置は、暴走監視手
段（ウォッチドッグタイマ）の暴走検知出力（オーバー
フロー信号）で直接入出力ポートの状態を制御して入力
のみを有効とすることにより、半導体装置が暴走したと
きにリアルタイムに半導体装置を外部システムから切り
離すことができる。

また、請求項２における半導体装置は、半導体装置が暴
走したとき、第１．第２の設定手段の設定に応じて、上
記のようにリアルタイムに半導体装置を外部システムか
ら切り離すことができるとともに、入出力ポートの出力
状態を１１　）Ｉ　ＩＦレレベマｌ−ハ”Ｌ”レベルに
設定することもでき、暴走時の危険防止等のために外部
システムが一定の信号を必要とする場合などにも柔軟に
対応することができる。そして、このような設定を請求
項３のようにソフトウェアプログラマブルとすれば更に
柔軟性を増し、請求項４のようにマスクオプションとす
ればラッチ等が不要となるため小型化、低コスト化が図
れる。

［実施例］以下、この発明の実施例を１チツプマイクロコンピユー
タの例で説明する。

第１図において、（１）は１チツプマイクロコンピユー
タで、（２）はＣＰＵ、（３）はウォッチドッグタイマ
であり、ある一定期間を越えてカウンタの初期化がＣＰ
Ｕ　（２）によってなされなかった場合にはＣＰＵ　（
２）に対してオーバーフロー信号を発生する。（４）は
１チツプマイクロコンピユータ（１）の入出力ポートで
あり、ＣＰＵ　（２）とは図示しない内部バスにより接
続されている。（５）はＣＰＵ　（２）から一定期間毎
にウォッチドッグタイマ（３）に出力されるリセット信
号、（６）はウォッチドッグタイマ（３）からＣＰＵ　
（２）及び入出力ポート（４）に出力されるオーバーフ
ロー信号、（８）は上記入出力ポート（４）に接続され
、１チツプマイクロコンピユータ（１）のＣＰＵ　（２
）により制御される外部システムである。ここで、この
１チツプマイクロコンピユータ（１）には、入出力ポー
ト（４）に、ウォッチドッグタイマ（３）がらのオーバ
ーフロー信号（６）に基づき入出力ポート（４）の状態
を制御して久方のみを有効とする制御手段（９）が新た
に設けられている。

第２図は上記実施例の要部を示す詳細構成図である。な
お、入出力ポート（４）は多数の入出力端子から成るが
、ここでは、説明を解りゃすくするため、また他も同様
であるので、一つの人出カ端子についてのみ説明する。

図において、（３）はウォッチドッグタイマ、（６）は
ウォッチドッグタイマ（３）のオーバーフロー信号であ
り、アクティブ１１　Ｈｊｔで通常は゛（Ｌｐ″である
。（１ｏ）は入出力端子、（１１）は人出カ端子（１ｏ
）の出力を制御するために設けられたトライステートバ
ッファ、（１２）はウォッチドッグタイマ（３）がオー
バーフローしていないとき、すなわち第１図のＣＰＵ　
（２）が暴走していないときトライステートバッファ（
１１）のオン・オフを制御する内部回路Ａ、（１３）は
上記ウォッチドッグタイマ（３）のオーバーフロー信号
（６）と内部回路Ａ（１２）の出力とを久方とするＮＯ
Ｒ回路で、その出力がトライステートバッファ（１１）
の制御信号（１４）となり、これが“Ｈ”のときトライ
ステートバッファ（１１）はオンとなる。（１５）は上
記トライステートバッファ（１１）を介して入出力端子
（１ｏ）から出力する信号を発生する内部回路Ｂ、（１
６）は入出力端子（１０）からの信号を久方する久方回
路、（１７）は１チツプマイクロコンピユータ（１）の
内部バスである。ここで、上記トライステートバッファ
（１１）とＮＯＲ回路（１３）により制御手段（９）が
構成されている。

次に、上記実施例の動作について説明する。

第１図において、従来同様、ウォッチドッグタイマ（３
）は、ＣＰＵ　（２）の暴走を監視するために用いられ
、ＣＰＵ　（２）がノイズ等の外乱により暴走すること
によって定期的なリセット信号（５）を出力できなくな
り、ある一定期間を越えてウォッチドッグタイマ（３）
の初期化を行わないと、ウォッチドッグタイマ（３）は
ＣＰＵ（２）に対してオーバーフロー信号（６）を発生
する。ＣＰＵ　（２）はその信号（６）をノンマスカブ
ル割り込み信号として受は取り、暴走から復帰すること
ができる。

このどき、外部システム（８）に悪影響を与えないため
に、ウォッチドッグタイマ（３）からのオーバーフロー
信号（６）を直接入出力ポート（４）が受は取り、制御
手段（９）により入出力ポート（４）の全ての端子を入
力端子として。

リアルタイムに１チツプマイクロコンピユータ（１）を
外部システム（８）から切り離す。以上を第２図を用い
て具体的に説明する。ウォッチドッグタイマ（３）がオ
ーバーフローするとオーバーフロー信号（６）が′Ｈ″
となるので、ＮＯＲ回路（１３）の出力であるトライス
テートバッファ（１１）の制御信号（１４）は内部回路
Ａ（１２）の出力状態に依らずｕＬ″′となってしまい
、トライステートバッファ（１１）がオフとなって入出
力端子（１０）は強制的に入力のみ有効となる。

第３図は第２の実施例の要部を示す詳細構成図であり、
前記第１の実施例（第２図）と同様に一つの入出力端子
についてのみ示し、また、第２図と同一部分には同一符
号を用いて。その説明は省略する。図において、（１８
ａ）はウォッチドッグタイマ（３）のオーバーフロー信
号（６）のＮＯＲ回路（１３）への入力を有効とするか
否かを設定するためのラッチＡ、（１９）は上記ラッチ
Ａ　（１８ａ）の保持している内容でオーバーフロー信
号（６）のＮＯＲ回路（１３）への入力を有効にするか
否かを制御するＡＮＤ回路であり、ウォッチドッグタイ
マ（３）のオーバーフロー信号（６）は上記ＡＮＤ回路
（１９）を介してＮＯＲ回路（１３）に接続され、ラッ
チＡ（１８ａ）の保持している内容がｉｔ　ＨＩＴであ
れば有効となり、ＩＩ　Ｌ　７１であればマスクされる
。

（２０ａ）はウォッチドッグタイマ（３）がオーバーフ
ローしたときに入出力端子（１０）から出力するレベル
をｕ　ＨｔＪ又はｕ　Ｌ　９＋に設定するためのラッチ
Ｂ、（２１ａ）、（２１ｂ）は制御信号が＆ｌ　Ｈ３１
であればオン　ＩＩ　Ｌ　ｌ″であればオフとなるゲー
トであり、ラッチＢ　（２０ａ）とトライステートバッ
ファ（１１）間に設けられたゲート（２１ａ）にはウォ
ッチドッグタイマ（３）のオーバーフロー信号（６）が
そのまま制御信号として与えられ、内部回路Ｂ（１５）
とトライステートバッファ（１１）間に設けられたゲー
ト（２１ｂ）には上記オーバーフロー信号（６）がイン
バータ（２２）を介し制御信号として与えられており、
２つのゲート（２１ａ）、（２１ｂ）のいずれか一方の
みがオンする構成となる。ここで、上記トライステート
バッファ（１１）とＮＯＲ回路（１３）により制御手段
（９）が、ラッチＡ（１８ａ）とＡＮＤ回路（１９）に
より第１の設定手段（２３）が、ラッチＢ　（２０ａ）
とゲート（２１ａ）、（２１ｂ）とインバータ（２２）
により第２の設定手段（２４）がそれぞれ構成されてい
る。なお、本実施例の第１．第２の設定手段（２３）、
（２４）は、それぞれ内部バス（１７）に接続されたラ
ッチＡ　（１８ａ）。

ラッチＢ　（２０ａ）により実現されているので、各端
子毎にソフトウェアプログラマブルとなる。

本実施例においては、ラッチＡ　（１８ａ）の値が′″
Ｈｊｊのときに前記第１の実施例（第２図）と全く同じ
動作をすることは自明である。ラッチＡ　（１８ａ）が
１１　Ｌ”のときは、ＡＮＤ回路（１９）でウォッチド
ッグタイマ（３）のオーバーフロー信号（６）はマスク
され、トライステートバッファ（１１）を制御するのは
内部回路Ａ（１２）である。この内部回路Ａ（１２）の
値が“Ｌ″″でトライステートバッファ（１１）がオン
している場合、ウォッチドッグタイマ（３）がオーバー
フローしていないときはオーバーフロー信号（６）はＩ
Ｉ　Ｌ　ｔＪであるので、インバータ（２２）によって
内部回路Ｂ（１５）の値が端子（１０）に出力され、オ
ーバーフローしたときはオーバーフロー信号（６）は１
７　Ｈｔｊとなるので、ラッチＢ　（２０ａ）に設定し
た値（１１Ｈ）ｌ又は“’Ｌ”）が端子（１０）に出力
される。これによって、前記実施例同様、制御手段（９
）により入出力ポート（４）の全ての端子を入力端子と
して、リアルタイムに１チツプマイクロコンピユータ（
１）を外部システム（８）から切り離したり、また、Ｃ
ＰＵ　（２）の暴走時の危険防止等の為に外部システム
（８）が１チップマイクロコンピユータ（１）からある
一定のデフォルト信号が必要な場合は、ウォッチドッグ
タイマ（３）からのオーバーフロー伝号（６）で１１　
Ｈｊ！レベルあるいは４１　Ｌ　Ｉ＋レベルを出力する
ことができ、かつ、これらの操作は各端子毎にソフトウ
ェアプログラマブルに設定可能となるので、非常に柔軟
性に富んだものとなる。

第４図は第３の実施例の要部を示す詳細構成図である。

前記第２の実施例（第３図）と異なるところは、第１．
第２の設定手段（２３）。

（２４）を構成していたランチＡ　（１８ａ）。

ラッチＢ　（２０ａ）がそれぞれ、マスクオプションレ
こよって常時ｉｔ　Ｈｔ＋又は１１　Ｌ　１１を設定で
きるマスクオプションＡ　（１８ｂ）、マスクオプショ
ンＢ　（２０ｂ）に替わったのみであり、第２の実施例
ではソフトウェアによって状態がプログラマブルに設定
可能であったものが、本実施例では、ハードウェアで固
定されたものとなっている（基本的な動作は全く同じ）
。ただし、マスクオプションＡ　（１８ｂ）、Ｂ　（２
０ｂ）は、第５図に示すように９点線で囲まれた２つの
ＰＭＯ８（２５ａ）、（２５ｂ）のどちらかにボロンを
打つことによって、どちらかのＰＭＯ８をオンにさせて
ＫＬ　Ｈ３１又はＩＩ　Ｌ　７＋の出力設定を行うので
、ラッチＡ　（１８ａ）、Ｂ　（２０ａ）に比ベハード
ウェア幇は小さくでき、小型化、低コスト化が図れる。

なお、上記実施例では、ウォッチドッグタイマを内蔵し
た１チツプマイクロコンピユータの場合について説明し
たが、ウォッチドッグタイマとマイクロコンピュータが
別チップで構成されたものでもよく、上記実施例と同様
の効果を奏する。

［発明の効果］以上のように、この発明によれば、暴走監視手段（ウォ
ッチドッグタイマ）を内蔵した半導体装置に、暴走監視
手段（ウォッチドッグタイマ）の出力（オーバーフロー
信号）で入出力ポートの状態を直接制御し、暴走が検知
されたときは入出力ポートの入力のみを有効とする制御
手段を備えたので、半導体装置が暴走したときリアルタ
イムに半導体装置を外部システムから切り離すことが可
能となる。

更に請求項２ように、第１．第２の設定手段を備えて構
成すれば、上記のようにリアルタイムに半導体装置を外
部システムから切り離すことができるとともに、出力ポ
ートの出力状態をｔｉ　Ｈ３ルベルまたは１１　Ｌ　Ｉ
＋レベルに設定することもでき、暴走時の危険防止等の
ために外部システムが一定の信号を必要とする場合など
にも柔軟に対応することができる。そして、このような
設定を請求項３のように端子毎にソフトウェアプログラ
マブルとすれば更に柔軟性を増し、請求項４のようにマ
スクオプションとすればラッチ等が不要となるため小型
化、低コスト化が図れる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略構成を示すブロック
図、第２図は第１の実施例の要部を示す詳細構成図、第
３図は第２の実施例の要部を示す詳細構成図、第４図は
第３の実施例の要部を示す詳細構成図、第５図は第３の
実施例におけるマスクオプションを説明する為の図、第
６図は従来例の概略構成を示すブロック図である。（１）は１チツプマイクロコンピユータ、（２）はＣ：
ＰＵ　（中央処理装置）、（３）はウォッチドッグタイ
マ（暴走監視手段）、（４）は入出力ポート、（６）は
オーバーフロー信号、（８）は外部システム、（９）は
制御手段、（１０）は入出力端子、（１１）はトライス
テートバッファ、（１２）は内部回路Ａ、（１３）はＮ
ＯＲ回路、（１５）は内部回路Ｂ、（１６）は入力回路
、（１７）は内部バス、（１８ａ）はラッチＡ、（１８
ｂ）はマスクオプションＡ、（１９）はＡＮＤ回路、（
２０ａ）はラッチＢ、（２０ｂ）はマスクオプションＢ
、（２１ａ）。（２１ｂ）はゲーｉ・、（２２）はインバータ、（２３
）は第１の設定手段、（２４）は第２の設定手段。なお、図中、同一符号は同一、又は相当部分を示す。代理人　　弁理士　　宮　園　純　− １０；入バカ増子２３；第１の餌段２４）第２の智ｙ乙遺し

Claims

【特許請求の範囲】

（１）入出力ポートを有する処理装置の暴走を監視する
暴走監視手段を内蔵した半導体装置において、上記暴走監視手段の出力で入出力ポートの状態を直接制
御し、暴走が検知されたときは入出力ポートの入力のみ
を有効とする制御手段を備えたことを特徴とする半導体
装置。
（２）入出力ポートを有する処理装置の暴走を監視する
暴走監視手段を内蔵した半導体装置において、上記暴走監視手段の出力で入出力ポートの状態を直接制
御し、暴走が検知されたときは入出力ポートの入力のみ
を有効とする制御手段と、上記暴走監視手段の出力の制
御手段への入力を有効とするか否かを設定する第１の設
定手段と、暴走が検知されたときの入出力ポートの出力
状態を“Ｈ”レベルまたは“Ｌ”レベルに設定する第２
の設定手段とを備えたことを特徴とする半導体装置。
（３）制御手段と第１、第２の設定手段は入出力ポート
の各端子毎に設けられ、第１、第２の設定手段は各端子
毎にソフトウェアでプログラム可能としたことを特徴と
する請求項２記載の半導体装置。
（４）制御手段と第１、第２の設定手段は入出力ポート
の各端子毎に設けられ、第１、第２の設定手段は各端子
毎にマスクオプションで設定可能としたことを特徴とす
る請求項２記載の半導体装置。