RU2006104625A - Нитридное полупроводниковое устройство и способ его изготовления - Google Patents

Нитридное полупроводниковое устройство и способ его изготовления Download PDF

Info

Publication number
RU2006104625A
RU2006104625A RU2006104625/28A RU2006104625A RU2006104625A RU 2006104625 A RU2006104625 A RU 2006104625A RU 2006104625/28 A RU2006104625/28 A RU 2006104625/28A RU 2006104625 A RU2006104625 A RU 2006104625A RU 2006104625 A RU2006104625 A RU 2006104625A
Authority
RU
Russia
Prior art keywords
plane
substrate
nitride semiconductor
semiconductor device
zno
Prior art date
Application number
RU2006104625/28A
Other languages
English (en)
Inventor
Хироси ФУДЗИОКА (JP)
Хироси ФУДЗИОКА
Масахару ОСИМА (JP)
Масахару ОСИМА
Original Assignee
Канагава Академи Оф Сайенс Энд Текнолоджи (Jp)
Канагава Академи Оф Сайенс Энд Текнолоджи
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Канагава Академи Оф Сайенс Энд Текнолоджи (Jp), Канагава Академи Оф Сайенс Энд Текнолоджи filed Critical Канагава Академи Оф Сайенс Энд Текнолоджи (Jp)
Publication of RU2006104625A publication Critical patent/RU2006104625A/ru

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Claims (21)

1. Нитридное полупроводниковое устройство, включающее подложку из стабилизированного оксидом иттрия оксида циркония, ниже обозначаемого YSZ, и нитридный полупроводниковый слой, включающий кристалл InN гексагональной системы, причем указанный кристалл InN ориентирован своей с-осью приблизительно вертикально по отношению к плоскости (111) подложки YSZ.
2. Нитридное полупроводниковое устройство по п.1, у которого на плоскости (111) подложки YSZ образована атомная ступенька.
3. Нитридное полупроводниковое устройство, включающее подложку из ZnO, и нитридный полупроводниковый слой, включающий кристалл GaN гексагональной системы, причем указанный кристалл GaN ориентирован своей с-осью приблизительно вертикально по отношению к плоскости (000-1) или плоскости (0001) указанной ZnO подложки.
4. Нитридное полупроводниковое устройство по п.3, в котором на плоскости (000-1) или на плоскости (0001) указанной ZnO подложки образована атомная ступенька.
5. Нитридное полупроводниковое устройство, включающее ZnO подложку, и нитридный полупроводниковый слой, включающий кристалл InxGa1-xN (0х,4) гексагональной системы, причем указанный кристалл InxGa1-xN ориентирован своей с-осью приблизительно вертикально по отношению к плоскости (000-1) или к плоскости (0001) ZnO подложки.
6. Способ изготовления нитридного полупроводникового устройства, имеющего нитридный полупроводниковый слой, образованный из InN, который включает стадию осаждения из паровой фазы, в которой осуществляют осаждение из паровой фазы указанного InN на плоскость (111) подложки из стабилизированного оксидом иттрия оксида циркония, обозначаемого далее как YSZ.
7. Способ изготовления нитридного полупроводникового устройства по п.6, в котором на указанной стадии осаждения из паровой фазы указанный InN выращивают эпитаксиально в соответствии с методом физического осаждения из паровой фазы (PVD) или метода химического осаждения из паровой фазы (CVD).
8. Способ изготовления нитридного полупроводникового устройства по п.6, который дополнительно включает стадию предварительного образования атомной ступеньки на указанной плоскости (111) указанной подложки YSZ, причем указанный InN осаждают из паровой фазы на указанной стадии осаждения из паровой фазы на подложку YSZ, на которой была образована указанная атомная ступенька.
9. Способ изготовления нитридного полупроводникового устройства по п.8, в котором подложку YSZ, имеющую ориентацию кристалла в плоскости (111) нагревают до температуры не ниже 800°С.
10. Способ изготовления нитридного полупроводникового устройства, имеющего нитридный полупроводниковый слой, образованный из GaN, который включает стадию осаждения из паровой фазы, в которой осуществляют осаждение из паровой фазы GaN на плоскость (000-1) или плоскость (0001) ZnO подложки при температуре не выше 510°С.
11. Способ изготовления нитридного полупроводникового устройства по п.10, где на указанной стадии осаждения из паровой фазы указанный GaN выращивают эпитаксиально в соответствии с методом физического осаждения из паровой фазы (PVD) или метода химического осаждения из паровой фазы (CVD).
12. Способ изготовления нитридного полупроводникового устройства по п.10, который дополнительно включает стадию предварительного образования атомной ступеньки на указанной плоскости (000-1) или плоскости (0001) указанной ZnO подложки, причем указанный GaN осаждают из паровой фазы на указанной стадии осаждения из паровой фазы на ZnO подложку, на которой была образована указанная атомная ступенька.
13. Способ изготовления нитридного полупроводникового устройства по п.12, в котором на указанной стадии образования ступеньки ZnO подложку, имеющую ориентацию кристалла в плоскости (000-1) или в плоскости (0001), окружают спеченным ZnO и нагревают в этом состоянии до температуры не ниже 800°С.
14. Способ изготовления нитридного полупроводникового устройства по п.12, в котором на указанной стадии образования ступеньки ZnO подложку, имеющую ориентацию кристалла в плоскости (000-1) или в плоскости (0001), окружают Zn-содержащим материалом и нагревают в этом состоянии до температуры не ниже 800°С.
15. Способ изготовления нитридного полупроводникового устройства по п.10, в котором на указанной стадии осаждения из паровой фазы GaN осаждают из паровой фазы при комнатной температуре.
16. Способ изготовления нитридного полупроводникового устройства, имеющего нитридный полупроводниковый слой, образованный из InxGa1-xN (0х,4), который включает стадию осаждения из паровой фазы, на которой осуществляют осаждение из паровой фазы InxGa1-xN на плоскость (000-1) или плоскость (0001) ZnO подложки при температуре не выше 510°С.
17. Полупроводниковая подложка, включающая стабилизированный оксидом иттрия оксид циркония на плоскости (111), на которой была образована атомная ступенька.
18. Полупроводниковая подложка, состоящая из ZnO подложки, на плоскости (000-1) или плоскости (0001) которой была образована атомная ступенька.
19. Способ приготовления нитридной полупроводниковой подложки, включающий стадию нагрева стабилизированного оксидом иттрия оксида циркония, имеющего ориентацию кристалла в плоскости (111), при температуре не ниже 800°С.
20. Способ приготовления нитридной полупроводниковой подложки, включающий стадию окружения ZnO подложки, имеющей ориентацию кристалла в плоскости (000-1) или в плоскости (0001), спеченным ZnO и нагрева подложки в этом состоянии при температуре не ниже 800°С.
21. Способ приготовления нитридной полупроводниковой подложки, включающий стадию окружения ZnO подложки, имеющей ориентацию кристалла в плоскости (000-1) или в плоскости (0001), Zn-содержащим материалом и нагрева подложки в этом состоянии при температуре не ниже 800°С.
RU2006104625/28A 2003-07-15 2004-03-26 Нитридное полупроводниковое устройство и способ его изготовления RU2006104625A (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-274964 2003-07-15
JP2003274964 2003-07-15

Publications (1)

Publication Number Publication Date
RU2006104625A true RU2006104625A (ru) 2006-07-10

Family

ID=34056102

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2006104625/28A RU2006104625A (ru) 2003-07-15 2004-03-26 Нитридное полупроводниковое устройство и способ его изготовления

Country Status (7)

Country Link
US (1) US20060145182A1 (ru)
EP (1) EP1646077A1 (ru)
JP (1) JPWO2005006420A1 (ru)
KR (1) KR20060084428A (ru)
CN (1) CN1823400A (ru)
RU (1) RU2006104625A (ru)
WO (1) WO2005006420A1 (ru)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237556A (ja) * 2005-01-31 2006-09-07 Kanagawa Acad Of Sci & Technol ＧａＮ膜生成方法及び半導体素子並びにＩＩＩ族窒化物の薄膜生成方法及びＩＩＩ族窒化物の薄膜を有する半導体素子
WO2006088261A1 (ja) * 2005-02-21 2006-08-24 Kanagawa Academy Of Science And Technology ＩｎＧａＮ層生成方法及び半導体素子
KR100631905B1 (ko) 2005-02-22 2006-10-11 삼성전기주식회사 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
JPWO2007119433A1 (ja) * 2006-03-20 2009-08-27 財団法人神奈川科学技術アカデミー Ｉｉｉ−ｖ族窒化物層およびその製造方法
KR101446167B1 (ko) 2008-02-18 2014-10-01 가부시키가이샤 후지미인코퍼레이티드 미세 구조의 제작 방법 및 미세 구조를 갖는 기판
TWI557910B (zh) * 2011-06-16 2016-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
CN104694884A (zh) * 2015-03-03 2015-06-10 安阳工学院 一种氮化铟(InN)薄膜的极性控制方法
CN104882534B (zh) * 2015-05-20 2017-12-29 中国科学院上海微系统与信息技术研究所 一种钇掺杂氧化锆单晶衬底的处理方法
CN114762132A (zh) 2019-12-20 2022-07-15 株式会社半导体能源研究所 无机发光元件、半导体装置、无机发光元件的制造方法
KR102380306B1 (ko) * 2021-01-14 2022-03-30 (재)한국나노기술원 나노 스케일 박막 구조의 구현 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291257B1 (en) * 1991-07-21 2001-09-18 Murata Manufacturing Co., Ltd. Semiconductor photonic device having a ZnO film as a buffer layer and method for forming the ZnO film
JP3015261B2 (ja) * 1994-09-12 2000-03-06 科学技術振興事業団 表面特性を改善するサファイア単結晶基板の熱処理方法
JP2828002B2 (ja) * 1995-01-19 1998-11-25 松下電器産業株式会社 半導体発光素子およびその製造方法
JP2795226B2 (ja) * 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP4183787B2 (ja) * 1997-11-28 2008-11-19 Ｔｄｋ株式会社 電子デバイス用基板の製造方法
DE19855476A1 (de) * 1997-12-02 1999-06-17 Murata Manufacturing Co Lichtemittierendes Halbleiterelement mit einer Halbleiterschicht auf GaN-Basis, Verfahren zur Herstellung desselben und Verfahren zur Ausbildung einer Halbleiterschicht auf GaN-Basis
US6342313B1 (en) * 1998-08-03 2002-01-29 The Curators Of The University Of Missouri Oxide films and process for preparing same
JP3424814B2 (ja) * 1999-08-31 2003-07-07 スタンレー電気株式会社 ＺｎＯ結晶構造及びそれを用いた半導体装置
JP3398638B2 (ja) * 2000-01-28 2003-04-21 科学技術振興事業団 発光ダイオードおよび半導体レーザーとそれらの製造方法
JP3531865B2 (ja) * 2000-07-06 2004-05-31 独立行政法人 科学技術振興機構 超平坦透明導電膜およびその製造方法
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
JP3754897B2 (ja) * 2001-02-09 2006-03-15 キヤノン株式会社 半導体装置用基板およびｓｏｉ基板の製造方法
JP3969959B2 (ja) * 2001-02-28 2007-09-05 独立行政法人科学技術振興機構 透明酸化物積層膜及び透明酸化物ｐ−ｎ接合ダイオードの作製方法
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3749498B2 (ja) * 2002-03-26 2006-03-01 スタンレー電気株式会社 結晶成長用基板およびＺｎＯ系化合物半導体デバイス
JP3951013B2 (ja) * 2002-05-07 2007-08-01 独立行政法人産業技術総合研究所 固体ターゲットパルスレーザ蒸着法によるＧａＮ結晶性薄膜の作製方法及び同法で作製した薄膜

Also Published As

Publication number Publication date
JPWO2005006420A1 (ja) 2006-09-28
US20060145182A1 (en) 2006-07-06
WO2005006420A1 (ja) 2005-01-20
KR20060084428A (ko) 2006-07-24
EP1646077A1 (en) 2006-04-12
CN1823400A (zh) 2006-08-23

Similar Documents

Publication Publication Date Title
US7597757B2 (en) ZnO film with C-axis orientation
KR102547293B1 (ko) 이온 빔 보조 증착 텍스처드 기판의 에피택셜 육각형 재료
CN104900773B (zh) 一种氮化物发光二极管结构及其制备方法
EP1522612A1 (en) Iii-v compound semiconductor crystal and method for production thereof
JP2004193617A5 (ru)
US8119499B2 (en) Semiconductor substrate fabrication by etching of a peeling layer
CN101978470A (zh) 氮化镓或氮化铝镓层的制造方法
CN102083743A (zh) Ⅲ族氮化物模板和与之相关的异质结构、器件及它们的制造方法
TWI265558B (en) Method for depositing III-V semiconductor layers on a non-III-V substrate
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
RU2006104625A (ru) Нитридное полупроводниковое устройство и способ его изготовления
CN109768127A (zh) GaN基发光二极管外延片及其制备方法、发光二极管
CN102751180A (zh) GaN膜结构及其制造方法和包括其的半导体器件
KR20060038058A (ko) 질화물계 반도체 장치 및 그 제조 방법
TW200631079A (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
CN106062922B (zh) 复合基板
JP2010239130A (ja) 半導体基板、半導体基板の製造方法、電子デバイス、および電子デバイスの製造方法
CN105826438A (zh) 一种具有金属缓冲层的发光二极管及其制备方法
JP4051311B2 (ja) 窒化物系半導体の結晶成長方法
TWI583816B (zh) 複合基材、包含該複合基材之半導體元件及其製造方法
US8853064B2 (en) Method of manufacturing substrate
JP6736005B2 (ja) 薄膜基板および半導体装置およびＧａＮテンプレート
US20140001486A1 (en) Composite semidconductor substrate, semiconductor device, and manufacturing method
TW200907124A (en) Method for forming group-III nitride semiconductor epilayer on silicon substrate
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법

Legal Events

Date Code Title Description
FA93 Acknowledgement of application withdrawn (no request for examination)

Effective date: 20070327