NO175879B - - Google Patents
Download PDFInfo
- Publication number
- NO175879B NO175879B NO880605A NO880605A NO175879B NO 175879 B NO175879 B NO 175879B NO 880605 A NO880605 A NO 880605A NO 880605 A NO880605 A NO 880605A NO 175879 B NO175879 B NO 175879B
- Authority
- NO
- Norway
- Prior art keywords
- card
- socket
- cards
- sockets
- parameters
- Prior art date
Links
- 238000012545 processing Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 8
- 238000012546 transfer Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 230000008859 change Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
Description
Foreliggende oppfinnelse angår digitalt databehandlingssystem av den art som angitt i innledningen til krav 1 samt en fremgangsmåte av den art som angitt i innledningen til krav 6.
Mange mikroprosessorsystemer er utført for å kunne motta valgkort, slik som f.eks. kommunikasjonstilpasning, ekspan-sjonslager og grafiske adaptere. Flesteparten av disse systemene har manuelt betjenbare brytere som settes i samsvar med valgkortene og anvendes således for å figurere systemene for valgkortene. Mange brukere finner denne bryterinnstil-lingsprosedyren for komplisert til å kunne utføres uten faglig hjelp.
Brukere av mindre datamaskinsystemer har vanligvis ikke noen fagkunnskaper med hensyn til komplisert programmering og brukertransparente programmerbare parameterbrytere har blitt antydet for å forenkle konfigurasjonen av systemene til brukerens behov. Rutinene som er nødvendig for å konfigurere slike systemer er imidlertid kompliserte og feilbelagte og tar tid.
Europeisk patentpublikasjon nr. 0-136178 beskriver en metode for automatisk rekonfigurering av lageradressestedet til en datamaskin ved utspørring av informasjon lagret i hovedkortet med hensyn til tilgjengelig lager på dette og påfølgende tildeling på kortet av adresseområdene i datamaskinens adresserom.
En annen teknikk for å forenkle konfigurasjon av et mikro-prosessorsystem er beskrevet i "EDN Magazine", vil 26, nr. 3, februar 1981, på side 88. Her lagrer hvert valgfritt anordnet kort plugget inn i flere kortposisjoner i systemet et bestemt identifikasjonsmønster som indikerer dets type. Prosessoren utfører en tilstedeværelsekontroll av strømforsyning på eller ved regelmessige intervaller for å bestemme hvilke kort som er plugget inn og hvilken posisjon de opptar. Brukeren må imidlertid fremdeles tolke resultatet av en slik kontroll og foreta de nødvendige justeringer.
Det er et formål med foreliggende oppfinnelse å vesentlig redusere tidsforsinkelsen som brukeren erfarer før han kan gjøre produktivt arbeide på systemet ved start på nytt eller tilbakestilling av systemet etter strømavbrudd så lenge som ingen kort er blitt endret, tilført eller fjernet fra kortslissene.
Ovenfornevnte tilveiebringes ved hjelp av et system av den innledningsvis nevnte art hvis karakteristiske trekk fremgår av krav 1 samt ved hjelp av en fremgangsmåte av innledningsvis nevnte art hvis karakteristiske trekk fremgår av krav 6. Ytterligere trekk ved oppfinnelsen fremgår av de øvrige uselvstendige kravene.
Ved det nye systemet er hvert kort forsynt med en bestemt ID, hvilken verdi er fast koplet på hvert kort. Et register er også anordnet på kortet for å lagre parameterdata, slik som en adressefaktor (for programmerbart å kunne endre 1/0-adresserommet til kartet hvor nødvendig), prioritet, status og andre systeminformasjoner som tilveiebringes for effektiv overføring av data mellom systemprosessoren og kortet, og mellom kortene.
Når to eller flere av samme korttype er anvendt i systemet kan parameterdataen bli anvendt for å tillate bruk av kort ved forskjellige prioritetsnivåer eller å gjøre redundante kort inaktive.
En del av hovedlageret er forsynt med batterisikring for å strømforsyne den delen når systemstrømforsyningen faller ut eller blir slått av. Posisjonen i denne ikke-flyktige delen av lageret er anordnet (en for hver inn/ut-sliss) for å lagre ID-verdiene til hvert kort satt inn i respektive slisser sammen med respektive kortparameterdata.
Når systemet først er konfigurert og initialisert blir en kompleks rutine utført for å danne og/eller hente alle parameterdataene som er nødvendig for kortet koplet til systemet for å løse systemkildekonflikter og for å lagre data i egnede kortregistere og lagerslissposisjoner.
Etter at strømforsyningen har vært nede, ingen endring er gjort i kortene festet til slissene eller slissposisjonen til kortene, bestemmer en forenklet oppsetningsrutine at ingen endring er blitt gjort ved å sammenligne hvert kort ID med ID-verdien lagret i respektive slissposisjon. Når rutinen overfører parameterdata fra lagerslissposisjonene til respektive kortregistere; og systemet er klart for normal drift.
Etter systemet er konfigurert og initialisert blir en tilbakekoplingslinje tilveiebragt for å signalisere bruk av den valgte mekanismen i løpet av normal drift.
Rutinene blir påkalt for å kontrollere reaksjonen til hvert kort på gitte valgte kilder for å detektere duplikatbruk av en valgt kilde.
Disse og andre trekk ved foreliggende oppfinnelse vil fremgå av følgende detaljerte beskrivelse og medfølgende tegninger, hvor:
Fig. 1 viser et delblokkdiagram av systemet.
Fig. 2 viser bussposisjonen.
Fig. 3 viser noe av logikken anvendt ved oppsetningsrutinen. Fig. 4 viser taktingen for visse deler av logikken på fig. 3. Fig. 5 viser logikken anvendt ved testrutinene for å kontrollere riktig valg av et inn/ut-kort. Fig. 6 og 7 viser flytdiagram som kort sammenfattet viser oppsettingsrutinene anvendt ved foreliggende system. Fig. 1 viser en foretrukket utførelsesform av foreliggende oppfinnelse i form av et datamaskinsystem av integrerte krets-desktop-typen som gir brukertransparent etablering av adressering av andre variable systemkildeparametere for tilknyttede ytre valg. Brukeren er således ikke belastet med å sette brytere, fulgt av komplekse oppsettingsprosedyrer, etc. Systemkildekonflikter blir redusert eller eliminert ved å omtildele parametrene. Andre parametere innbefatter prioritetsnivåer og en tilstandsbit som tillater samme eksistens av to identiske valganordninger.
Systemkretskortet 1 inneholder flere sokler eller slisser 2-0 til 2-7 i hvilke inn/ut-valgkort 5-0 til 5-7 kan være utvekslbart plugget. Disse kortene styrer forskjellige typer av ytre anordninger (diskdrev, skrivere, etc.) og tilleggs-lager som enten er integrert på respektive kort eller festet dertil via eksterne kontakter, ikke vist. Kretskortet 1 inneholder også elementer til det sentrale behandlings-systemet innbefattende en sentral prosessorenhet (CPU) 8, direktelager (RÅM) hovedlagermodulen 9, 10, 11, direkte tilgangslager (DMA) styrer 12, taktstyrer 13, slissadresse-dekoder 14, hvis funksjon er beskrevet nedenfor, andre logiske elementer som ikke er relevante for foreliggende beskrivelse er samlet gitt henvisningstallet 15, strømfor-syningen henvisningstallet 16, og bussen 17, som forbinder sentralbehandlingselementene med hverandre og med tilknyttede ytre enheter. Punktene på bussen representerer adresselinjen 17b, datalinjen 17c og styrelinjen 17a.
Et trekk her er at spaltene 2-0 til 2-7 kan bli adressert ved hjelp av "spalteadresse"-signaler på adresselinjen til bussen 17 i løpet av oppsettingsrutinene og kortene som ligger i spaltene kan bli separat adressert ved hjelp av "inn/ut-adresse"-signaler på adresselinjene i løpet av normalprogram-utføringen; hvor spalteadressene og inn/ut-adressene er klart forskjellige verdier forbundet med respektive fysiske steder på soklene og med anordningstyper festet dertil. Mange forskjellige anordningstyper er hver potensialt festbare til noen av de få soklene til systemet.
En av lagermodulene, modul 10, er flyktig og lagrer informasjon relativt til hver av spaltene 2-0 til 2-7 og det tilknyttede kort når systemet er slått av. Modulen kan f.eks. bestå av en rekke med kapasitive lagerkretser, dvs. kjente komplementære halvlederkretser av metalloksydsilisium-typen (CMOS) konfigurert til å operere under systemstrøm-forsyningen mens systemet er slått på og under batteristrøm-forsyning 18 når strømforsyningen er slått av. Innenfor denne modulen er et separat adresserom tildelt hver spalte for lagring av viss informasjon angående spalten. Denne informasjonen innbefatter som vist en identitetsverdi ID, en adresseringsfaktor AD, en prioritetsverdi PR, en tilstandsbit S, og annen informasjon 0.
Et trekk som skal bli beskrevet er bruk av denne informasjonen i det flyktige lageret for å øke hastigheten på initialiseringen (fig. 7) til systemet når spaltekonfigura-sjonen ikke har endret seg siden siste gang strømforsyningen var nede og som derved reduserer tiden brukeren må vente for å begynne en nyttig anvendelse etter påvirkning av systemets strømforsyningsbryter, ikke vist, eller etter eller kanalen er tilbakestilt. Denne forskjellen ved kompleksiteten og antall nødvendige trinn er vist på fig. 6 (initialisering) og 7 (POST).
Detaljer ved kortet 5-7 er vist som representativt for relevant logisk organisering av alle kortene i den grad det er nødvendig for å beskrive foreliggende oppfinnelse. Driverkretsene 20 er koplet på forhånd ved fremstillingen, og under betingelser beskrevet nedenfor sendes et sett med identitetssignaler ID som bestemt identifiserer den korttypen og den respektive ytre anordning.
Registeret 21 lagrer parameterinformasjon for styring av kommunikasjonene mellom kortet og systemet innbefattende adressefaktoren AD, prioritetsverdien PR, tilstandsbiten S og annen informasjon 0 beskrevet med hensyn til modulen 10. Denne informasjonen blir satt av sentralsystemet i løpet av oppkjøringen av strømforsyningsinitialiseringen (fig. 6). Et trekk ved systemet er at dersom spaltebetingelsene ikke er endret siden siste gang strømforsyningen var nede blir informasjonen ganske enkelt overført til registeret 21 fra det ikke-flyktige lageret 10 ved en relativt hurtig operasjon (fig. 7), mens derimot dersom spaltetilstanden har endret systemet er det nødvendig å utføre en langvarig programprosess (fig. 6) for å gjenvinne og/eller utvikle noe eller all informasjon og så overføre det til både lageret 10 og kortregisteret 21.
Styrelogikken 22 og dekoderlogikken 23 styrer reaksjonen på kortet 5-7 til inn/ut-adressene som fremkommer på bussen 17. Når strømforsyningen er tilført systemet blir kortene adresserbart initialisert kun gjennom deres sokler og deler av adressebussen. Men etter at strømforsyningsoppkjørings-prosessen styrer verdien AD i registeret 21 dekoderen 23 for å detektere en normal eller alternativ inn/ut-adresse forbundet med den bestemte korttypen og ikke-relatert til sokkelstedet. Ved slik detektering bestemmer prioritetsverdien PR og tilstandsbiten S i forbindelse med styrelogikken 22 når data kan bli utvekslet mellom kortet og bussen 17. En måte ved hvilken en AD verdi, dekoderen 23 og logikken 22 detekterer en inn/ut-adresse er vist og beskrevet i "Interfacing to the IBM Personal Computer" av L. Egge-brecht, publisert 1983 på sidene 130 og 131.
Drift, i løpet av oppkjøringssekvensen adresserer sentralsystemet individuelt valgsoklene ved å sende respektive spalteadressesignaler på bussen som er bestemt detektert av dekoderen 14 og resulterer i en separat aktivering av oppsettingen (eller klargjøringskort) linjene EC0-EC7 som strekker seg til respektive sokler 2-0 til 2-7 og gjennom soklene til tilknyttede kort 5-0 til 5-7. Ved aktivering av en slik linje, dersom respektive sokkel er ledig, blir heksadesimalverdien FFFF returnert til systemet som avslutter ytterligere operasjoner relativt den sokkelen. Dersom sokkelen inneholder et kort bevirker den aktiverte linjen i forbindelse med ytterligere adressesignaler på bussen 17 at betingelseslogikken 22 på respektive kort slik at driverene 20 sender ID-signaler nevnt ovenfor som identifiserer respektive kort og anordningstype. System CPU sammenligner returnerte ID-signaler med ID-verdien lagret i lagerstedet i lageret 10 tildelt respektive spalter og setter en indikasjon som betegner om sammenlignede verdier er de samme eller forskjellige. Denne indikasjonen tjener effektivt som en grentilstand for påfølgende programformål som bestemmer virkemidlene som må bli tatt relativt respektive spalte.
Dersom den nettopp nevnte indikasjonen representerer en tilpasningssammenligning og tilstanden til alle andre spalter ikke har endret seg vil en påfølgende programprosess forenkle overføringen av verdien til AD, PR, S og 0 som er løpende lagret i tilknyttede lagersteder til lageret 10 for respektive kort for lagring i sitt register 21. Dersom indikasjonen representerer en ikke-tilpassende sammenligning og dersom den sendte ID indikerer at respektive spalte inneholder kort, bruker prosessoren 8 den sendte ID og informasjonen samlet opp fra andre spalter for å gjenvinne og/eller utvikle nye AD, PR, S og 0-verdier for respektive kort som anvender filer som beskriver kortkildekrav og alternativer. Etter at alle kortverdiene er etablert blir verdiene for hvert kort overført i sekvens først til respektive spaltelagersteder i lageret 10 og påfølgende til respektive kortregister 21. Feiltilpasningssammenligninger forekommer når tilstanden til den utspurte sokkelen har blitt endret. ID-verdien lagret i lageret 10 relativt en sokkel som var ledig ved siste nedkjøringen av strømforsyningen er FFFF, og ID-verdien lagret relativt til tidligere opptatte sokkel er den til kortet som sist opptok den spalten. Dersom et kort er installert i en tidligere ledig spalte eller erstattet for et kort som har en annen ID, vil en feiltilpasningssammenligning forekomme som bevirker at systemet gjenvinner og/eller utvikler ny AD, PR, S og 0 verdi for det reagerende kortet.
Som nevnt ovenfor kan ikke systemet håndtere feiltilpas-ningsindikasjoner før tilstanden til alle soklene har blitt sikret. Dette er på grunn av prioritetsnivået og i visse tilfeller adresse- og tilstandsverdiene tildelte noen kort er relative kortene i andre spalter. Adresse- og tilstandsverdiene er relative når to kort med samme identitet ID er samtidig installert enten for å tilveiebringe redundant sikring for anordningsfeil eller for å tilveiebringe ytterligere anordningskapasitet. I det siste tilfelle kan tilstandsverdien bli anvendt for å anbringe en sikringsanord-ning i en inaktiv tilstand i løpet av normalsystemoperasjonen eller prioritetsverdiene kan bli anvendt for å tillate begge anordningene å operere fullstendig, men ved forskjellige prioritetsnivåer.
Ved den foretrukne utførelsesformen blir systeminformasjon lagret i de åtte spalteposisjonene (kun tre - 30, 31, 32 - er vist) til modulen 10 for å tilpasse opptil åtte utstyrskort 5-0 til 5-7. Hver spalteposisjon er fire byter bred, tjueåtte byter for syv utstyrskort. Kortet ID ligger i de første to bytene og bryter(parameter)innstillingene i de siste to bytene. Korresponderende ID og parameterdata på hvert kort ligger i driverne 20 og registeret 21, henholdsvis.
Fig. 3 viser skjematisk visse deler av logikken på kretskortet 1 og utstyrskortet 5-7 anvendt i løpet av oppsettingsrutinen for å lese ut en kort ID og lagre parametrene i registeret 21. Med hensyn til fig. 3 er heksadesimal inn/ut-adresseverdiene tildelt visse komponenter på hver av utstyrsksortene som følgende:
096 - sokkelvalgverdi (en byte)
100, 101 - ID drivere 20 (to byter)
102, 103 - parameterregister 21 (to byter)
Dette er skinnadresser siden de er anvendt for prosessoren 8 for å gi tilgang til inn/ut-kort og komponenter via spalter i løpet av oppsettingsoperasjonen. Adressen 096 velger logikken (porten 38, 39) til spalteadressedekoderen 14 for å lagre kortvalgverdien i spalteregisteret 40 og også for å lese ut verdien, dvs. i løpet av diagnosen. Adresselinjene A0 og Al på fig. 3 danner de nedre adresseverdiene 00, 01, 02 og 03 for valg av komponentene 20 og 21, mens et logisk "1" signal på adresselinjen A2 tilveiebringer den mest vektige siffer-verdien for 1. A0, Al og A2 er koplet for til egnede bitlinjer på adressebussen 17b, fig. 2.
Fig. 3 viser nærmere noe av logikken til spalteadressedekoderen 14 og styrelogikken 22 til kortet 7 som er anvendt ved oppsett ingsrutinene vist på fig. 6 og 7. Det skal antas for enkelhetens skyld at adresseringen av to byter om gangen, dvs. en syklus, er tilgjengelig og to bytedataoverføringer forekommer på bussene. Dekoderingsadressen 101 portfører begge bytene for adressene 101 og 100.
Spalteregisteret 40 programstyres for å lagre en trebitsverdi (000-111) som korresponderer med en spalte (2-0 til 2-7) som skal bli gitt tilgang til. En dekoderkrets 41 endrer denne trebitsbinærverdien til en åttende linjeutgang, men kun når den er portført av et signal på inngangs linjen 42. Ever utgangslinje, slik som EC7, er forbundet via respektive sokler til kortet fastholdt i sokkelen. Når en dekoderkrets 43 dekoderer en adresse i området 0100 - 0103 i løpet av en oppsettingsrutine, frembringer den et utgangssignal på line 42 for å portføre verdien ved 40 for å bevirke et utgangssignal (jfr. fig. 4) på en kortoppsettingslinje slik som EC7, en av styrelinjene 17a til bussen 17.
Dette utgangssignalet på EC7 tilføres 0G-portene 44 og 45. Adresselinjen A2 er koplet med portene 44 og 45. En inn/ut-leselinje I0R og en inn/ut-skrivelinje I0W (dekodert fra styrelinjen 17a) er koplet med respektive porter 44 og 45. En utgang 46 fra porten 44 er koplet med et par dekoderkretser 47 og 48. En utgang 49 fra porten 45 er koplet med en dekoderkrets 50. En utgang 51 fra dekoderen 48 er koplet med ID-driverkretsen 20 og utgangen 52 fra dekoderen 50 er koplet med et parameterregister 21.
I løpet av postoppsettingsrutinen på fig. 7, når en ID er fanget opp fra kortet 7, tvinger prosessoren 8 A2 negativ (logisk 1) og Al, A0 til logisk 01 (adresse 101). EC7 er negativ (fig. 4). Når IOR blir negativ frembringer porten 44 et utgangssignal 46 for å frembringe en utgang ved 51, hvilken port er kort-ID-verdien ved 20 til databussen 17c. Prosessoren 8 sammenligner denne ID med ID in respektive spalteposisjon i lagermodulen 10. Dersom ID'er sammenlignes overfører prosessoren 8 parameterverdiene i spalteposisjonen 32 (fig. 1) til databussen 17c og tvinger A2, Al, A0 til logisk 111 (adresse 103). Kort deretter forårsaker prosessoren 8 en IOW til å bevirke at porten 45 frembringer et utgangssignal på 49. Denne portfører et utgangssignal fra 50 til registeret 21 via linjen 52 for å portføre parameter-verdien på bussene 17c inn i registeret 21. Utgangen 53 til dekoderen 47 er anvendt i løpet av diagnoserutinene for å portføre utgangen til parameterregisteret 21 til bussen 17c via porten 54.
Som beskrevet ovenfor med hensyn til oppsettingsrutinen blir en ID med heksadesimalverdien FFFF returnert i løpet av en ID-oppfangingsoperasjon når adressesokkelen er tom. En metode for å tilveiebringe dette resultatet er vist på fig. 3. En på forhånd koplet krets 60 er portført for å tvinge bussen 17 til alle "l'er" i løpet av IOR-syklusen ved hjelp av et negativt gående signal på noen av klargjøringskortlinjene EC1 til EC7 via OR-kretsen 61 og det negativt gående signalet på IOR. Dersom et kort er i sokkelen som har blitt adressert blir dets ID portført til bussen 17c ved samme tidspunkt og alle logiske 0'er ved ID'en overskrider de logiske l'er fra 60 til å riktig reprodusere ID'en på bussen 17c.
Logikken på fig. 3 er anvendt på lignende måte i løpet av initialiseringsoppstillingen og POST-settopprutinen på fig. 6 og 7.
Når to identiske kort (samme ID) er forbundet med to av inn/ut-spaltene og det er ønskelig å gjøre begge aktive, blir det første kortet tildelt standard inn/ut-normaladressen ved et prioritetsnivå og det andre kortet blir tildelt en alternativ inn/ut-adresse ved et annet prioritetsnivå.
Logikken på fig. 5 blir så anvendt i løpet av en diagnose-rutine for å sikre om hvert kort reagerer riktig på sin respektive inn/ut-adresser. Adressedekoderlogikken 23 dekoderer adressen på bussen 17b dersom den korresponderer med den alternative adressen når egnet alternativ adressefaktor AD blir lagret i parameterregisteret 21 og den minst vektige biten er på (kortet er aktivt). En prioritetsdekoder-krets 55 frembringer på lignende måte et utgangssignal dersom prioritetsverdien på bussen 17a er lik PR i registeret 21 og kortaktivbiten er på. Dersom utgangssignalene er frembragt av logikken 23 og 55 frembringer en OG-port 56 et tilbakekop-lingssignal på linjen 57 for å sette en bit i et register 58 på kretskortet 1. CPU8 under programstyring vil lese registeret 58 for å bestemme at kun en og kun et kort reagerer riktig på inn/ut-alternativadressen og tilbake-stiller registeret 58. Lignende kretser på andre identiske kort vil reagere på normal inn/ut-adressen og egnet prioritetsnivå for å sette en annen bit i registeret 58 for diagnoseformål.
Mens det ovenfor har blitt beskrevet en foretrukket utførel-sesform av oppfinnelsen er det klart at fagmannen på området vil kunne modifisere og endre denne uten at den avviker fra oppfinnelsens ramme.
Claims (8)
1.
Digital databehandlingssystem innbefattende flere inngangs/utgangssokler (2-0 til 2-7) for å oppta et samme antall inngangs/utgangsvalgkort (5-0 til 5-7), som hvert lagrer identifikasjonsdata angående valgene tilveiebrakt derved, karakterisert ved et ikke-flyktig lager (10) for lagring, for hver sokkel, identifikasjonsdata angående et kort som opptar en slik sokkel sammen med operasjonsdata for styring av utførelsen av tilknyttet valg, en innretning (14) for å tilføre et klargjøringssignal til sokkelen ved strømforsyning på for å tilveiebringe identifikasjonsdata fra hvert kort som opptar en sokkel, en innretning (8) for å sammenligne identifikasjonsdata tilveiebrakt med identifikasjonsdata fastholdt ved strømfor-syningen nede i det flyktige lageret for kortene som opptar korresponderende sokler for å bestemme om den fastholdte operasjonsdata er gyldig for kortene som for øyeblikket opptar soklene og en innsamlingsinnretning (45) som reagerer på en riktig sammenligning for å føre gyldig operasjonsdata for lagring i kortene for å styre utførelsen av valgene tilveiebrakt derved.
2.
System ifølge krav 1, karakterisert ved at det innbefatter et eller flere valgkort installert i soklene, idet hvert kort innbefatter en krets (20) for å generere identifikasjonsdata som reaksjon på klargjøringssignalet, og et register (21) for lagring av gyldig operasjonsdata fra lageret.
3.
System ifølge krav 1 eller 2, karakterisert ved at det innbefatter en innretning (60) for å generere faste identifikasjonsdata som reaksjon på klaringssignaler tilført til tomme sokler.
4.
System ifølge krav 3, karakterisert ved at det innbefatter en innretning (8 og fig. 6) for til å begynne med å sette opp operasjonsdata i lageret som reaksjon på identifikasjonsdata mottatt fra sekvensielt klargjorte kort i soklene og faste identifikasjonsdata korresponderende med tomme sokler.
5.
System ifølge krav 4, karakterisert ved at det innbefatter en innretning (8 og fig. 7) for å overføre korresponderende operasjonsdata fra lageret til registeret i hvert kort innenfor en sokkel som reaksjon på detektering av likheten mellom identifikasjonsdata fra hvert kort i en sokkel sammen med den faste identifikasjonsdata korresponderende med enhver tom sokkel og identifikasjonsdata i lageret, eller som reaksjon på detekteringen av ulikhet derimellom for oppdatering av operasjonsdata i lageret som reaksjon på identifikasjonsdata mottatt fra kortene og den faste identifikasjonsdata korresponderende med tomme sokler.
6.
Fremgangsmåte for automatisk innstilling av operasjonsdata for operasjon av valgkort pluggbare i inngangs/utgangssokler i et mikrodatamaskinsystem, idet hvert valgkort lagrer identifikasjonsdata som identifiserer valget tilveiebrakt derved, karakterisert ved
at det ved oppstartingen av systemet genereres valgkortparametere som angår kortene plugget inn i soklene og lagring av genererte parametere i et ikke-flyktig lager,
ved påfølgende oppkjøring bestemmes at de lagrede parametrene forblir gyldige i forhold til valgkortene plugget inn i soklene,
overføring av gyldige parametere fra lageret til de respektive valgkort,
og bruk av parametrene således overført som styrer data for kjøring av valgene tilveiebrakt av slike valgkort.
7.
Fremgangsmåte ifølge krav 6, karakterisert ved at hvor parametrene innbefatter identitetsdata og hvert valgkort innbefatter en innretning for å generere identitetsdata innbefatter bestemmelsen om at parametrene forblir gyldige ved sammenligning av identitetsdata for hvert valgkort med identitetsdata innenfor parametrene lagret i et lagersted korresponderende med sokkelen i hvilken kort er isatt.
8.
Fremgangsmåte ifølge krav 6 eller krav 7, karakterisert ved at hvor parametrene innbefatter et bestemt parametersett som representerer fraværet av et valgkort i en sokkel, innbefatter bestemmelsen om at de lagrede parametrene forblir gyldige, videre generering av det bestemte parametersettet ved detektering av fravær av et valgkort i en sokkel og bestemmelsen ved sammenligningen om lagrede parametersett korresponderer med den sokkelen lik det bestemte parametersettet for derved å bestemme om et valgkort har blitt isatt i løpet av nedkjøringen av systemet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2139187A | 1987-03-13 | 1987-03-13 |
Publications (4)
Publication Number | Publication Date |
---|---|
NO880605D0 NO880605D0 (no) | 1988-02-11 |
NO880605L NO880605L (no) | 1988-09-14 |
NO175879B true NO175879B (no) | 1994-09-12 |
NO175879C NO175879C (no) | 1994-12-21 |
Family
ID=21803937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO880605A NO175879C (no) | 1987-03-13 | 1988-02-11 | Digitalt databehandlingssystem samt fremgangsmåte derved |
Country Status (24)
Country | Link |
---|---|
EP (1) | EP0281999B1 (no) |
JP (3) | JPS63231560A (no) |
KR (1) | KR950008223B1 (no) |
CN (1) | CN1016291B (no) |
AT (1) | ATE90162T1 (no) |
AU (1) | AU602388B2 (no) |
BE (1) | BE1001459A3 (no) |
BR (1) | BR8801091A (no) |
CA (1) | CA1335843C (no) |
DE (3) | DE3881414T2 (no) |
DK (1) | DK169366B1 (no) |
ES (1) | ES2041715T3 (no) |
FI (1) | FI93585C (no) |
FR (1) | FR2612313A1 (no) |
GB (2) | GB8725111D0 (no) |
HK (2) | HK33292A (no) |
IL (1) | IL85146A (no) |
IT (1) | IT1216768B (no) |
MX (1) | MX167373B (no) |
MY (2) | MY134225A (no) |
NL (1) | NL189101C (no) |
NO (1) | NO175879C (no) |
NZ (1) | NZ223454A (no) |
SG (1) | SG5492G (no) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8725111D0 (en) * | 1987-03-13 | 1987-12-02 | Ibm | Data processing system |
GB2204163B (en) * | 1987-04-11 | 1991-10-16 | Apple Computer | Self-identifying scheme for memory |
US5257387A (en) * | 1988-09-09 | 1993-10-26 | Compaq Computer Corporation | Computer implemented method and apparatus for dynamic and automatic configuration of a computer system and circuit boards including computer resource allocation conflict resolution |
US5263148A (en) * | 1988-09-09 | 1993-11-16 | Compaq Computer Corporation | Method and apparatus for configuration of computer system and circuit boards |
US5353432A (en) * | 1988-09-09 | 1994-10-04 | Compaq Computer Corporation | Interactive method for configuration of computer system and circuit boards with user specification of system resources and computer resolution of resource conflicts |
US5450570A (en) * | 1988-09-09 | 1995-09-12 | Compaq Computer Corp. | Computer implemented method and apparatus for dynamic configuration of a computer system and circuit boards including computer resource allocation conflict resolution |
US5319770A (en) * | 1989-10-03 | 1994-06-07 | International Business Machines Corporation | Data processing method and apparatus for verifying adapter description file choices |
DE69031705T2 (de) * | 1989-11-29 | 1998-04-02 | Toshiba Kawasaki Kk | Zum Anschluss einer Erweiterungseinheit geeignetes Rechnersystem |
JPH03171310A (ja) * | 1989-11-30 | 1991-07-24 | Toshiba Corp | パーソナルコンピュータ |
US5056001A (en) * | 1989-12-20 | 1991-10-08 | Ge Fanuc Automation North America, Inc. | Method for configuring an input/output module coupled to a programmable logic controller |
JPH0776952B2 (ja) * | 1990-02-02 | 1995-08-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 追加デバイスのコンピュータ・モニタリング・システム |
EP0443876A3 (en) * | 1990-02-23 | 1992-01-02 | Kabushiki Kaisha Toshiba | Computer system capable of connecting expansion unit |
JP2785998B2 (ja) * | 1990-05-18 | 1998-08-13 | 富士通株式会社 | 計算機システム |
US5237690A (en) * | 1990-07-06 | 1993-08-17 | International Business Machines Corporation | System for testing adaptor card upon power up and having disablement, enablement, and reconfiguration options |
US5410712A (en) * | 1990-10-16 | 1995-04-25 | Kabushiki Kaisha Toshiba | Computer system equipped with extended unit including power supply |
US5265238A (en) * | 1991-01-25 | 1993-11-23 | International Business Machines Corporation | Automatic device configuration for dockable portable computers |
IT1252789B (it) * | 1991-08-09 | 1995-06-28 | Tower Tech Srl | Sistema per definire dinamicamente la configurazione di schede di espansione per calcolatori personali con bus standard |
JPH0736175B2 (ja) * | 1991-10-11 | 1995-04-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ処理システムのシステム構成設定方法、データ処理システム、及びデータ処理システム用拡張ユニット |
WO1993008532A2 (en) * | 1991-10-18 | 1993-04-29 | Epson Portland, Inc. | Basic input/output system (bios) program storage on a motherboard for a variety of computer cpu types |
US5307320A (en) * | 1992-09-23 | 1994-04-26 | Intel Corporation | High integration DRAM controller |
FI99238C (fi) * | 1994-02-14 | 1997-11-10 | Nokia Telecommunications Oy | Menetelmä laiteasetusten varmentamiseksi |
FR2719402B1 (fr) * | 1994-05-02 | 1996-07-05 | Rs Automation Ind Sa | Calculateur industriel. |
US6567904B1 (en) | 1995-12-29 | 2003-05-20 | Intel Corporation | Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices |
US5790890A (en) * | 1996-02-29 | 1998-08-04 | Sun Microsystems, Inc. | Identification interface |
GB9712799D0 (en) * | 1997-06-19 | 1997-08-20 | Int Computers Ltd | Initial program load |
JP3663846B2 (ja) * | 1997-08-26 | 2005-06-22 | 松下電工株式会社 | ベースボード及びそれに装着される電源ユニット並びにcpuユニット |
US5930496A (en) * | 1997-09-26 | 1999-07-27 | Compaq Computer Corporation | Computer expansion slot and associated logic for automatically detecting compatibility with an expansion card |
JPH11184806A (ja) * | 1997-12-18 | 1999-07-09 | Fujitsu Ltd | バス制御装置 |
DE59914063D1 (de) * | 1998-01-29 | 2007-02-01 | Infineon Technologies Ag | Anordnung und Verfahren zum Bereitstellen von Daten zur Charakterisierung von verschiedenen Einheiten an einem Bussystem |
US6161151A (en) * | 1998-01-30 | 2000-12-12 | Object Technology Licensing Corporation | Object-oriented global resource conflict resolver formatting resource requirements into a predetermined standard format and iteratively computing a resource assignment for each I/O function |
US6901457B1 (en) * | 1998-11-04 | 2005-05-31 | Sandisk Corporation | Multiple mode communications system |
KR100319870B1 (ko) * | 1999-08-23 | 2002-01-10 | 윤종용 | 비휘발성 메모리에 저장된 데이터의 안전 처리방법 |
KR100367588B1 (ko) * | 2000-01-24 | 2003-01-10 | 엘지전자 주식회사 | 디지털데이터 플레이어의 상대주소 할당 장치 및 방법 |
KR100690601B1 (ko) * | 2000-05-23 | 2007-03-09 | 엘지전자 주식회사 | 데이터 관리 시스템 및 그 방법 |
JP3585816B2 (ja) * | 2000-07-26 | 2004-11-04 | Tdk株式会社 | ディジタル式記録再生装置 |
JP4190789B2 (ja) | 2002-04-05 | 2008-12-03 | 日本電気株式会社 | コンピュータシステムにおけるpci拡張カードの自動隠蔽方法、およびそのシステム |
US7035945B2 (en) * | 2003-03-27 | 2006-04-25 | Sun Microsystems Inc. | Method and apparatus for identifying computer expansion cards |
DE102006045715A1 (de) * | 2006-09-27 | 2008-04-10 | Nokia Siemens Networks Gmbh & Co.Kg | Verfahren und Anordnung zur Konfiguration zumindest einer einem Netzknoten zugeordneten Netzeinheit |
US8959253B2 (en) | 2009-12-23 | 2015-02-17 | Intel Corporation | Virtualizing a powered down input/output device |
JP5136593B2 (ja) * | 2010-05-21 | 2013-02-06 | 横河電機株式会社 | 分析装置 |
KR102217920B1 (ko) * | 2014-12-15 | 2021-02-22 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2842372A1 (de) * | 1978-09-28 | 1980-04-10 | Siemens Ag | Speicherprogrammierbare steuerung |
JPS5690316A (en) * | 1979-12-22 | 1981-07-22 | Toshiba Corp | Apparatus address setting system |
GB2101370A (en) * | 1981-06-26 | 1983-01-12 | Philips Electronic Associated | Digital data apparatus with memory interrogation |
US4545010A (en) * | 1983-03-31 | 1985-10-01 | Honeywell Information Systems Inc. | Memory identification apparatus and method |
JPS59218570A (ja) * | 1983-05-25 | 1984-12-08 | Sharp Corp | コンピユ−タネツトワ−クシステム |
GB2137382B (en) * | 1983-08-20 | 1985-12-04 | Christopher John Favero Jordan | Computer memories |
NZ209664A (en) * | 1983-09-29 | 1987-05-29 | Tandem Computers Inc | Memory board address assignments: automatic reconfiguration |
DE3347357A1 (de) * | 1983-12-28 | 1985-07-11 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zum vergeben von adressen an steckbare baugruppen |
GB8420063D0 (en) * | 1984-08-07 | 1984-09-12 | Kontron Holding Ag | Modular apparatus |
GB2166893B (en) * | 1984-10-05 | 1988-03-23 | Sharp Kk | Checking memory at system power-up |
DE3586557D1 (de) * | 1984-10-26 | 1992-10-01 | Ibm | Datenverarbeitungsvorrichtung mit festem adressraum und variablem speicher. |
JPS61105659A (ja) * | 1984-10-29 | 1986-05-23 | Oki Electric Ind Co Ltd | 情報処理システム |
US4688172A (en) * | 1984-11-13 | 1987-08-18 | International Business Machines Corporation | Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus |
DE3508648A1 (de) * | 1985-03-12 | 1986-09-18 | Thermotechnik G. Bauknecht GmbH, 7012 Fellbach | Einrichtung zur sicherung von daten in einem ram eines microcomputers |
AU579725B2 (en) * | 1985-05-02 | 1988-12-08 | Digital Equipment Corporation | Arrangement for expanding memory capacity |
CA1234224A (en) * | 1985-05-28 | 1988-03-15 | Boleslav Sykora | Computer memory management system |
JPS6219904A (ja) * | 1985-07-18 | 1987-01-28 | Diesel Kiki Co Ltd | マイクロプロセツサを用いた制御装置 |
GB8725111D0 (en) * | 1987-03-13 | 1987-12-02 | Ibm | Data processing system |
-
1987
- 1987-10-27 GB GB878725111A patent/GB8725111D0/en active Pending
- 1987-12-15 JP JP62315460A patent/JPS63231560A/ja active Granted
-
1988
- 1988-01-06 FR FR8800172A patent/FR2612313A1/fr active Pending
- 1988-01-11 BE BE8800026A patent/BE1001459A3/fr not_active IP Right Cessation
- 1988-01-20 IL IL85146A patent/IL85146A/xx not_active IP Right Cessation
- 1988-01-29 CA CA000557756A patent/CA1335843C/en not_active Expired - Fee Related
- 1988-02-09 NZ NZ223454A patent/NZ223454A/en unknown
- 1988-02-11 NO NO880605A patent/NO175879C/no unknown
- 1988-02-12 CN CN88100762A patent/CN1016291B/zh not_active Expired
- 1988-02-12 FI FI880656A patent/FI93585C/fi active IP Right Grant
- 1988-02-15 MY MYPI93000432A patent/MY134225A/en unknown
- 1988-02-15 MY MYPI88000154A patent/MY103559A/en unknown
- 1988-02-26 IT IT8819553A patent/IT1216768B/it active
- 1988-02-26 MX MX010583A patent/MX167373B/es unknown
- 1988-03-07 AU AU12738/88A patent/AU602388B2/en not_active Expired
- 1988-03-07 GB GB8805328A patent/GB2202350B/en not_active Revoked
- 1988-03-08 DE DE88103609T patent/DE3881414T2/de not_active Expired - Lifetime
- 1988-03-08 ES ES198888103609T patent/ES2041715T3/es not_active Expired - Lifetime
- 1988-03-08 AT AT88103609T patent/ATE90162T1/de not_active IP Right Cessation
- 1988-03-08 EP EP88103609A patent/EP0281999B1/en not_active Expired - Lifetime
- 1988-03-10 NL NLAANVRAGE8800598,A patent/NL189101C/xx not_active IP Right Cessation
- 1988-03-11 DK DK135888A patent/DK169366B1/da not_active IP Right Cessation
- 1988-03-11 DE DE3808168A patent/DE3808168C2/de not_active Expired
- 1988-03-11 BR BR8801091A patent/BR8801091A/pt not_active IP Right Cessation
- 1988-03-11 DE DE8803316U patent/DE8803316U1/de not_active Expired
- 1988-03-12 KR KR88002620A patent/KR950008223B1/ko not_active IP Right Cessation
-
1992
- 1992-01-22 SG SG54/92A patent/SG5492G/en unknown
- 1992-05-07 HK HK332/92A patent/HK33292A/xx unknown
-
1993
- 1993-03-17 JP JP5057146A patent/JPH07113907B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-14 JP JP9060897A patent/JP3030342B2/ja not_active Expired - Lifetime
-
1998
- 1998-04-24 HK HK98103444A patent/HK1004298A1/xx not_active IP Right Cessation
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NO175879B (no) | ||
US5038320A (en) | Computer system with automatic initialization of pluggable option cards | |
EP0464987A2 (en) | Method and apparatus for initialisation of computer system features | |
US7216223B2 (en) | Configuring multi-thread status | |
EP0992000B1 (en) | Bus interface system and method | |
US4484273A (en) | Modular computer system | |
US4608631A (en) | Modular computer system | |
US20050050245A1 (en) | Direct memory access from host without processor intervention | |
US10162646B2 (en) | System for programmably configuring a motherboard | |
EP0780772A2 (en) | A computer system with multiple PC card controllers and a method of controlling I/O transfers in the system | |
EP3709149B1 (en) | Off-board flash memory | |
US6240519B1 (en) | Computer method and apparatus to prompt for administrative password to flash a corrupted non-volatile memory | |
TW201914260A (zh) | 擴展塢裝置、電子裝置及mac位址複製方法 | |
EP0175420A2 (en) | Multiple programmable initialize words in a programmable read only memory | |
KR101111466B1 (ko) | 멀티-마스터 공유 리소스 시스템에 이용하기 위한 통신스티어링 | |
JP2001125786A (ja) | データ処理装置及びデータ処理システム | |
JPH1039904A (ja) | プログラマブルコントローラ | |
KR100276496B1 (ko) | Isa버스용 입출력 어드레스의 자기 할당 장치 및 방법 | |
JP3704469B2 (ja) | Ioポート接続方式 | |
JPH0430059B2 (no) | ||
JP2001134543A (ja) | 電子機器 | |
JP2000029673A (ja) | プログラム制御システム | |
JP2892798B2 (ja) | ディジタル制御装置 | |
KR20050031490A (ko) | 컴퓨터 시스템 | |
JP2000207182A (ja) | コンピュ―タシステム |