NO174310B - Lagerkassett for loesbar tilkopling til en databehandlingsenhet - Google Patents

Description

Oppfinnelsen angår en lagerkassett som kan tilkoples løsbart til en databehandlingsenhet som inneholder en mikroprosessor, idet lagerkassetten er innsatt i databehandlingsenheten når den er i bruk, idet lagerkassetten omfatter et kretskort som er koplet til databehandlingsenheten når den er innsatt i denne, og minst ett lager som er montert på kretskortet og hvis lagerområde er inndelt i et antall databanker, idet det minst ene lager er koplet til mikroprosessoren når lagerkassetten er innsatt i databehandlingsenheten. En databehandlingsenhet av den aktuelle type kan være en hjemmevideo-spillemaskin som benyttes ved tilkopling til en normal fjernsynsmottaker.

Som eksempler på en databehandlingsenhet i hvilken et bilde fremvises på en f jernsynsmottaker, kan det nevnes en videospillemaskin som kalles "Family Computer" (varemerke) eller "Nintendo Entertainment System" (varemerke), og en personlig datamaskin som kalles "MSX" (varemerke). Disse databehand-lingsenheter virksomgjøres ved innlasting av en ytre lagerkassett i hvilken det på forhånd er innskrevet et program av spill-programvare, undervisnings-programvare eller liknende. Et leselager (ROM) for lagring av programdata og tegndata for fremvisning er inneholdt i lagerkassetten.

For den ovenfor omtalte lagerkassett er det i den senere tid iblant blitt innlemmet et lager som har større kapasitet, f.eks. 1 Mbits eller 4 Mbits. Da det adresserom som er tilgjengelig fra en prosessorenhet i databehandlingsenheten, er begrenset, må den såkalte "databank-omkoplings"-metode benyttes i det tilfelle hvor det benyttes et sådant lager med stor kapasitet.

Fra US-patentskrift 4 432 067 er det kjent en metode for utvidelse av en lagerkapasitet mens det antall adresselinjer som er koplet til databehandlingsenheten, dvs. et adresserom, opprettholdes på et forutbestemt antall. Dette patentskrift viser en lagerkassett i hvilken det inngår en adressedekoder, en låsekrets, en supplerende lagerbrikke og en signalledning for utvelgelse av lagerbrikken. Ifølge patentskriftet detekterer adressedekoderen et tidspunkt da et adressedatum blir en spesiell adresse som angir at lagerbrikken må omkoples, og deretter

-omkoples lagerbrikken ved hjelp av låsekretsen og signallednin-

gen. Dette betyr at omkoplingen av lagerbrikken styres av en reservert maskinvarekrets og bare utføres på lagerbrikkebasis. Det er derfor umulig å omkople databanken for en vilkårlig lagerstørrelse. Da videre bare den omkopling som er fast bestemt av maskinvarekretsen, kan utføres, eksisterer det mange begrensninger ved utforming av et program for et spill eller liknende.

US-patentskrift 4 485 457 viser en metode for økning av lagerkapasiteten uten økning av adresseportene i en prosessorenhet. Ifølge denne kjente metode detekterer en sidevalg-dekodings-logikk data for en bestemt adresse fra en adressebuss og utmater strobesignaler for side 0, 1 eller 2, dvs. respektive ROM-lagre, som reaksjon på deteksjon av den bestemte adresse. Da imidlertid de bestemte adressedata fra prosessorenheten i det nevnte patentskrift benyttes til å utvelge en ROM-brikke, blir den nevnte sidevalgdekodingslogikk, som normalt består av et antall logiske porter, uforholdsmessig komplisert i forhold til antallet av biter i adressedataene. Omkostningene for maskinvaren blir således urimelige. Når antallet av ROM-brikker er stort, kreves dessuten et tilsvarende stort antall av bestemte adresser. Et ROM-lagerområde som er i stand til å lagre programdata, blir derfor mindre på grunn av at adresser benyttes for utvelgelse av sidene, dvs. ROM-brikker kan ikke benyttes som adresser for lagring av programdataene. Dersom for eksempel antallet av ROM-brikker er 16, kreves 16 bestemte adresser. Således er 16 adresser okkupert og kan ikke benyttes for programdataene i hver ROM-brikke. Det antall adresser som ikke kan benyttes for programdataene, er derfor lik 256 (= 16 x 16).

På bakgrunn av ovennevnte begrensninger ved den kjente teknikk er det et formål med oppfinnelsen å tilveiebringe en lagerkassett i hvilken lagerkapasiteten kan økes med mindre ubrukbare adresser.

Et annet formål med oppfinnelsen er å tilveiebringe en lagerkassett som muliggjør databankomkopling for et lager med en vilkårlig lagerstørrelse.

Et ytterligere formål med oppfinnelsen er å tilveiebringe en lagerkassett som er egnet for omkopling av databanker ved hjelp av et program for en databehandlingsenhet, og således graden av frihet ved programutfonning vil øke.

For oppnåelse av ovennevnte formål er det tilveiebrakt en lagerkassett av den innledningsvis angitte type som ifølge oppfinnelsen er kjennetegnet ved at den videre omfatter en lagerstyrende anordning som er montert på kretskortet, for mottakelse av data som representerer databankomkoplingsbetingelser fra mikroprosessoren, og for sending av databankbestemmende adressedata for bestemmelse av en databank til det nevnte minst ene lager, idet den lagerstyrende anordning inneholder et antall registre i hvilke de nevnte data fra mikroprosessoren innlastes, og en adressegenererende anordning for generering av de databankbestemmende adressedata basert på data fra minst ett av det nevnte antall registre.

Når lagerkassetten innlastes i databehandlingsenheten, tilkoples det trykte kretskort til databehandlingsenheten, og et system som omfatter lagerkassetten og databehandlingsenheten, virksomgjøres. De data som representerer databankom-koplingstilstander, overføres fra den i databehandlingsenheten inneholdte mikroprosessor til lagerkassetten. Basert på disse data avgir den lagerstyrende anordning en adresse som svarer til den databank som skal utvelges til lageret. Følgelig skaffes det direkte tilgang til den utvalgte databank i lageret fra databehandlingsenhetens mikroprosessor.

I overensstemmelse med oppfinnelsen avgir den lagerstyrende anordning adressen for databankomkopling av lageret basert på dataene fra databehandlingsenhetens mikroprosessor, og derfor kan en vilkårlig databank i lageret dyktiggjøres selektivt ved endring av dataene fra mikroprosessoren. Ved å bringe mikroprosessoren til å endre sine data på riktig måte idet den passer på forløpet av programtrinnet, kan følgelig databankomkoplingen av lageret utføres i overensstemmelse med programmet. Av denne grunn kan lagerkassetten ifølge oppfinnelsen på fremragende måte forbedre graden av frihet ved utforming eller benyttelse av programmet sammenliknet med den konvensjonelle lagerkassett hvor databankomkoplingen utføres bare ved hjelp av en maskinvarekrets.

Disse og andre formål, særtrekk, aspekter og fordeler ved oppfinnelsen vil fremgå klarere av den etterfølgende, nærmere beskrivelse av utførelseseksempler under henvisning til tegnin-gene, der fig. 1 er et utspilt perspektivriss som viser en^utførelse av en lagerkassett ifølge oppfinnelsen, fig. 2 er et blokkskjerna som viser et eksempel på en databehandlingsenhet på hvilken utførelsen ifølge fig. 1 er anvendelig, fig. 3 er et blokksk jerna som viser en utforming av utførelsen på fig. 1, fig. 4 viser et grunnriss av en flerlager-styreenhet (MMC = multi-memory controller), fig. 5 viser et blokkskjerna av MMC-enheten på fig. 4, fig. 6 viser et koplingsskjerna av MMC-enheten i overensstemmelse med blokkskjemaet på fig. 5, fig. 7A og 7B er illustrerende riss som viser et adresserom i en prosessorenhet (CPU), fig. 8 er et illustrerende riss som viser et adresserom i en bildebehandlingsenhet (PPU), og fig. 9 er et illustrerende riss som viser en lageravbildning av et video-direktelager (V-RAM).

Idet det henvises til fig. 1, omfatter en lagerkassett 10 i den viste utførelse et hylster eller en kappe 12 som er dannet av en øvre kappe 12a og en nedre kappe 12b. Kappen 12 er dannet nesten som et rektangel, og et fremspring 12c er dannet på dens ene side. En åpning 12d er dannet av fremspringet 12c, og de andre sider av kappen 12 er sperret av sidevegger.

Et trykt kretskort 14 og en kraftforsyning 16 er anbrakt i kappen 12. Et fremspring 14a er dannet i det parti av det trykte kretskort 14 som svarer til kappens 12 fremspring 12c. Fremspringet 14a på det trykte kretskort 14 er avdekket gjennom kappens 12 åpning 12d. Ledende mønstre eller forbindelseselektro-der 18a-18n som utgjør forbindelsesanordninger til et kantkoplingsstykke 32 (fig. 2) i en spillemaskin-hovedenhet 30 slik som beskrevet senere, er dannet på fremspringet 14a slik at de er fordelt i den retning i hvilken siden av fremspringet 14a strekker seg.

Et programlager 20 som er dannet av et ikke-flyktig halvlederlager, f .eks. ROM eller EPROM, er montert på den ene av kretskortets 14 hovedoverflater. Programlågeret 20 har et lagerområde på f.eks. 4 Mbits, i hvilket programdata som er nødvendige for utførelse av en forutbestemt operasjon av en prosessorenhet (CPU) 34 (fig. 2) som er inkludert i spillemaskin-hovedenheten 30, er lagret på forhånd. Et tegnlager 22 som består av et liknende, ikke-flyktig halvlederlager, er også montert på det trykte kretskort 14. Tegnlageret 22 har et lagerområde på f.eks. 4Mbits, i hvilket data (tegndata) som angår tegn som ,fremvises for spilling eller liknende, er lagret på forhånd. Et ekspansjonslager 24 er videre montert på det trykte kretskort 14, og ekspansjonslageret 24 kan utnyttes i det tilfelle hvor programlagerets 20 kapasitet mangler eller liknende, idet det utgjøres av et RAM med en kapasitet på f.eks. 64 Kbits.

En f ler lager-styreenhet (MMC = multi-memory controller) 26 som utgjør ett av særtrekkene ved den foreliggende oppfinnelse, er montert på det trykte kretskort 14. MMC-enheten 26 mottar data fra CPU-enheten 34 og en bildebehandlingsenhet (PPU = picture processing unit) 42 i spillemaskin-hovedenheten 30, idet den benyttes til omkopling av databanker i programlågeret 20 og/eller tegnlageret 22.

Den nevnte kraftforsyning 16 som er montert i kappen 12, utnyttes for oppbakking av det foran omtalte ekspansjonslager 24. For en sådan kraftforsyning 16 kan det f.eks. benyttes et tørrbatteri, såsom et litiumbatteri eller et alkalisk batteri, et akkumulatorbatteri som kan opplades, såsom et nikkel-kadmium-batteri, eller et batteri av elektrostatisk kapasitettype, såsom en elektrisk dobbeltsjiktkondensator.

Dessuten kan det ovenfor omtalte tegnlager 22 utgjøres av et RAM liksom ekspansjonslageret 24, og i dette tilfelle vil en kraftforsyning for oppbakking måtte tilveiebringes liksom for ekspansjonslageret 24.

Den foreliggende oppfinnelse er imidlertid også anvendelig på en lagerkassett i hvilken en kappe og et trykt kretskort er forenet slik at kassetten er kompakt og tynn, dvs. et kortliknende lager, såsom et såkalt IC-kort.

Spillemaskin-hovedenheten 30, som ett eksempel på den databehandlingsenhet for hvilken lagerkassetten ifølge den viste utførelse kan utnyttes, er sammensatt som vist på fig. 2. Kassettens 10 elektroder 18a-18n innføres i et kantkoplingsstykke 32 i hovedenheten 30, og derved tilkoples de begge til hverandre for å utgjøre ett system.

Spillemaskin-hovedenheten 30 inneholder den 8-bits mikroprosessor (CPU) 34 for spilling, f .eks. den integrerte krets "2A03" som fremstilles av Nintendo, og spille-styreenheter 40a og 40b er tilkoplet til CPU-enheten 34 via et I/O-grensesnitt 38.

Videre er et arbeids-direktelager (W-RAM) 36, bildebehandlingsenheten (PPU) 42, et video-direktelager (V-RAM) 44 og en RF-modulator 46 installert i hovedenheten 30. For PPU-enheten 42 benyttes f.eks. den integrerte krets "2C02" som fremstilles av Nintendo, og PPU-enheten 42 leser data fra tegnlageret 22 og V-RAM 44 under styring av CPU-enheten 34, og omformer dataene til videosignaler, idet den avgir signalene til RF-modulatoren 46. RF-modulatoren 46 modulerer det gitte videosignal, idet den utmater et fjernsynssignal av f .eks. NTSC-standard for f jernsyns-mottakeren som bildefremvisningsanordning.

Idet det henvises til fig. 3, skal det gis en nærmere beskrivelse av en utførelse av lagerkassetten 10 på fig. 1 som er innsatt i kantkoplingsstykket 32 som er vist på fig. 2. Slik som foran beskrevet, tilkoples lagerkassetten 10 til kantkoplingsstykket 32, idet den tilføres forskjellige data eller signaler fra CPU-enheten 34 og PPU-enheten 42 i spillemaskin-hovedenheten 30 via kantkoplingsstykket 32.

Programlageret 20 mottar programadresser A0-A13 fra CPU-enheten 34 (fig. 2) og mottar 8-bits data via kantkoplingsstykket 32. En programadresse A14 fra CPU-enheten 34 tilføres til MMC-enheten 26 sammen med programadressen A13. På den annen side tilføres tegnlageret 22 tegnadresser A0-A11 fra PPU-enheten 42, og en tegnadresse A12 tilføres til MMC-enheten 26 sammen med tegnadressene A10 og All. Deretter tilføres 8-bits data til tegnlageret 22 fra PPU-enheten 42. Programadressene A0-A12 og 8-bits data tilføres også til ekspansjonslageret 24 liksom til programlageret 20.

Til MMC-enheten 26 tilføres et systemtaktsignal 2 fra CPU-enheten 34, og det tilføres også et signal R0MSEL1 som angir adresser 8000H-FFFFH for programlageret 20. Også et lese/skrive-signal R/W tilføres til MMC 26 fra CPU 34. Lese/skrive-signalet R/W tilføres også til ekspansjonslageret 24.

Slik som nærmere beskrevet senere, blir et signal RAMSEL for virksomgjøring av ekspansjonslageret 24 tilført til ekspansjonslageret 24 fra MMC 26. I det tilfelle hvor et 64 Kbits RAM på to brikker er montert som ekspansjonslager 24, avgis videre et brikkevalgsignal RAM1 til ekspansjonslageret 24 fra MMC 26. Videre avgir MMC 26 et signal ROMSEL0 for virksomgj øring av programlageret 20. MMC-enheten 26 virker også som styreanordning for databankomkopling av henholdsvis programlageret 20 og tegnlageret 22, og fra MMC-enheten 26 tilføres derfor 4-bits

•programadresser PRA14-PRA17 til programlageret 20, og 5-bits

tegnadresser CRA12-CRA16 tilføres til tegnlageret 22.

Den negative elektrode i kraftforsyningen 16 som er innlemmet i lagerkassetten 10, er jordet, og dens positive elektrode er koplet til en effektklemme Vcc i kantkoplingsstykket 32 via en foroverretningsdiode 50 og en reversretningsdiode 52 som er koplet til dioden 50. En kraftforsyning fra spillemaskin-hovedenheten 30 er koplet til denne effektklemme Vcc. Utgangen fra dioden 50 er koplet til en brikkevalgklemme CS i ekspansjonslageret 24 via en motstand, idet motstanden også er tilkoplet til kollektoren i en transistor 54. Transistorens 54 emitter er jordet, og det ovennevnte signal RAMSEL fra MMC 26 tilføres til dennes basis. Utgangen fra den andre diode 52 er koplet til ekspansjonslagerets 24 kraftforsyning Vcc.

I det tilfelle hvor lagerkassetten 10 er innsatt i spillemaskin-hovedenheten 30 via kantkoplingsstykket 32, tilføres følgelig spenningen Vcc til ekspansjonslageret 24 via dioden 52. Når lagerkassetten 10 er fjernet fra kantkoplingsstykket 32, eller selv om den er innsatt i hovedenheten 30 når en effektbry-ter 48 i hovedenheten er åpnet, tilføres spenningen Vcc fra kraftforsyningen 16 til ekspansjonslageret 24 via dioden 50. Dioden 50 virker således som en bryter for tilførsel av en spenning til ekspansjonslageret 24, og virker også som en reversstrøm-sperrediode for å hindre at strømmen fra spillemaskin-hovedenheten 30 flyter inn i kraftforsyningen 16.

Idet det henvises til fig. 4-6, skal det gis en ytterligere, nærmere beskrivelse av MMC-enheten 26 som inngår i lagerkassetten 10. Som vist på fig. 4, er MMC-enheten 26 oppbygget som en brukertilpasset, integrert krets (custom IC), og klemmer nr. 1-11 og nr. 16 benyttes som utgangsklemmer, og klemmer nr. 13-15 og 17-23 benyttes som inngangsklenuner. En klemme nr. 12 er koplet til jordpotensial GND, og en klemme nr.

24 er koplet til spenningen Vcc.

For å være mer utførlig, benyttes klemmene nr. 1-4 som utgangsklemmer for de 4-bits programadresser PRA14-PRA-17, og blant disse benyttes klemme nr. 4 iblant som utgangsklemme for ekspansjonslagerets 24 brikkevalgsignal RAM1. I det tilfelle hvor det benyttes et én-brikkelager som ekspansjonslager 24 (fig. 3), har signalet RAM1 ingen mening, og det virker som et 1-bits'brikkevalgsignal når to lagerbrikker er montert, idet det utvelger den ene eller den andre av brikkene ved hjelp av "1" eller "0".

Klemme nr. 5 benyttes som utgangsklemme for signalet ROMSEL0 som skal tilføres til programlageret 20, og bare når programlageret 20 avleses, dvs. bare når lese/skrive-signalet R/W fra CPU-enheten 34 er høyt, utmates dette som et lavnivåsignal.

Klemme nr. 6 er en utgangsklemme for signalet RAMSEL som skal tilføres til transistoren 54 og som bestemmer adresser 6000H-7FFFH for ekspansjonslageret 24.

Klemmene nr. 7-11 utnyttes som utgangsklemmer for adresser for databankomkopling i tegnlageret 22, dvs. tegnadressene CRA12-CRA16.

Klemmene nr. 13-15 utnyttes som inngangsklemmer for adresser PA10-PA12 fra PPU-enheten 42.

Klemme nr. 16 er en utgangsklemme for et signal VRAM10 som avgis til den tiende adressebit i adressen for V-RAM 44, og signalet VRAM10 benyttes til å bestemme det lagerområde som er tilgjengelig for PPU-enheten 42 i V-RAM 44, og som styrer innkopling eller utkopling av rulling.

Lese/skrive-signalet R/W fra CPU-enheten 34 tilføres til klemme nr. 17, 1-bits seriedata tilføres til klemme nr. 18 fra CPU-enheten 34, og et 1-bits dataslettesignal, dvs. et synkroniserings-tidsinnstillingssignal for ovennevnte seriedata tilføres til klemme nr. 19.

Signalet R0MSEL1 som angir adresser 8000H-FFFFH for programlageret 20, tilføres til klemme nr. 20 fra CPU 34.

Programadressene A13 og A14 fra CPU 34 tilføres deretter til klemmene nr. 21 og 22. Systemtaktsignalet 2 tilføres til klemme nr. 23.

Som vist på fig. 5, er et SP-register 55 som fra CPU 34 mottar seriedata som tilføres til ovennevnte klemme nr. 18, installert i MMC 26. Som vist på fig. 6, er SP-registeret 56 oppbygget som et 7-bits skiftregister, og de to mest signifikante biter i dette tilføres til en dekoder 58. MMC-enheten 26 inneholder også en tidsinnstillingsgenerator 60 som mottar signalene R0MSEL1 og R/W, dataslettesignalet og systemtaktsignalet <|>2. Basert på signalet R0MSEL1 og signalet R/W utmater tidsinnstillingsgeneratoren 60 lavnivåsignalet ROMSEL0 når det førstnevnte er lavt og det sistnevnte er høyt, og avgir et skifttaktsignal SCLK til SP-registeret 56 fra en OG-port 60a (fig. 6) som svar på systemtaktsignalet (j>2. Sammen med dette telles skifttaktsignalet av en teller 60b (fig. 6) som inngår i tidsinnstillingsgeneratoren 60, og tidsinnstillingsgeneratoren avgir et datasette-virksomgjøringssignal (data set enable signal) DSE til dekoderen 58 ved tidspunktet for det sjuende taktsignal etter at dataslettesignalet er blitt avgitt, dvs. ved det tidspunkt da alle de 7-bits seriedata fra CPU-enheten 34 er innlastet i SP-registeret 56.

Dekoderen 58 mottar de to mest signifikante biter i dataene fra SP-registeret 56, dekoder disse og avgir et dataset-tesignal til hvilket som helst av et første register 62, et andre register 64, et tredje register 66 og et fjerde register 68. SP-registeret 56 og dekoderen 58 utgjør følgelig en datamultiplekser i samvirke med hverandre.

Disse første til fjerde registre 62-68 er alle oppbygget som 5-bits registre, og når de er tilført datasettesignalet av dekoderen 58, innlaster de de gjenværende 5-bits data i SP-registeret 56. Innholdet av disse registre 62-68 benyttes som lagerstyredata for programlageret 20, tegnlageret 22 eller V-RAM 44, f.eks. en databankbestemmende kode.

En tegndatabank-styredel 70 mottar respektive 5-bits data fra det første register 62 og det andre register 64, idet den også mottar den minst signifikante bit fra det tredje register 66. Adressen PA12 fra PPU 42 (fig. 2) som tilføres via kantkoplingsstykket 32 (fig. 3), tilføres videre til tegn-databankstyredelen 70. Tegn-databankstyredelen 70 inneholder også et stort antall porter som vist på fig. 6, og utmater tegnadressene CRA12-CRA16 for databankomkopling av tegnlageret 22 ved hjelp av behandlingen ved hjelp av portene.

En V-RAM-styredel 72 mottar 2-bits data fra det tredje register 66, og den mottar også adressene PA10 og PA11 fra PPU 42 og utmater V-RAM-lagerets 44 adressesignal VRAM10 i overensstemmelse med portbehandlingen til et stort antall porter som vist på fig. 6.

En programdatabankstyredel 74 mottar de to mest signifikante biter fra det tredje register 66 og 5-bits data fra det fjerde register 68, og den mottar også programadressen A14 ,som avgis fra CPU 34 og utmater programadressene PRA14-PRA17 for databankomkopling av programlageret 20 i overensstemmelse med portbehandlingen til et stort antall porter som vist på fig. 6.

Videre er en dekoder 76, slik det er nødvendig, installert i MMC-enheten 26, og programadressene A13 og A14 fra CPU 34 og også systemtaktsignalet (j)2 og signalet RAMSEL1 tilføres til MMC 26. Som vist på fig. 6, er dekoderen 76 dannet av 0G-porter med fire innganger og utmater signalet RAMSEL for virksomgj øring av ekspansjonslageret 24 som reaksjon på en dannelse av forutbestemte betingelser. • Slik som foran beskrevet, er CPU-enheten 34 en 8-bits mikrodatamaskin, og det adresserom som er tilgjengelig for CPU-enheten 34, er følgelig adresser 0000H-FFFFH som er representert ved 216 som vist på fig. 7A. Blant disse benyttes adressene 0000H-6000H som W-RAM 36 som vist på fig. 2, eller et annet registerområde. Videre blir adressene 6000H-7FFFH blant adressene 6000H-8000H utnyttet som adresserom for tilgang til ekspansjonslageret 24 (fig. 3), og adressene 8000H-FFFFH benyttes som adresserom, for tilgang til én databank (256 Kbits = 32 K bitgrupper (bytes)), i programlageret 20. I det tilfelle hvor programlageret 20 har en lagerkapasitet på 4 Mbits (512 K bitgrupper), finnes det følgelig seksten databanker av lagerdata som adresseres som adresser 8000H-FFFFH. Disse respektive databanker omkoples av MMC-enheten 26 slik som senere beskrevet.

Videre blir det i PPU-enheten 42, som vist på fig. 8, benyttet adresser 0000H-2000H som adresser for tilgang til én databank (64 Kbits) i tegnlageret 22.

Dette betyr at programlageret 20 på 4 Mbits i denne utførelse er inndelt i seksten databanker på 256 Kbits i hver, og disse seksten databanker omkoples ved hjelp av programdatabankstyredelen 74 (fig. 5). Likeledes er tegnlageret 22 på 1 Mbits inndelt i seksten databanker på 64 Kbits i hver, og disse seksten databanker omkoples ved hjelp av tegndatabankstyredelen 70.

Videre har V-RAM 44 (fig. 4) til hvilket det skaffes tilgang av PPU 42, et lagerområde på 4 K bitgrupper som vist på fig. 9. I praksis benyttes imidlertid bare 2 K bitgrupper som V-RAM 44. Når rulling utføres på en bildeskjerm (CRT) som bilde-fremvisende anordning (ikke vist), er det følgelig nødvendig å omkople eller veksle de adresser i V-RAM-lageret 44 som er tilgjengelige ved hjelp av disse 2 K bitgrupper. Denne omkopling aller veksling av adresser utføres av V-RAM-styredelen 72. Dette3etyr at V-RAM-styredelen 72, som vist på fig. 6, inneholder to DG-porter 72a og 72b som mottar henholdsvis adressene PA10 og PA11 fra PPU 42, og hvilken av adressene PA10 og PA11 som skal jis til signalet VRAM10 i den tiende adressebit i V-RAM 44, i/elges av disse OG-porter 72a og 72b. Ved hjelp av valget av hvordan det skal skaffes tilgang til lagerrommet på 2 K bitgrupper i V-RAM 44, dvs. hvordan det bestemmes at lagerområdet skal ardnes i adresserommet, omkoples eller veksles følgelig V-rullingen (når PA10 gis til VRAM10) eller H-rullingen (når PA11 jis til VRAM11) eller en tilstand hvor ingen rulling utføres.

Når så en OG-port 72c i V-RAM-styredelen 72 uvirksom-jjøres av et annet bitutgangssignal fra det tredje register 66, olir adressen PA10 eller PA11 fra PPU 42 ikke utmatet som signalet VRAM10, og dette signal VRAMIO av deri tiende adressebit i V-RAM 44 går lavt hele tiden, og i dette tilfelle gjøres et Lagerområde i V-RAM 44 for bare én bildeflate, dvs. én K bitgrupper, tilgjengelig ved hjelp av PPU 42 uavhengig av adressen fra PPU 42.

I det etterfølgende skal det gis en nærmere beskrivelse av databankomkopling for programlageret 20 og databankomkopling for tegnlageret 22.

For å omkople eller veksle databankene i programlageret 20, blir seriedata hvis to mest signifikante biter er "11" og hvis gjenværende fem biter er en kode som angir hvilken som helst av seksten databanker i programlageret 20, tilført til klemme nr. 18 i MMC-enheten 26 fra CPU-enheten 34 via kantkoplingsstykket 32. Deretter innlastes de 7-bits data i SP-registeret 56, og ved dette tidspunkt utmates signalet DSE til dekoderen 58 fra tidsinnstillingsgeneratoren 60. Dekoderen 58 dekoder 2-bits data "11" fra SP-registeret 56, idet den tilfører datasettesignalet til det fjerde register 68. Følgelig blir de gjenværende fem biter i SP-registeret 56 innlastet i det fjerde register 68 ved dette tidspunkt. Databankutvelgelseskoden som er innlastet i det fjerde register 68, avgis til programdatabankstyredelen 74.

Programdatabankstyredelen 74 utmater adressene PRA14-PRA17 for databankomkopling i programlageret 20 når den mestSignifikante bit av fem biter som skal avgis, er "0", og utmater signalet RAM1 som arbeider som et brikkevalgsignal, til ekspansjonslageret 24 fra klemme nr. 4 når den mest signifikante bit er " 1". Hvorvidt bare databankadressen for programlageret 20 utmates fra programdatabankstyredelen 74, eller en 3-bits programadresse for databankomkopling utmates og et 1-bits omkoplingssignal for ekspansjonslageret 24 utmates, avhenger av "0" eller "1" av den mest signifikante bit blant de 5-bits data som er innlastet i det fjerde register 68.

Når da de fire-bits programadresser PRA14-PRA17 avgis til programlageret 20 fra programdatabankstyredelen 74, virksomgj øres hvilken som helst av seksten databanker i programlageret 20 selektivt ved hjelp av den 4-bits adresse. Bare den virksomgj orte databank er da tilgjengelig direkte av CPU 34. Dette betyr at ved å utnytte adresserommet på 8000H-FFFFH, skaffer CPU 34 tilgang til denne databank i programlageret 20.

For databankene i programlageret 20 velges således en vilkårlig databank bare ved å endre seriedataene fra CPU 34, og derfor kan databankomkoplingen for programlageret 20 utføres ved hjelp av programmet, dvs. på programvaremåte ved å innføre sådanne bankvalgdata på forhånd ved hjelp av CPU-enhetens 34 program. Det samme gjelder for databankomkoplingen for tegnlageret 22, slik som beskrevet nedenfor.

I det følgende beskrives det tilfelle hvor ekspansjonslageret 24 velges. Ekspansjonslageret 24 utnyttes når lagerkapasiteten (2 K bitgrupper) i W-RAM 36 i hovedenheten 30 er utilstrekkelig. Adresser 6000H-7000H som er forskjellige fra programlagerets 20 adresserom (8000H-FFFFH), er tilordnet til ekspansjonslagerets 24 adresserom. OG-porten 76 utmater signalet RAMSEL i et kort tidsrom når OG-tilstanden er realisert ved hjelp av adressene A13 og A14, systemtaktsignalet <J>2 og inverteringen av signalet R0MSEL1. Som reaksjon på signalet RAMSEL skrus transistoren 54 på, og derfor velges ekspansjonslageret 24. I denne tilstand avgir CPU 34 adressedataene i adresserommet og de data som skal innskrives i ekspansjonslageret 24, slik at den skriver dataene inn i ekspansjonslageret 24 eller leser ut dataene fra ekspansjonslageret. Når systemtaktsignalet <j>2 reverseres og OG-porten 76 slutter å utmate signalet RAMSEL, blir dermed ekspansjonslageret 24 en ikke-valgt tilstand. Dette betyr ,at ekspansjonslageret 24 velges innenfor en kort tidsperiode av CPU-enhetens 34 maskinsyklus og ikke har noen forbindelse med omkoplingen av programlagerets 20 databanker, og dataene innskrives i eller utleses fra ekspansjonslageret 24 i sann tid. Programlagerets 20 adressebuss og databuss kan således benyttes for ekspansjonslageret (RAM) 24 uten å tilføye noen adresse- og dataledninger for CPU 34.

Dersom dessuten en reserve-kraftkilde 16 er tilveiebrakt i tilknytning til ekspansjonslageret 24, og en fremskreden spilltilstand, såsom et poengtall, et scenenummer som fremføres og liknende, er lagret i ekspansjonslageret 24, opprettholdes de data som representerer spilltilstanden for det spill som sist ble utført, og det neste spill kan startes som en fortsettelse på det siste spill, selv om lagerkassetten 10 er uinnsatt eller effektbryteren er åpnet etter en avslutning av et spill.

Programlageret 20 kan dessuten omkoples som databanker på f.eks. 128 Kbits (= 16 K bitgrupper) hver, i stedet for omkoplingen på basis av en 256 Kbits databank. I et slikt tilfelle angir utgangssignalet fra det tredje register 66 at programlageret 20 skal databankomkoples for hver enhet på 128 Kbits (= 16 K bitgrupper). Når adressen A14 er "1", er adresserommet C000H-BFFFH spesifisert som en hjemmedatabank, og adresserommet 8000H-BFFFH databankomkoples basert på utgangssignalet fra det fjerde register 68 (se det midtre område av fig. 7B). Når på den annen side adressen A14 er "0", er adresserommet 8000H-C000H spesifisert som hjemmedatabanken, og adresserommet C000H-FFFFH databankomkoples ved hjelp av utgangssignalet fra det fjerde register 68 (se høyre side av fig. 7B). Hjemmedatabanken er imidlertid et område hvor hovedrutinens program og liknende er lagret. Et system hvor databanker som hver har 256 Kbits, omkoples, benyttes effektivt i det tilfelle hvor programmene omkoples og utføres på databankbasis. I motsetning til dette blir et system hvor det omkoples databanker som hver har 128 Kbits, benyttet effektivt i det tilfelle hvor dataene for spillet

(f.eks. tegnets posisjon, data for spesifisering av en tegntype)

som er lagret i en sådan databank, omkoples og utnyttes mens hjemmedatabankens program utføres. Dette betyr at det sistnevnte system er fordelaktig for utførelse av en avbruddsrutine mens hjemmedatabankens program utføres, eller for generering av en ,effektiv lyd.

I det følgende skal det gis en beskrivelse av databankomkopling for tegnlageret. Databankomkoplingen i tegnlageret 22 kan velges blant to måter, nemlig omkopling på basis av en 64 Kbits databank eller databankomkopling på basis av en 32 Kbits databank. Dette betyr at det velges hvorvidt tegnlageret 22 omkoples som 16 databanker eller som 32 databanker. En sådan omkopling av databankstørrelsen utføres ved hjelp av den minst signifikante bit i det tredje register 66, og omkoplingen utføres på basis av en 64 Kbits databank når den mist signifikante bit er "0", og på basis av en 32 Kbits databank når biten er "1".

Når så den minst signifikante bit i det tredje register 66 er "1", utvelger tegndatabankstyredelen 70 én av 32 databanker i tegnlageret 22 basert på den databankspesifiserende kode på totalt 10 biter fra det første register 62 og det andre register 64. Videre, når den minst signifikante bit i det tredje register 66 er "0", virksomgjør tegndatabankstyredelen 70 selektivt hvilken som helst av 16 databanker i overensstemmelse med innholdet av de fire mest signifikante biter i det andre register 64.

I det tilfelle hvor tegnlageret 22 omkoples på basis av en 32 Kbits databank, benytter PPU-enheten 42 adresserommet 0000H-0FFFH eller 1000H-1FFFH. I det tilfelle hvor det utføres en omkopling på basis av en 64 Kbits databank, benytter PPU 42 adresserommet 0000H-1FFFH.

I den foran beskrevne utførelse er dessuten programlageret 20 og tegnlageret 22 oppbygget med respektive, separate lagerbrikker. Ved å oppbygge begge lagre med det samme ROM eller RAM, kan imidlertid begge lagre benytte respektive, forskjellige lagerområder i den samme lagerbrikke.

I den foran beskrevne utførelse benyttes videre et én-brikkelager som har stor lagerkapasitet, som programlager 20. Imidlertid kan et antall lagerbrikker benyttes dersom det er vanskelig å benytte et lager med en så stor størrelse.

Claims (6)

1. Lagerkassett som kan tilkoples løsbart til en databehandlingsenhet (30) som inneholder en mikroprosessor (34), idet lagerkassetten (10) er innsatt i databehandlingsenheten (30) når den er i bruk, idet lagerkassetten (10) omfatter et kretskort (14) som er koplet til databehandlingsenheten (30) når den er innsatt i denne, og minst ett lager (20, 22) som er montert på kretskortet (14) og hvis lagerområde er inndelt i et antall databanker, idet det minst ene lager (20, 22) er koplet til mikroprosessoren (34) når lagerkassetten (10) er innsatt i databehandlingsenheten (30), KARAKTERISERT VED at lagerkassetten (10) videre omfatter en lagerstyrende anordning (26) som er montert på kretskortet (14), for mottakelse av data som representerer databankomkoplingsbetingelser fra mikroprosessoren (34), og for sending av databankbestemmende adressedata for bestemmelse av en databank til det nevnte minst ene lager (20, 22), idet den lagerstyrende anordning (26) inneholder et antall registre (62, 64, 66, 68) i hvilke de nevnte data fra mikroprosessoren (34) innlastes, og en adressegenererende anordning (70, 74) for generering av de databankbestemmende adressedata basert på data fra minst ett av det nevnte antall registre (62, 64, 66, 68).

2. Lagerkassett ifølge krav 1, KARAKTERISERT VED at den lagerstyrende anordning (26) omfatter et ytterligere register (56) i hvilket dataene fra mikroprosessoren (34) kan innlastes midlertidig, og en datalastende anordning (58) for selektiv innlasting av data i hvilket som helst av det nevnte antall registre (62, 64, 66, 68) som reaksjon på innholdet av det ytterligere register (56).

3. Lagerkassett ifølge krav 1, KARAKTERISERT VED at databehandlingsenheten (30) inneholder en bildebehandlingsenhet (42) for bildebehandling, et videolager (44) til hvilket det skaffes tilgang av bildebehandlingsenheten (42), og en videomoni-tor (ikke vist) for fremvisning av et bilde på en skjerm på denne basert på data fra bildebehandlingsenheten (42), og at den lagerstyrende anordning (26) inneholder en områdebestemmende anordning (72) for bestemmelse av et lagerområde av videolageret z(44) som er tilgjengelig av bildebehandlingsenheten basert på data fra mikroprosessoren (34).

4. Lagerkassett ifølge krav 2, KARAKTERISERT VED at lageret (20, 22) inneholder et antall lagerområder, og at den adressegenererende anordning (70, 74) inneholder et antall adressegenererende anordninger som utmater en respektiv adresse for databankomkopling for ett av det nevnte antall lagerområder som reaksjon på innholdet av minst ett av det nevnte antall registre (62, 64, 66, 68).

5. Lagerkassett ifølge krav 3, KARAKTERISERT VED at et adresserom for videolageret (44) er lik et første antall bildeflater av videomonitoren, og en virkelig adresse for videolageret er lik et andre antall bildeflater som er mindre enn det første antall bildeflater, idet den områdebestemmende anordning (72) inneholder en signalutmatingsanordning for utmating av et signal (VRAM 10) som angir at videolagerets (44) lagerområde skal tilordnes i en plass av adresserommet, slik at en vertikal rulling eller en horisontal rulling inntreffer på videomonitorens bildeflate.

6. Lagerkassett ifølge ett av kravene 1-5, KARAKTERISERT VED at det nevnte minst ene lager (20, 22) inneholder et programlager (20) for lagring av et bildebehandlingsprogram og et tegnlager (22) for lagring av tegndata som benyttes for bildebehandling, og at den lagerstyrende anordning (26) inneholder en programdatabankstyrende anordning (74) for generering av adressedata for databankomkopling av programlageret (20) basert på de nevnte data fra mikroprosessoren (34), og en tegndatabankstyrende anordning (70) for generering av en adresse for databankomkopling av tegnlageret (22) basert på de nevnte data fra mikroprosessoren (34).