KR920008440B1 - 메모리 뱅크 스위칭 능력을 가진 멀티-메모리제어기를 가지는 메모리카아트리지 및 데이타 처리장치 - Google Patents

메모리 뱅크 스위칭 능력을 가진 멀티-메모리제어기를 가지는 메모리카아트리지 및 데이타 처리장치 Download PDF

Info

Publication number
KR920008440B1
KR920008440B1 KR1019870012880A KR870012880A KR920008440B1 KR 920008440 B1 KR920008440 B1 KR 920008440B1 KR 1019870012880 A KR1019870012880 A KR 1019870012880A KR 870012880 A KR870012880 A KR 870012880A KR 920008440 B1 KR920008440 B1 KR 920008440B1
Authority
KR
South Korea
Prior art keywords
memory
data
bank
address
program
Prior art date
Application number
KR1019870012880A
Other languages
English (en)
Other versions
KR880006606A (ko
Inventor
요시아끼 나까니시
가쓰야 나까가와
Original Assignee
닌텐도오 가부시끼가이샤
야마우찌 히로시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닌텐도오 가부시끼가이샤, 야마우찌 히로시 filed Critical 닌텐도오 가부시끼가이샤
Publication of KR880006606A publication Critical patent/KR880006606A/ko
Application granted granted Critical
Publication of KR920008440B1 publication Critical patent/KR920008440B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F13/00—Video games, i.e. games using an electronically generated display having two or more dimensions
    • A63F13/90—Constructional details or arrangements of video game devices not provided for in groups A63F13/20 or A63F13/25, e.g. housing, wiring, connections or cabinets
    • A63F13/95—Storage media specially adapted for storing game information, e.g. video game cartridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0256—Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0256—Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms
    • H05K5/026—Details of interchangeable modules or receptacles therefor, e.g. cartridge mechanisms having standardized interfaces
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F2300/00—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game
    • A63F2300/20—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game characterised by details of the game platform
    • A63F2300/206—Game information storage, e.g. cartridges, CD ROM's, DVD's, smart cards

Abstract

내용 없음.

Description

메모리 뱅크 스위칭 능력을 가진 멀티-메모리제어기를 가지는 메모리카아트리지 및 데이터 처리장치
제1도는 본 발명의 1실시예를 나타내는 분해 사시도.
제2도는 제1도 실시예가 이용될 수 있는 데이터 처리장치의 1예를 나타내는 블록도.
제3도는 제1도 실시예의 구성을 도시한 블록도.
제4도는 멀티-메모리 제어기(MMC)의 평면도.
제5도는 제4도에 도시한 MMC의 블록도.
제6도는 제5도에 도시한 블록도에 따른 MMC의 회로도.
제7a도 및 7b도는 CPU의 어드레스공간을 도시하는 도해도.
제8도는 화상처리장치(PPU)의 어드레스공간을 도시하는 도해도.
제9도는 V-RAM의 메모리 공간을 도시하는 도해도.
* 도면의 주요부분에 대한 부호의 설명
10 : 메모리카아트리지 12 : 케이스
14 : 기판 20 : 프로그램메모리
22 : 캐렉터메모리 24 : 확장용메모리
26 : MMC 56 : SP레지스터
62 : 제1레지스터 64 : 제2레지스터
66 : 제3레지스터 68 : 제4레지스터
70 : 캐렉터뱅크제어부 72 : V-RAM 제어부
74 : 프로그램뱅크제어부
본 발명은 메모리카아트리지에 관한 것으로, 특히 예를 들면 통상의 텔레비젼 수상기에 접속되는 비데오 게임장치에서와 같은 데이터처리장치에 대하여 착탈이 자유로운 메모리카아트리지에 관한 것이다.
다음의 것은 텔레비젼 수상기에 화상을 표시하는 데이터처리장치의 일예로선는, 예를 들면, 본 발명의 출원인에 의해 제조, 판매된 패밀리컴퓨터(상품명) 또는 ＂닌텐도오 엔터테인먼트 시스템(Nintendo Entertainment Systerm)＂(상품명)이라 불리는 비데오게임기 및 ＂MSX＂ (상품명)이라 불리는 퍼스날컴퓨터이다.
이들의 데이터 처리장치는 미리 기록하고 메모리카아트리지에 기억되는 게임용 또는 교육용 소프트웨어 프로그램을 포함하는 외부 부착의 메모리카아트리지를 수신함으로서 인에이블된다. 메모리카아트리지는 프로그램데이타나 표시를 위한 캐렉터데이타를 기억하기 위한 판독전용메모리(ROM)가 포함된다. 상술한 방식으로 사용되는 메모리카아트리지로서는, 최근에 메모리가 더 큰용량 예를 들면 1Mbit나 4Mbit로 증가되고 있다. 그러한 큰용량의 메모리가 채용되는 경우에, 데이타 처리장치에 있는 중앙처리장치로부터 억세스가능한 어드레스 공간이 제한되므로, 소위 ＂뱅크스위칭＂ 기술이 채용되고 있다.
미국특허번호, 제4,432,067호는 데이터 처리장치에 연결되는 어드레스선의 수또는 어드레스 공간이 소정수로 유지되면서, 메모리용량을 확장하는 방법이다. 미국특허 제4,432,067호는 어드레스 디코더, 래치회로, 부속메모리칩 및 메모리칩을 선택하기 위한 신호선을 가지는 메모리카아트리지를 개시한다. 미국특허 제4,432,067호에서, 어드레스 디코더는 어드레스 데이터가 다른 메모리칩의 절환(즉, 선택)을 요하는 특정어드레스일 때 검출한다. 그러면 메모리칩은 래치회로 및 신호선에 의해 스위칭된다. 이것은 메모리칩의 절환 또는 스위칭이 전용 하드웨어회로와 실행된 메모리칩에 의해 제어된다는 것을 의미한다. 그러므로 임의의 메모리 사이즈의 뱅크를 스위칭하는 것이 불가능하다. 게다가 하드웨어회로에 의해 결정된 스위칭만이 실행되기 때문에 컴퓨터 게임 또는 프로그램에 많은 제한이 따른다.
따라서, 본 발명의 주된 목적은 임의의 메모리사이즈의 메모리의 뱅크절환을 허용하는 메모리카아트리지를 제공하는 것이다.
본 발명의 또 다른 목적은 데이타 처리장치의 프로그램에 기한 뱅크를 스위칭하는 능력을 가지는 메모리카아트리지를 제공하는 것이다. 그래서 프로그램 디자인의 자유도가 증가되게 될 것이다.
본 발명의 또 다른 목적은 외부메모리의 기능을 증가시킬 수 있는 메모리카아트리지를 제공하는 것이다. 간단하게 말하면, 본 발명에 따른 메모리카아트리지는 마이크로프로세서를 포함하는 데이터 처리장치에 대하여 착탈이 자유롭다. 그 메모리카아트리지는 사용시 데이터장치에 장착되며 데이터 처리장치에 장착된때에 데이터 처리장치에 접속되는 인쇄회로기판, 인쇄회로기판상에 설치되어, 그의 메모리영역이 복수의 뱅크로 분할되는 메모리 및, 인쇄회로기판상에 설치되는 메모리제어수단으로 구성이 된다.
메모리제어수단은 마이크로프로세서에서 주어지는 뱅크스위칭조건을 나타내는 데이터를 받아서 메모리에 대하여 뱅크를 지장하기 위한 어드레스를 제공한다. 메모리제어수단은 상기 마이크로프로세서로부터의 데이터가 제공되는 다수의 레지스터와 레지스터들의 데이터에 따라 상기 어드레스를 발생하는 어드레스발생수단을 포함한다.
메모리카아트리지가 데이터처리장치에 장착되면, 인쇄회로기판이 데이터 처리장치에 접속되어, 그의 메모리카아트리지 및 데이터처리장치를 포함한 시스템이 인에이블된다.
데이터처리장치의 마이크로프로세서에서 메모리카아트리지에 대하여 뱅크스위칭조건을 나타내는 데이터가 보내진다. 메모리제어수단은 이 데이터에 의거하여, 선택되는 뱅크에 상당하는 어드레스를 메모리에 보낸다. 따라서 메모리의 선택된 뱅크가 데이터처리장치의 마이크로프로세서에서 직접 어드레스되도록 되어 있다.
본 발명에 의하면 메모리제어수단이 데이터 처리장치의 마이크로프로세서에서의 데이터에 의거하여, 메모리 뱅크스위칭을 위한 어드레스를 제공한다. 이 마이크로프로세서의 데이터를 변경함으로써, 메모리의 임의의 뱅크가 선택적으로 인에이블될 수가 있다. 따라서 이 프로그램스텝의 진행에 따라 마이크로프로세서가 데이터를 변경하도록 함으로써 메모리의 뱅크스위칭이 프로그램에 따라서 실행될 수 있도록 된다. 그 때문에 본 발명에 따른 메모리카아트리지는 하드웨어회로에서 뱅크절환이 이루어졌던 종래의 메모리카아트리지와 비교할 때, 프로그램의 설계나 사용에 있어서의 자유도가 향상한다.
본 발명의 상술한 목적, 그밖의 목적, 특징 및 이점은 도면을 참조하여 행하는 이하의 실시예의 상세한 설명에서 한층 명백하게 될 것이다.
제1도를 참조하면, 본 실시예의 메모리카아트리지(10)는 상케이스(12a) 및 하케이스(12b)에 의하여 형성되는 케이스(12)를 포함한다. 이 케이스(12)는 대략 정사각형으로 형성되어 그의 일변에 돌출부(12c)가 형성되어 있다. 그리고 이 돌출부(12c)에 의하여 개구(12d)가 형성되며 케이스(12)의 그 밖의 변은 측벽에 의하여 폐쇄되어 있다. 케이스(12)내에는 인쇄회로기판(14) 및 전원(16)이 수납된다. 이 인쇄회로기판 (14)의 상술한 케이스(12)의 돌출부(12c)에 대응하는 부분에는, 돌출부(14a)가 형성된다. 이 기판(14)의 돌출부(14a)는 케이스(12)의 개구(12d)를 통하여 노출된다. 그리고 이 돌출부(14a)에는 게임기본체(30)의 에지콘넥터(제2도)와 접속수단을 구성하는 도전패턴 내지 접속전극(18a 내지 18n)이 돌출부(14a)의 변이 연장하는 방향으로 분포되어 형성된다.
인쇄회로기판(14)의 주표면상에는, 예를 들면 ROM이나 EEPROM과 같은 비소멸성 반도체메모리로 이루어진 프로그램메모리(20)가 장착된다. 이 프로그램메모리 (20)는 예컨대 4Mbit의 메모리영역을 가지고, 거기에는 게임기본체(30)에 포함되는 중앙처리장치(CPU) (34) (제2도)의 소정의 동작을 실행하기 위해 필요한 프로그램데이타가 미리 기억되어 있다. 또 인쇄회로기판(14)상에는 유사한 비소멸성 반도체메모리로 이루어진 캐렉터메모리(22)가 설치된다. 이 캐렉터메모리(22)는 예를 들면 4Mbit의 메모리영역을 가지고, 거기에는 게임등을 위해 표시되는 게임캐렉터에 관한 데이터(캐렉터데이타)가 미리 기억되어 있다. 인쇄회로기판(14)위에는, 다시 확장용메모리 (24)가 설치되며, 이 확장용메모리(24)는 프로그램메모리(20)의 용량이 부족할 경우 등에 이용가능하다. 확장메모리(24)는 예를 들면 64Kbit의 용량을 가지는 RAM일 수도 있다.
인쇄회로기판(14)위에는 본 실시예 특징의 하나를 구성하는 멀티-메모리제어기(MMC) (26)가 설치된다.
이 MMC(26)는 게임기본체의 CPU(34) 및 화상처리장치(PPU) (42)에서 데이터를 받는다. MMC(26)는 프로그램메모리(20) 및/또는 캐렉터메모리(22)의 뱅크를 스위칭하기 위해 사용된다. 케이스(12)내에 설치된 상술한 전원(16)은 앞서말한 확장용메모리(24)의 백업(back-up)을 위해 이용된다. 전원(16)을 위하여, 리튬전지나 알칼리전지와 같은 1차전지, 또는 니켈, 카드뮴전지와 같은 충전가능한 2차전지, 또는 전기 2중층콘덴서와 같은 정전콘덴서일 수 있다.
또한 상술한 캐렉터메모리(22)는 확장용메모리(24)와 같이 RAM일 수도 있다. 그 경우에는 백업용의 전원이 확장메모리(24)에서와 같이 제공되어야 할 것이다.
본 발명은 케이싱과 인쇄회로기판이 IC카드와 같은 콤팩트하고 얇은 카드형 메모리를 형성하기 위하여 결합된 메모리카아트리지에 적용할 수 있다. 본 실시예의 카아트리지가 이용가능한 데이터처리장치의 일예로서의, 게임기본체(30)는 제2도에 도시된다. 그리고 카아트리지(10)의 전극(18a 내지 18n)이, 본체(30)의 에지-콘넥터 (32)에 삽입됨으로서, 카아트리지(10)와 본체(30)가 전기적으로 접속되며, 그래서 하나의 시스템을 형성한다. 게임기본체(30)에는 예를 들면 닌덴도오사 제품의 집적회로 ＂2A03＂과 같은 8비트의 마이크로프로세서(CPU)(34)를 포함한다. 이 CPU(34)에는 I/O인터페이스(38)를 통하여 게임 제어기(40a 및 40b)가 접속된다. 본체에는 다시 작업 RAM(W-RAM) (36), PPU(화상처리장치)(42), 비데오램(V-RAM)(44) 및 RF변조기(46)가 설치된다. PPU(42)로서는 예를 들면, 닌텐도오사 제품의 집적회로 ＂2C02＂가 사용된다. PPU(42)는 CPU(34)의 제어하에서 V-RAM(44)캐렉터메모리의 데이터를 판독하여, 그것을 비데오신호로서 변환하여 이러한 신호들을 RF변조기 (46)에 보낸다. RF변조기(46)는 비데오신호를 변조하여 텔레비젼 수상기로 예를 들면, NTSC 방식의 텔레비젼신호를 출력한다.
제3도를 참조하여, 제2도에 도시되는 본체(30)의 에지콘넥터(32)에 장착되는 제1도에 도시한 메모리카아트리지(10)의 구성을 상세하게 설명한다. 상술한 바와 같이, 메모리카아트리지(10)는 에지콘넥터(32)에 접속되어, 에지콘넥터(32)를 통하여 게임기본체(30)의 CPU(34) 및 PPU(42)에서부터의 여러가지의 데이터 또는 신호가 제공된다.
프로그램메모리(20)는 CPU(34)(제2도)로부터 프로그램어드레스(A0 내지 A13)를 받으며 에지콘넥터(32)를 통하여 8비트 데이터를 받는다. CPU(34)로부터의 프로그램어드레스(A14)는 프로그램어드레스(A13)와 동시에 MMC(26)에 보내진다.
캐렉터메모리(22)는 PPU((42)로부터 캐렉터어드레스(A0내지 A11)가 제공되며, 캐렉터어드레스(A12)는 캐렉터어드레스(A10 및 A11)와 동시에, MMC(26)에 제공된다. 그리고 캐렉터메모리(22)에는 PPU(42)에서 8비트의 데이터가 보내진다.
확장용메모리(24)에도 프로그램메모리(20)과 같이 프로그램어드레스(A0 내지 A12)와 8비트 데이터가 제공된다. MMC(26)에는 CPU(34)에서 시스템클록(ø2)이 제공되며 동시에, 프로그램메모리(20)의 번지(8000H 내지 FFFFH)를 지정하는 신호(ROMSEL1)가 제공된다. 또 MMC(26)에는 CPU(34)로부터 판독/기록신호(R/W)가 보내진다. 이 판독/기록신호(R/W)는 상술한 확장용메모리(24)에 보내진다. MMC (26)로 부터는 후에 상세히 설명하나, 확장용메모리(24)에 대하여 그의 확장용메모리 (24)를 능동화하기 위한 신호(RAMSEL)가 보내진다. 확장용메모리가 2칩상에 위치하는 64Kbit RAM인 경우에는, 이 MMC(26)로부터는 또한 확장용메모리(24)에 칩셀렉트신호(RAM1)가 보내진다. 또한, MMC(26)는 프로그램메모리(20)를 능동화하기 위한 출력신호(ROMSEL0)를 출력한다. 또 MMC(26) 는 프로그램메모리(20) 및 캐렉터메모리(22)의 뱅크스위칭을 위한 제어수단으로 작용한다. 그래서, 이 MMC (26)에서부터 프로그램메모리(20)에 4비트의 프로그램어드레스(PRA14내지 PRA17)가 보내지고 캐렉터메모리(22)에 5비트의 캐렉터어드레스(CRA12 내지 CRA16)가 보내진다.
메모리카아트리지(10)에 포함되는 전원(16)이 부전극측을 접지되며, 정전극측은 순방향의 다이오드(50) 및 이 다이오드(50)에 접속된 역방향의 다이오드(52)를 통하여 에지콘넥터(32)의 전원단자(Vcc)에 접속한다. 이 전원단자(Vcc)에는, 게임기본체(30)에서의 전원이 인가되어 있다. 다이오드(50)의 출력은 트랜지스터(54)의 콜렉터에 접속되는 저항을 통하여 확장메모리(24)의 칩셀렉트단자(CS)에 접속된다. 트랜지스터(54)의 에미터는 접지되며, 트랜지스터(54)의 베이스에는 MMC(26)에서부터 앞서 묘사된 신호(RAMSEL)가 보내진다. 다른 다이오드(52)의 출력은 확장용메모리 (24)의 전원(Vcc)에 접속된다.
메모리카이트리지(10)가 에지콘넥터(32)를 통하여 게임기본체(30)에 장착되어 있는 경우에는 확장용메모리(24)에는 다이오드(52)를 통하여 전원(Vcc)이 공급된다. 메모리카이트리지(10)가 에지콘넥터(32)에서 떼어냈을 때, 또는 장착되어 있어도, 게임기본체(30)의 전원스위치(48)가 오프되어 있을때는 이 확장용메모리(24)에는 전원(16)에서 다이오드(50)을 통하여 전원(Vcc)이 보내진다. 이와 같이 다이오드(50)는 확장용메모리(24)에는 전원(16)에서 다이오드(50)를 통하여 전원(Vcc)이 보내진다. 이와 같이 다이오드(50)는 확장용메모리(24)에 전압을 인가하기 위한 스위치로서 작용하는 동시에 게임기본체(30)에서의 전류가 전원(16)에 유입되지 않게 하기위한 억류저지다이오드로서도 작용한다.
제4도 내지 제6도를 참조하여 메모리카이트리지(10)에 포함되는 MMC(26)에 대하여 보다 상세히 설명한다. 제4도는 표시되는 바와 같이 이 MMC(26)는 하나의 커스팀 IC이다. 단자번호(1 내지 11 및 16)는 출력단자로서 사용되며, 단자번호(13 내지 15 및 17내지 23)는 입력단자로서 사용된다. 단자번호(12)는 접지전위(GND)에 접속되며, 단자번호(24)는 전원(Vcc)에 접속된다.
상세히 설명하면, 단자번호(1 내지 4)가 4비트의 프로그램어드레스(PRA14 내지 PRA17)의 출력단자로서 이용되며, 단자번호(4)는 확장용메모리(24)의 칩셀렉터신호(RAM1)의 출력단자로서 이용된다. 신호(RAM1)는 확장용메모리(24) (제3도)로서 1칩의 메모리가 사용되는 경우에는 하등의 의미도 갖지않으나 2개의 메모리칩이 실장된때에 1비트의 칩셀렉터신호로서 작용하여, ＂1＂ 또는 ＂0＂ 에 의해 그의 어느것인가의 칩을 선택한다. 단자번호(5)는 상술한 프로그램메모리(20)에 보내지는 신호(ROM SEL0)을 위한 출력단자이며 프로그램메모리(20)가 판독될때만 즉, CPU(34)로부터의 판독/기록신호(R/W)가 하이레벨일 때 로우레벨의 신호로서 출력된다. 단자번호(6)는 확장용메모리(24)의 어드레스(6000H 내지 7FFFH)를 지정하는 상술한 트랜지스터(54)에 보내지는 신호(RAMSEL)를 위한 출력단자이다. 단자번호(7 내지 11)는 캐렉터메모리(22)의 뱅크스위칭을 위한 어드레스 즉, 캐렉터어드레스(CRA12 내지 CR A16)의 출력단자이다.
단자번호(13 내지 15)는 PPU(42)로부터의 어드레스(PA10 내지 PA12)의 입력단자이다. 단자번호(16)는 V-RAM(44)의 어드레스의 제10번째의 어드레스비트에 보내지는 신호(VRAM10)의 출력단자이며, 이 신호(VRAM10)는 V-RAM(44)에 있는 PPU(42)에 의해 억세스가능한 메모리 영역을 지정하여 스크롤을 하거나 하지 않거나를 제어하기 위하여 사용된다. 단자번호(17)에 CPU(34)로부터 판독/기록신호 (R/W)가 보내지며, 단자번호(18)에는 CPU(34)에서 1비트 시리얼 데이터가 보내지며, 단자번호(19)에는 1비트 데이터 클리어신호, 즉 상술한 시리얼 데이터의 동기 타이밍신호가 보내진다. 프로그램메모리(20)를 위한 어드레스(8000H 내지 FFFFH)를 지정한 신호(ROMSEL1)가 CPU(34)로부터 단자번호(20)에 보내진다. 그리고 단자번호 (21 및 22)에 CPU(34)에서의 프로그램어드레스(A13 및 A14)가 보내진다. 단자번호 (23)에 시스템클록(ø2)가 보내진다. MMC(26)에는 제5도에 표시한 바와 같이 상술한 단자번호(18)에 주어진 CPU(34)에서 시리얼데이타를 받는 SP레지스터(56)가 설치된다.
제6도에 표시한 바와 같이 이 SP레지스터(56)는 7비트의 시프트레지스터이며 그것의 최상위 2비트가 디코더(58)에 주어진다. 또 MMC(26)는 신호(ROMSEL1, R/W) 및 데이터 클리어신호 및 시스템클록(ø2)을 받는 타이밍발생기(60)를 포함한다. 타이밍발생기(60)는 신호(ROMSEL1 및 R/W)에 의거하여 전자가 로우레벨이고 후자가 하이레벨일 때 로우레벨의 신호(ROMSEL0)를 출력하는 동시에, SP레지스터 (56)에 시스템클록(ø2)에 응답하여, AND게이트(60a)(제6도)에서 시프트클록(SC LK)을 준다. 시프트클록이 타이밍발생기(60)에 포함되는 카운터(60b) (제6도)에 의하여 카운트된다. 데이터클리어신호가 주어진 후에 7번째 클록신호에서 즉 SP레지스터 (56)에 CPU(34)에서의 7비트의 시리얼테이타가 모두 로우드된 시점에서 타이밍발생기(60)가 데이터세트 인에이블신호(DSE)를 디코더(58)에 보낸다.
디코더(58)는 SP레지스터(56)로부터 데이터의 최상위 2비트를 받아서 그것을 디코드하여, 제1레지스터(62), 제2레지스터(64), 제3레지스터(66) 및 제4레지스터 (68)의 어느 하나에 대하여 데이터세트신호를 보낸다. 따라서 상술한 SP레지스터(56)와 메모리(58)는 데이터멀티플렉서를 구성한다. 이들의 레지스터들(62 내지 68)은 디코더(56)에 의하여 데이터세트신호가 주어지면 SP레지스터(56)의 잔여 5비트의 데이터를 로우드한다. 이들 레지스터(62 내지 68)의 내용이 프로그램메모리(20)나 캐렉터메모리(22)또는 V-RAM(44)을 위한 메모리제어데이타, 예를 들면 뱅크지정코드로서 사용된다.
캐렉터뱅크제어부(70)는 제1레지스터(62) 및 제2레지스터(64)에서 각각의 5비트의 데이터를 받는 동시에, 제3레지스터(66)로부터 최하위 1비트를 받는다. 이 캐렉터뱅크제어부(70)에는 에지콘넥터(32)를 통하여 보내지는 PPU(42) (제2도)로부터의 어드레스(PA12)가 또한 보내진다. 개렉터뱅크제어부(70)는 제6도에 도시한 바와 같이 다수의 게이트를 포함, 그 게이트에 의한 처리에 의하여, 캐렉터메모리(22)의 뱅크스위칭을 위한 캐렉터어드레스(CRA12 내지 CRA16)를 출력한다.
V-RAM 제어부(72)는 제3레지스터(66)로부터 2비트 데이터를 받으며 PPU (42)로부터 어드레스(PA10 및 PA11)를 받아, 제6도에 표시한 바와 같은 다수의 게이트의 게이트처리에 따라서, V-RAM(44)의 어드레스신호(VRAM10)를 출력한다. 프로그램뱅크제어부(74)는 제3레지스터(66)의 최상위2비트와 제4레지스터의 5비트의 데이터를 받으며 CPU(34)로부터 주어지는 프로그램어드레스(A14)를 받으며 제6도에 도시한 바와 같은 다수의 게이트의 게이트처리에 따라서, 프로그램메모리(20)의 뱅크스위칭을 위한 프로그램어드레스(PRA14 내지 PRA17)를 출력한다. 게다가 MMC (26)에는 만약 필요하면 디코더(76)가 설치된다.
CPU(34)로부터 프로그램어드레스(A13 및 A14), 시스템클록(ø2) 및 신호 (RAMSEL1)가 MMC(26)에 보내진다. 제6도에 도시한 바와 같이 이 디코더(76)는 4입력 AND게이트로 이루어지고, 소정의 조건의 성립에 따라, 확장용메모리(24)를 활성화하기 위한 신호(RAMSEL)를 출력한다. CPU(34)는 상술한 바와 같이 8비트의 마이크로컴퓨터이고, 이 CPU(34)에 의하여 억세스가능한 어드레스공간은 제7a도에 도시한 바와 같이 216으로 표시되는 어드레스(0000H 내지 FFF로)이다. 이중에서 번지(6000H 내지 6000H)는 제2도에 도시한 V-RAM(36) 또는 그밖의 레지스터영역으로서 이용된다. 또, 번지(0000H 내지 8000H)중 (6000H 내지 7FFFH)는, 확장용메모리(24) (제3도)를 억세스하기 위한 어드레스 공간으로서 이용되며, 번지(8000 H 내지 FFFFH)는 프로그램메모리(24) (제3도)를 억세스하기 위한 어드레스 공간으로 이용되며, 번지(8000H 내지 FFFFH)는 프로그램메모리(20)의 하나의 뱅크(256K bit=32Kbytes)를 억세스하기 위한 공간으로서 이용된다. 따라서, 프로그램메모리 (20)가 4Mbits(512Kbytes)의 메모리용량을 가질 경우에, 번지(8000H 내지 FFFFH )로서 어드레스된 제16번째(16)뱅크의 메모리영역이 있다. 이들 뱅크는 후술될 MMC (26)에 의해 스위칭된다.
또 PPU(42)에서는 제8도에 도시한 바와 같이 어드레스(0000H 내지 2000H)가 캐렉터메모리(22)의 하나의 뱅크(64Kbit)를 억세스하기 위한 어드레스로 이용된다. 즉 본 실시예에서는 4Mbit의 프로그램메모리(20)가 256Kbit씩의 16뱅크로 분할되어, 이 16뱅크가 프로그램뱅크제어부(74) (제5도)에 의해 스위칭된다. 마찬가지로, 1Mbit의 캐렉터메모리(22)는 64Kbit씩의 16뱅크로 분할되어, 이 16뱅크가 캐렉터제어부(70)에 의하여 스위칭된다. 또 PPU(42)에 의하여 억세스되는 V-RAM(44) (제4도)는, 제9도에 도시한 바와 같이 4Kbit의 메모리영역을 가진다. 그러나 실제로는, V-RAM(44)으로서는, 2Kbyte만이 실장되어 있다.
따라서 화상표시수단으로서의 CRT(도시하지 않음)상에서 스크롤시키는 경우, 2Kbyte로 억세스가능한 V-RAM(44)의 어드레스는 스위칭되어야 한다. 이 어드레스의 스위칭이 V-RAM 제어부(72)에 의하여 행하여진다. 즉 제6도에 도시한 바와 같이 V-RAM 제어부(72)는 각각에 PPU(42)로부터 어드레스(PA10 내지 PA11)를 받는 2개의 AND게이트(72a 및 72b)를 포함한다. 이 AND 게이트는 PA10 및 PA11의 어느 하나를 V-RAM(44)의 제10번째의 어드레스비트의 신호(VRAM10)에 보내는 것을 선택한다. 이 선택에 의하여 V-RAM(44)의 2Kbyte의 메모리공간이 억세스되는 방법, 즉, 메모리영역이 어드레스 공간에서 배열되는 방법이 결정된다. 그 결과는 V스크롤(PA10이 VRAM10)에 주어질 때), H-스크롤(PA11이 VRAM10에 주어질때)또는 스크롤이 실행되지 않는 경우가 된다. 그리고 만일 이 V-RAM제어부(74)의 AND게이트(72c)가 제3레지스터(66)의 다른 비트출력에 의하여 부능동화되어 있는 경우에는, PPU(42)의 어드레스(PA10 또는 PA11)는 신호(VRAM10)로서 출력되지 않고 이 신호(VRAM10)즉, V-RAM(44)의 제10번째의 어드레스비트는 상시 로우레벨이다. 결과적으로, PPU(42)에서의 어드레스의 여하에도 불구하고, 1화면의 즉, 1Kbyte만의 V-RAM(44)의 메모리영역이 PPU(42)에 의하여 억세스 가능하게 된다.
다음에 프로그램메모리(20)의 뱅크스위칭 및 캐렉터메모리(22)의 뱅크스위칭에 대하여 설명한다. 프로그램메모리(20)의 뱅크스위칭을 위하여, CPU(34)에서 시리얼데이타로서, 최상위 2비트가 ＂11＂로 또한, 나머지의 5비트가 프로그램메모리(20)의 16개의 뱅크의 어느것인가를 특정하는 코드인 시리얼데이타가 에지콘넥터(32)를 통하여 MMC(26)의 단자번호(18)에 전달된다. 그러면 이 7비트의 데이터가 SP레지스터 (56)에 로우드되고, 타이밍발생기(60)에서 디코더(58)에 대하여 신호(DSE)가 출력된다. 디코더(58)는 SP레지스터(56)의 2비트의 데이터 ＂11＂를 디코더하여 제4레지스터(68)에 데이터세트신호를 보낸다. SP레지스터(58)의 나머지 5비트가 제4레지스터 (68)에 로우드된다. 이 제4레지스터(68)에 로우드된 뱅크선택코드가 프로그램뱅크제어부(74)에 주어진다. 프로그램뱅크제어부(74)에서는 주어진 5비트의 최상위 비트가 ＂0＂일때에는 프로그램메모리(20)의 뱅크스위칭을 위한 어드레스(PRA14 또는 PRA1 7)를 출력하고, 최상위비트가 ＂1＂의 경우에는 단자번호(4)로부터 확장용메모리(24)에 칩셀렉트신호(RAM1)를 출력한다. 따라서 이 프로그램뱅크제어부(74)로부터 프로그램메모리(20)의 뱅크어드레스만이 출력이 든가 또는 뱅크스위칭을 위한 3비트의 프로그램어드레스와 확장용메모리(24)를 위한 1비트의 스위칭신호가 출력되는가는 제4레지스터(68)에 로우드된 5비트의 데이터중 최상위 1비트의 ＂0＂ 또는 ＂1＂에 의존한다. 프로그램제어부(74)로부터 프로그램어드레스 (PRA14 내지 PRA17)가 프로그램메모리 (20)에 보내질 때 프로그램메모리(20)의 16개의 뱅크중의 어느하나가 그의 4비트의 어드레스에 의하여 선택적으로 능동화 된다. 그리고 능동화된 뱅크만이, CPU(34)에 의하여 직접 억세스될 수 있다. 이것은 8000H 내지 FFFFH의 어드레스공간을 이용함으로서 CPU(34)가 프로그램메모리 (20)의 그 뱅크를 억세스 한다는 것을 의미한다.
이와 같이, 프로그램메모리(20)의 뱅크는 CPU(34)로부터의 시리얼데이타를 변경함으로써 임의의 뱅크가 선택된다. 프로그램메모리의 뱅크스위칭은 CPU(34)의 프로그램에 사전에 그와 같은 뱅크선택데이타를 넣어놓음으로서 프로그램에 의하여 실행이 될 수 있다. 이것은 이하에 설명하는 캐렉터메모리(22)의 뱅크스위칭에 대하여도 동일하다.
다음에 확장용메모리(24)가 선택되는 경우에 대하여 설명한다. 확장용메모리 (24)는 주장치(30)에 있는 W-RAM(36)의 메모리용량(2Kbyte)이 충분하지 않는 경우에 사용된다. 프로그램메모리(20)의 어드레스공간(8000H∼FFFFH)과 다른 어드레스공간(6000H~7000H)이 확장용메모리의 어드레스공간으로 할당된다.
어드레스(A13 및 A14), 시스템클록(ø2) 및 신호(RMOSEL1)의 반전에 의해 AND 조건이 실현되는 짧은 시간주기에 AND게이트(76)는 신호(RAMSEL)를 출력한다. 신호(RAMSEL)에 응답하여 트랜지스터(54)는 온되고, 따라서 확장용메모리(24)가 선택된다. 이상태에서, CPU(34)는 확장용메모리(24)에 기입되는 데이터 및 어드레스 공간내에 어드레스 데이터를 주어서 확장용메모리(24)에 데이터를 기입하거나 또는 판독한다. 시스템클록(ø2)이 반전될 때, AND 게이트(76)는 신호(RAMSEL)출력을 중지하며, 확장용메모리(24)는 비선택상태가 된다. 이것은 확장용메모리(24)가 CPU (34) 머신사이클의 짧은 시간주기안에 선택되고 프로그램메모리(20)의 뱅크스위칭과 관련이 없다. 데이터가 실시간에 확장용메모리(24)에 기입 또는 판독된다. 그래서, 프로그램메모리(20)의 어드레스버스나 데이터버스가 CPU(34)용의 부가적인 어드레스 및 데이터라인이 필요없이 확장용메모리(RAM)(24)용으로 사용될 수 있다. 게다가, 만일 백업전원(16)이 확장용메모리(24)가 제공되고, 진전되는 스코어, 스테이지번호와 같은 진전된 게임상태가 확장용메모리(24)에 기억된다. 실행되는 마지막 게임의 게임상태를 나타내는 데이터가 유지되며, 메모리카아트리지(10)가 언로우드되거나 전원스위치가 게임의 종류후에 오프될 경우에도 게임이 계속될 수 있다. 게다가, 프로그램메모리(20)는 25Kbit마다의 뱅크스위칭 대신에 예를 들면 128Kbit(=16Kbyte)씩 뱅크스위칭될 수 있다. 이 경우에 제3레지스터(66)의 출력은 프로그램메모리(20)가 128Kit (=16Kbyte)의 각장치용으로 뱅크스위칭 되도록 지정한다. 어드레스(A14)가 ＂1＂일 때, 어드레스(C000H-BFFFH)은 홈뱅크로서 저장되며, 어드레스공간(8000H-BFF FH)은 제4레지스(68)의 출력에 따라 뱅크스위칭된다. (제7b도의 오른쪽참조). 한편, 홈뱅크는 주루틴등의 프로그램이 기억되는 영역이다. 256Kbit를 갖는 뱅크가 스위칭되는 시스템이 프로그램이 뱅크상에서 스위칭되고 실행되는 경우에 사용된다. 대조적으로 128Kbit를 갖는 뱅크가 스위칭되는 시스템은 그 뱅크에 기억된 게임데이타(예를 들어, 캐렉터의 위치, 캐렉터의 종류를 특정하기 위한 데이터)가 홈뱅크의 프로그램이 실행되는 동안 스위칭되고, 이용되는 경우에 사용된다. 즉, 후자의 시스템이 홈뱅크의 프로그램이 실행되는 동안 인터럽트 루틴을 실행하거나 소리를 발생하는데 효과적이다. 다음에 캐렉터메모리(22) 뱅크스위칭이 설명된다. 캐렉터메모리(22)의 뱅크스위칭은 64K bit의 뱅크마다의 스위칭이 또는 32Kbit 마다의 뱅크의 절환; 2가지를 시행할 수 있다. 캐렉터메모리(22)는 16개의 뱅크 또는 32개의 뱅크로서 스위칭이 될수도 있다는 것을 의미한다. 이와 같은 뱅크크기의 스위칭은 제3레지스터(66)의 최하위 1비트에 의하여 행하여지고, 이 최하위비트가 ＂0＂인 때에는 64Kbit마다의 뱅크로서, ＂1＂인 때에는 32Kbit마다의 뱅크로서 스위칭된다.
그리고 제3레지스터(66)의 최하위비트가 ＂1＂인 때에는, 캐렉터뱅크제어부(70)는, 제1레지스터(62) 및 제2레지스터(64)에서의 합계 10비트의 뱅크지정코우드에 의거하여, 캐렉터메모리(22)의 32개의 뱅크중의 어느 하나를 선택한다. 또, 제3레지스터 (66)의 최하위비트가 ＂0＂인 경우에는 캐렉터뱅크제어부(70)는 제2레지스터(64)의 상위 4비트의 내용에 의하여, 16개의 뱅크의 어느 하나를 선택적으로 능동화한다.
캐렉터메모리(22)가 32Kbit마다의 뱅크로서 스위칭되는 경우에는, PPU(42)는 어드레스공간(000H 내지 OFFFH 또는 1FFFH)를 사용한다. 이러한 경우, 64Kbit 마다의 뱅크 스위칭이 행하여지는 경우에는 PPU(42) 어드레스공간(0000H 내지 1000H 또는 1FFFFH)을 사용한다. 또한, 상술한 실시예에서는, 프로그램메모리(20)와 캐렉터메모리(22)는 각각 분리된 메모리칩으로서 구성되어도 좋다. 그러나, 양자를 같은 ROM 또는 RAM 구성으로 하면, 양자는 같은 메모리칩의 다른 메모리 영역을 사용하도록 하여도 좋다.
한편, 상술한 실시예에서 대용량의 메모리를 갖춘 1-칩메모리가 프로그램메모리로서 사용된다. 그러나 그러한 대용량의 메모리칩을 사용하기 어려운 경우에는 복수의 메모리칩이 사용될 수도 있다.
비록 본 발명이 상세히 서술되었더라도, 단지 설명적이고 예시적이지 제한적은 아니며, 본 발명의 정신과 범위는 첨부된 청구범위의 항에 의해서만 제한된다는 것이 명백히 이해될 것이다.

Claims (37)

  1. 마이크로프로세서 및 상기 마이크로세서에 접속되는 화상 처리장치를 포함하는 데이터처리장치에 대하여 착탈이 자유롭고, 또한 사용시 상기 데이터 처리장치에 장착되는 메모리 카이트리지로서 상기 데이터 처리장치에 장착된 때에 그것을 접속되는 인쇄회로기판, 상기 메모리카아트리지가 상기 데이터 처리장차에 로우드될 때 상기 마이크로프로세서와 상기 화상처리장치에 접속되며 상기 인쇄회로 기판상에 설치되어, 그의 메모리영역이 복수의 뱅크로 분할되는 적어도 하나의 메모리, 및 상기 인쇄회로기판상에 설치되어, 상기 마이크로프로세서로부터 뱅크스위칭조건을 나타내는 데이터를 받기위한, 상기 메모리에 대하여 뱅크를 지정하기 위한 뱅크지정 어드레스 데이터를 보내기위한 메모리 제어수단으로 구성되며, 상기 메모리 제어수단은 상기 마이크로프로세서로부터의 데이터가 로우드되는 복수의 레지스터 및 상기 복수의 레지스터중 적어도 하나의 데이터에 의거하여 상기 뱅크지정 어드레스데이타를 발생하기 위한 어드레스발생수단을 포함하는 것을 특징으로 하는 메모리카아트리지.
  2. 제1항에 있어서, 상기 메모리제어수단은 상기 마이크로프로세서에서의 상기 데이터가 일시적으로 기억될 수 있는 추가레지스터, 및 상기 추가레지스터에 기억된 상기 마이크로프로세서로 부터의 상기 데이터에 따라 상기 복수의 레지스터의 어느 하나에 선택적으로 데이터를 로우드하기 위한 데이터 로우드 수단을 포함하는 것을 특징으로 하는 메로리카아트리지.
  3. 제2항에 있어서, 상기 적어도 하나의 메모리가 복수의 메모리 영역을 포함하며, 상기 어드레스발생 수단은 각각이 상기 복수의 레지스터의 적어도 하나에 로우드되는 데이터에 따라서 상기 복수의 메모리영역중의 하나에 대한 뱅크스위칭을 위한 어드레스를 출력하는 복수의 어드레스발생수단을 포함하는 것을 특징으로 하는 메모리카아트리지.
  4. 제3항에 있어서, 상기 적어도 하나의 메모리가 다수의 메모리를 포함하고 각 메모리영역은 다른 메모리상에 형성되는 것을 특징으로 하는 메모리 카아트리지.
  5. 제3항에 있어서, 상기 복수의 메모리영역이 한 메모리의 다른 영역에 형성되는 것을 특징으로 하는 메모리카아트리지.
  6. 제1항에 있어서, 상기 데이터처리장치는 화상처리를 위한 화상처리장치, 상기 화상처리장치에 의하여 억세스되는 비데오메모리 및 상기 화상처리장치로부터의 데이터에 의거하여 그것의 스크린상에 영상을 표시하기 위한 비데오 모니터를 포함하며, 상기 메모리 제어수단은 상기 마이크로프로세서로부터의 데이터에 의거하여 상기 화상처리장치에 의하여 억세스가능한 상기 비데오 메모리의 메모리영역을 지정하는 어드레스 데이터를 발생하기 위한 영역지정수단을 포함하는 것을 특징으로 하는 메모리카아트리지.
  7. 제6항에 있어서, 상기 비데오메모리용 어드레스 공간은 상기 비데오 모니터의 제1복수의 스크린과 대응하며, 상기 비데오메모리의 실제 어드레스는 상기 제1복수의 스크린보다 작은 제2복수의 스크린에 대응하는 위치를 억세스할 수 있으며, 상기 영역지정수단은 수직스크롤 또는 수평스크롤이 상기 비데오모니터의 스크린상에 발생하도록, 상기 어드레스공간의 소정의 부분에 상기 비데오메모리의 상기 메모리영역의 할당을 제어하는 신호를 출력하기 위한 신호 출력수단을 포함하는 것을 특징으로 하는 메모리카아트리지.
  8. 제6항에 있어서, 상기 적어도 하나의 메모리는 상기 화상처리 프로그램을 기억시키기 위한 프로그램 메모리 및 화상처리에 사용되는 캐렉터데이터를 기억시키기 위한 캐렉터메모리를 포함하며, 상기 메모리 제어수단은 상기 마이크로프로세서로부터의 상기 데이터에 의거하여 상기 프로그램메모리의 뱅크스위칭을 위한 어드레스데이타를 발생하기 위한 프로그램뱅크 제어수단, 및 상기 마이크로프로세서로부터의 상기 데이터에 의거 상기 캐렉터메모리의 뱅크스위칭을 위한 어드레스를 발생하기 위한 캐렉터뱅크 제어수단을 포함하는 것을 특징으로 하는 메모리카아트리지.
  9. 마이크로프로세서, 상기 마이크로프로세서와 관련하여 설치되며, 그것의 메모리영역이 복수의 뱅크로 분할되는 메모리, 및 상기 마이크로프로세서에서 주어지는 뱅크절환조건을 나타내는 데이터를 받아서, 상기 메모리에 대하여 뱅크를 지정하기 위한 어드레스를 주는 메모리 제어수단으로 구성되며, 상기 마이크로프로세서가 상기 메모리의 임의의 뱅크를 활용할 수 있게 함으로써 상기 메모리제어수단은 상기 마이크로프로세서에서 주어진 상기 데이터가 로우드되는 복수의 레지스터 및 상기 복수의 레지스터중 임의의 하나의 데이터에 의거하여 상기 어드레스를 발생하기 위한 어드레스발생수단을 포함하는 것을 특징으로 하는 데이터처리장치.
  10. 제9항에 있어서, 상기 메모리제어수단은 상기 마이크로프로세서에서의 상기 데이터가 일시적으로 로우드될 수 있는 다른 레지스터, 및 상기 다른 레지스터의 내용에 따라 상기 복수의 레지스터의 어느 것인가에 선택으로 데이터를 로우드하기 위한 데이타로우드 수단을 포함하는 것을 특징으로 하는 데이터처리장치.
  11. 제10항에 있어서, 상기 메모리는 복수의 메모리영역을 포함하며, 상기 어드레스발생수단은 각각이 상기 복수의 레지스터의 적어도 하나의 내용에 따라서 상기 복수의 메모리영역중의 하나에 대한 뱅크절환을 위한 어드레스를 출력하는 복수의 어드레스발생수단을 포함하는 것을 특징으로 하는 데이터처리장치.
  12. 제11항에 있어서, 상기 복수의 메모리영역은 각각 다른 별개의 메모리로 형성되는 것을 특징으로 하는 데이터처리장치.
  13. 제11항에 있어서, 상기 복수의 메모리영역은 같은 메모리의 다른 영역에 형성되는 것을 특징으로 하는 데이터처리장치.
  14. 제9항에 있어서, 데이터처리장치는 화상처리를 위한 화상처리장치, 상기 화상처리장치에 의해 억세스되는 비데오메모리 및 상기 화상처리장치에서의 데이터에 의거하여 그것의 스크린상에 화상을 표시하기 위한 비데오모니터를 더 포함하며, 상기 메모리제어수단은 상기 마이크로프로세서에서의 데이터에 의거하여 상기 화상처리장치에 의해 억세스가능한 상기 비데오메모리 영역을 지정하기 위한 영역지정수단을 포함하는 것을 특징으로 하는 데이터처리장치.
  15. 제14항에 있어서, 상기 비데오메모리용 어드레스공간은 상기 비데오모니터의 제1복수의 스크린과 동일하며, 상기 비데오 메모리의 실제 어드레스는 상기 제1복수의 스크린보다 작은 제2복수의 스크린과 동일하며, 상기 영역지정수단은 수적스크롤 또는 수평스크롤이 상기 비데오모니터의 스크린에 발생하도록, 상기 비데오메모리의 상기 메모리영역이 상기 어드레스공간의 위치에 할당되어야 하는 것을 나타내는 신호를 출력하기 위한 신호출력 수단을 포함하는 것을 특징으로 하는 메모리카아트리지.
  16. 제14항에 있어서, 상기 메모리는 화상처리의 프로그램을 기억시키기 위한 프로그램메모리 및 상기 화상처리에 사용되는 캐렉터데이타를 기억시키기 위한 캐렉터메모리를 포함하며, 상기 메모리제어수단은 상기 마이크로컴퓨터로부터의 상기 데이터에 의거하여 상기 프로그램메모리의 뱅크절환을 위한 어드레스를 발생하기 위한 프로그램 뱅크제어수단 및 상기 마이크컴퓨터로 부터의 상기 데이터에 의거하여 상기 캐렉터메모리의 뱅크절환을 위한 어드레스를 발생하기 위한 캐렉터 뱅크제어수단을 포함하는 것을 특징으로 하는 데이터처리장치.
  17. 마이크로프로세서, 상기 마이크로프로세서에 접속된 화상처리용 화상처리장치, 상기 화상처리장치에 의해 억세스되는 비데오메모리 및 상기 화상처리장치로부터의 데이터에 의거하여 그것의 스크린에 영상을 표시하기 위한 비데오모니터, 상기 게임기계에 착탈이 자유롭고, 사용시 상기 게임기계를 장착되며, 게임을 위한 프로그램을 기억시키며 복수의 뱅크로 분할되는 적어도 하나의 메모리영역을 가지는 프로그램메모리와 상기 게임용캐렉터데이타를 기억시키기 위한 캐렉터메모리를 포함하는 메모리 카아트리지, 및 상기 메모리 카아트리지에 장착되며, 상기 마이크로프로세서로부터 주어진 뱅크스위칭조건을 나타내는 데이터를 받기 위하여 그리고 상기 프로그램메모리에 뱅크를 지정하기 위한 어드레스의 적어도 하나의 소정의 부분을 보내기 위한 메모리제어수단으로 구성되며, 이때 상기 마이크로프로세서는 상기 프로그램메모리의 뱅크를 지정하고, 지정뱅크에 기억된 프로그램 데이터와 상기 캐렉터메모리에 기억된 캐렉터데이타에 의거한 상기 비데오 모니터의 상기 스크린에 게임영상을 표시하는 것을 특징으로 하는 게임장치.
  18. 제17항에 있어서, 상기 캐렉터메모리는 복수의 뱅크로 분할되고, 상기 메모리제어수단은 상기 마이크로프로세서로부터 데이터에 의거한 상기 캐렉터메모리의 뱅크스위칭을 위한 어드레스를 발생하기 위한 캐렉터 뱅크제어수단을 포함하는 것을 특징으로 하는 게임장치.
  19. 제18항에 있어서, 상기 비데오메모리용 어드레스공간은 상기 비데오모니터의 제1복수의 스크린에 대응하며, 상기 비데오메모리의 실제 어드레스는 상기 제1복수의 스크린보다 작은 제2복수의 스크린에 대응하며, 수적 스크롤 또는 수평스크롤 동작이 상기 비데오모니터의 스크린에 발생하도록, 상기 메모리 카아트리지 제어수단이 상기 화상처리장치에 의하여 억세스가능한 상기 비데오메모리의 메모리영역을 지정하기 위한 영역지정수단과 상기 어드레스공간의 특정부분에 상기 비데오메모리의 상기 메모리영역의 할당을 제어하는 신호를 출력하기 위한 신호출력 수단을 포함하는 것을 특징으로 하는 게임장치.
  20. 제1항에 있어서, 상기 적어도 하나의 메모리는 상기 메모리제어수단에 접속되는 프로그램메모리와 상기 메모리제어수단에 접속되는 캐렉터메모리로 구성되는 것을 특징으로 하는 메모리카아트리지.
  21. 제1항에 있어서, 상기 적어도 하나의 메모리는 상기 메모리제어수단에 접속되는 프로그램메모리와 상기 프로그램메모리 및 상기 메모리제어수단에 접속되는 확장된 메모리모듈을 포함하는 것을 특징으로 하는 메모리카아트리지.
  22. 제21항에 있어서, 상기 확장된 메모리모듈이 접속되는 전원을 더 포함하는 것을 특징으로 하는 메모리 카아트리지.
  23. 제1항에 있어서, 상기 메모리제어수단은 상기 화상처리장치와 상기 마이크로프로세서로부터 어드레스정보를 받는 것을 특징으로 하는 메모리카아트리지.
  24. 제1항에 있어서, 상기 메모리제어수단이 상기 데이터처리장치로부터 클록신호를 수신하기 위한 입력을 포함하는 것을 특징으로 하는 메모리카아트리지.
  25. 제24항에 있어서, 상기 메모리카아트리지가 확장메모리를 포함하고 상기 메모리제어수단은 상기 마이크로프로세서로부터 소정의 어드레스정보를 수신하기 위한 입력수단과 상기 확장메모리를 능동화하기 위한 상기 클록신호와 소정의 어드레스정보에 대한 게이트수단을 포함하는 것을 특징으로 하는 메모리카아트리지.
  26. 제1항에 있어서, 상기 메모리제어수단은 상기 마이크로프로세서와 상기 제어레지스터에 접속된 디코더로부터 뱅크스위칭조건을 나타내는 상기 데이터를 수신하는 제어레지스터를 포함하며, 상기 디코더는 상기 제어레지스터에 기억된 뱅크스위칭 관련 데이터의 수령을 위하여 상기 다수의 레지스터중의 하나를 선택하기 위하여 상기 제어레지스터의 소정 부분에 기억된 데이터에 응하는 것을 특징으로 하는 메모리카아트리지
  27. 제26항에 있어서, 상기 제어레지스터는 상기 소정부분에 대응하는 제1데이타기억부와 제2데이타기억부를 포함하며, 상기 디코더는 데이터세트신호를 발생시키기위한 상기 제1데이타부에 응하는 것이며, 상기 다수의 레지스터 각각은 상기 제어레지스터의 상기 제2데이타기억부에 기억된 데이터를 수신하기 위하여 상기 데이터세트신호의 수신에 대하여 동작가능한 것을 특징으로 하는 메모리카아트리지.
  28. 제20항에 있어서, 상기 어드레스발생수단이 상기 캐렉터메모리에서 뱅크스위칭을 우하여 뱅크어드레스 정보를 발생하기 위한 캐렉터뱅크 제어수단과 상기 프로그램메모리에서 뱅크스위칭을 위하여 뱅크 어드레스정보를 발생하기 위한 프로그램 뱅크제어수단을 포함하는 것을 특징으로 하는 메모리카아트리지.
  29. 제1항에 있어서, 상기 적어도 하나의 메모리는 프로그램메모리와 캐렉터메모리를 포함하며, 상기 프로그램메모리는 마이크로프로세서의 어드레스 공간에 있으며 상기 마이크로프로세서에 의하여 직접적으로 어드레스가능하며 상기 캐렉터메모리는 화상처리장치의 어드레스공간에 있으며, 상기 화상처리장치에 의하여 직접적으로 어드레스 가능한 것을 특징으로 하는 메모리카아트리지.
  30. 제6항에 있어서, 상기 영역지정수단은 상기 비데오메모리를 위한 적어도 어드레스의 한 부분을 발생하기 위하여 상기 화상처리장치로부터 소정의 어드레스정보에 반응하는 수단을 포함하는 것을 특징으로 하는 메모리카아트리지.
  31. 제6항에 있어서, 상기 영역지정수단은 시행될 스크롤동작의 형태를 나타내는 어드레스정보를 발생하기 위한 상기 화상처리장치로부터 소정의 어드레스 정보에 반응하는 수단을 포함하는 것을 특징으로 하는 메모리카아트리지.
  32. 제1항에 있어서, 상기 적어도 하나의 메모리가 프로그램메모리와 확장메모리를 포함하며 상기 어드레스발생수단은 상기 프로그램메모리를 어드레스하기 위한 그리고 상기 확장메모리를 선택적으로 능동화하기 위한 프로그램뱅크 제어수단을 포함하는 것을 특징으로 하는 메모리카아트리지.
  33. 제1항에 있어서, 상기 메모리제어수단은 뱅크에서 비트의 수를 변화시키기위한 수단을 포함하는 것을 특징으로 하는 메모리카아트리지.
  34. 제33항에 있어서, 상기 변화시키기 위한 수단이 상기 다수의 레지스터중에서 하나에 적어도 하나의 소정 비트에 반응하는 것을 특징으로 하는 메모리카아트리지.
  35. 제17항에 있어서, 상기 메모리제어수단은 상기 마이크로프로세서로부터 뱅크스위칭조건을 나타내는 상기 데이터를 수신하는 제어레지스터 및 다수의 추가레지스터를 포함하며, 상기 메모리제어수단은 상기 제어레지스터에 접속되는 디코더를 더 포함하며, 상기 디코더는 상기 제어레지스터에 기억된 뱅크스위칭 관련데이타의 수령을 위하여 상디 다수의 레지스터중의 하나를 선택하기 위한 상기 제어레지스터의 소정 부분에 기억된 데이터에 반응하는 것을 특징으로 하는 게임장치.
  36. 제17항에 있어서, 상기 메모리제어수단이 상기 캐렉터메모리에서 뱅크스위칭을 위하여 뱅크 어드레스 정보를 발생시키기 위한 캐릭터 뱅크제어수단과 상기 프로그램 메모리에서 뱅크 스위칭을 위하여 뱅크어드레스 정보를 발생시키기 위한 프로그램 뱅크제어수단을 포함하는 것을 특징으로 하는 게임장치.
  37. 제17항에 있어서, 상기 메모리카아트리지가 확장메모리를 더 포함하며 상기 메모리제어수단은 상기 확장메모리를 선택적으로 능동화하기 위하여 그리고 상기 프로그램메모리를 어드레스하기 위한 프로그램 뱅크제어수단을 포함하는 것을 특징으로 하는 게임장치.
KR1019870012880A 1986-11-19 1987-11-16 메모리 뱅크 스위칭 능력을 가진 멀티-메모리제어기를 가지는 메모리카아트리지 및 데이타 처리장치 KR920008440B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-277543 1986-11-19
JP27754386 1986-11-19
JP86-2777543 1986-11-19

Publications (2)

Publication Number Publication Date
KR880006606A KR880006606A (ko) 1988-07-23
KR920008440B1 true KR920008440B1 (ko) 1992-09-29

Family

ID=17585010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870012880A KR920008440B1 (ko) 1986-11-19 1987-11-16 메모리 뱅크 스위칭 능력을 가진 멀티-메모리제어기를 가지는 메모리카아트리지 및 데이타 처리장치

Country Status (13)

Country Link
US (2) US4949298A (ko)
EP (1) EP0268419B1 (ko)
JP (1) JPS63245535A (ko)
KR (1) KR920008440B1 (ko)
CN (1) CN1011093B (ko)
AU (2) AU617092B2 (ko)
BR (1) BR8706190A (ko)
CA (1) CA1330596C (ko)
DE (2) DE3752046T2 (ko)
ES (1) ES2103256T3 (ko)
MY (1) MY108527A (ko)
NO (1) NO174310C (ko)
NZ (1) NZ222364A (ko)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5226136A (en) * 1986-05-06 1993-07-06 Nintendo Company Limited Memory cartridge bank selecting apparatus
US5146581A (en) * 1988-02-24 1992-09-08 Sanyo Electric Co., Ltd. Subprogram executing data processing system having bank switching control storing in the same address area in each of memory banks
JP2501874B2 (ja) * 1988-06-30 1996-05-29 三菱電機株式会社 Ｉｃカ―ド
GB8825764D0 (en) * 1988-11-03 1988-12-07 Lucas Ind Plc Computer memory addressing system
JPH0769791B2 (ja) * 1988-12-21 1995-07-31 三菱電機株式会社 マイクロプロセッサ
FI111789B (fi) * 1989-01-10 2003-09-15 Nintendo Co Ltd Elektroninen pelilaite, jossa on mahdollisuus pseudostereofoniseen äänen kehittämiseen
KR0149503B1 (ko) * 1989-04-20 1999-05-15 야마우찌 히로시 메모리 카트리지
US5112051A (en) * 1989-06-05 1992-05-12 Westinghouse Electric Corp. Interfacing device for a computer games system
GB8912866D0 (en) * 1989-06-05 1989-07-26 Code Masters Softwara Interfacing device for a computer games system
JP3024767B2 (ja) * 1989-08-29 2000-03-21 株式会社日立製作所 アドレス供給システム
EP0419869A3 (en) * 1989-09-29 1992-06-03 Kabushiki Kaisha Toshiba Personal computer for accessing two types of extended memories having different memory capacities
US5317707A (en) * 1989-10-20 1994-05-31 Texas Instruments Incorporated Expanded memory interface for supporting expanded, conventional or extended memory for communication between an application processor and an external processor
CA2026768C (en) * 1989-11-13 1996-07-23 Russell S. Padgett Extended addressing using sub-addressed segment registers
JPH087910Y2 (ja) * 1989-11-20 1996-03-06 株式会社エス・エヌ・ケイ テレビゲーム機用メモリカートリッジ
JPH0380786U (ko) * 1989-12-07 1991-08-19
US5453763A (en) * 1990-02-02 1995-09-26 Nintendo Co., Ltd. Still picture display apparatus and external memory cartridge used therefor
US5325497A (en) * 1990-03-29 1994-06-28 Micro Technology, Inc. Method and apparatus for assigning signatures to identify members of a set of mass of storage devices
USRE36675E (en) * 1990-06-22 2000-04-25 Nintendo Co., Ltd. Game apparatus and memory cartridge used therefor
JP2775334B2 (ja) * 1990-06-22 1998-07-16 任天堂株式会社 ゲーム装置
US5522064A (en) * 1990-10-01 1996-05-28 International Business Machines Corporation Data processing apparatus for dynamically setting timings in a dynamic memory system
US5301343A (en) * 1990-12-31 1994-04-05 International Business Machines Corp. System having microprocessor local memory expansion capability through removable coupling of local memory expansion boards directly to the high speed microprocessor local bus
JP3092116B2 (ja) * 1991-08-26 2000-09-25 日本電気株式会社 プログラム変更方式
US5630098A (en) * 1991-08-30 1997-05-13 Ncr Corporation System and method for interleaving memory addresses between memory banks based on the capacity of the memory banks
EP0571138A3 (en) * 1992-05-20 1995-03-29 Codemasters Ltd Memory cartridge and interface for video game console.
JPH06250931A (ja) * 1993-02-26 1994-09-09 Mitsubishi Electric Corp 情報処理装置
US5796940A (en) * 1993-03-10 1998-08-18 Sega Enterprises, Ltd. Method for executing software program and circuit for implementing the method
CA2135489C (en) * 1993-03-10 1999-06-29 Takeshi Nagashima Method for executing software program and circuit device for implementing the method
US5509138A (en) * 1993-03-22 1996-04-16 Compaq Computer Corporation Method for determining speeds of memory modules
US6147696A (en) * 1993-06-24 2000-11-14 Nintendo Co. Ltd. Electronic entertainment and communication system
US5959596A (en) * 1993-06-24 1999-09-28 Nintendo Co., Ltd. Airline-based video game and communications system
US6762733B2 (en) 1993-06-24 2004-07-13 Nintendo Co. Ltd. Electronic entertainment and communication system
US5581270A (en) * 1993-06-24 1996-12-03 Nintendo Of America, Inc. Hotel-based video game and communication system
US5537599A (en) * 1994-04-25 1996-07-16 Rohm Co., Ltd. CPU controlled apparatus formed on an IC
GB2289148B (en) * 1994-04-29 1998-08-05 Motorola As Electronic device with microprocessor and banked memory and method of operation
JPH07313730A (ja) 1994-05-27 1995-12-05 Sony Corp ゲーム機用装置
JP3220328B2 (ja) * 1994-06-01 2001-10-22 株式会社ソニー・コンピュータエンタテインメント ビデオゲーム機
US5641319A (en) * 1994-08-10 1997-06-24 Lodgenet Entertainment Corporation Entertainment system for providing interactive video game responses to the game interrogations to the video game engines without being processed by the host computer
US5941775A (en) * 1994-10-14 1999-08-24 Sega Of America, Inc. Data processing system, method thereof and memory cassette
US5699554A (en) * 1994-10-27 1997-12-16 Texas Instruments Incorporated Apparatus for selective operation without optional circuitry
US5984785A (en) 1995-05-10 1999-11-16 Nintendo Co., Ltd. Operating device with analog joystick
US6241611B1 (en) 1995-05-10 2001-06-05 Nintendo Co., Ltd. Function expansion device and operating device using the function expansion device
US5802544A (en) * 1995-06-07 1998-09-01 International Business Machines Corporation Addressing multiple removable memory modules by remapping slot addresses
JP3544268B2 (ja) 1995-10-09 2004-07-21 任天堂株式会社 三次元画像処理装置およびそれを用いた画像処理方法
US6283857B1 (en) 1996-09-24 2001-09-04 Nintendo Co., Ltd. Three-dimensional image processing apparatus with enhanced automatic and user point of view control
JPH09167050A (ja) 1995-10-09 1997-06-24 Nintendo Co Ltd 操作装置およびそれを用いる画像処理システム
CN1149465C (zh) 1995-10-09 2004-05-12 任天堂株式会社 三维图像显示游戏机系统和三维图像处理方法
JP3524247B2 (ja) 1995-10-09 2004-05-10 任天堂株式会社 ゲーム機およびそれを用いたゲーム機システム
US6007428A (en) 1995-10-09 1999-12-28 Nintendo Co., Ltd. Operation controlling device and video processing system used therewith
CA2210118C (en) 1995-11-10 2004-01-20 Nintendo Co., Ltd. Joystick device
US6155926A (en) 1995-11-22 2000-12-05 Nintendo Co., Ltd. Video game system and method with enhanced three-dimensional character and background control
US6071191A (en) 1995-11-22 2000-06-06 Nintendo Co., Ltd. Systems and methods for providing security in a video game system
US6331856B1 (en) 1995-11-22 2001-12-18 Nintendo Co., Ltd. Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing
US6190257B1 (en) 1995-11-22 2001-02-20 Nintendo Co., Ltd. Systems and method for providing security in a video game system
US6139433A (en) * 1995-11-22 2000-10-31 Nintendo Co., Ltd. Video game system and method with enhanced three-dimensional character and background control due to environmental conditions
US6267673B1 (en) 1996-09-20 2001-07-31 Nintendo Co., Ltd. Video game system with state of next world dependent upon manner of entry from previous world via a portal
US6022274A (en) * 1995-11-22 2000-02-08 Nintendo Co., Ltd. Video game system using memory module
JP3720442B2 (ja) * 1995-12-25 2005-11-30 株式会社ハドソン デバッグ機能付きｒｏｍカートリッジ
JPH09179752A (ja) * 1995-12-25 1997-07-11 Hudson Soft Co Ltd Ｒｏｍカートリッジ用デバッグ方法および装置
EP0823690B1 (de) * 1996-07-24 2004-07-14 Siemens Aktiengesellschaft Speichermodul
US6241610B1 (en) 1996-09-20 2001-06-05 Nintendo Co., Ltd. Three-dimensional image processing system having dynamically changing character polygon number
US6139434A (en) 1996-09-24 2000-10-31 Nintendo Co., Ltd. Three-dimensional image processing apparatus with enhanced automatic and user point of view control
US6244959B1 (en) 1996-09-24 2001-06-12 Nintendo Co., Ltd. Three-dimensional image processing system with enhanced character control
US5856910A (en) * 1996-10-30 1999-01-05 Intel Corporation Processor card assembly having a cover with flexible locking latches
JP3198084B2 (ja) * 1996-12-27 2001-08-13 株式会社バンダイ 手持ち型液晶ゲーム機及びゲームプログラムデータを記憶させた記憶素子を内蔵したカートリッジ並びに手持ち型液晶ゲーム機とカートリッジを組み合わせたゲームシステム
JP3793313B2 (ja) 1997-02-18 2006-07-05 株式会社メガチップス ゲームカセット装置
JP3655438B2 (ja) 1997-07-17 2005-06-02 任天堂株式会社 ビデオゲームシステム
JP2001084347A (ja) * 1999-09-16 2001-03-30 Toshiba Corp カード型記憶装置及びその製造方法
DE10005977A1 (de) * 2000-02-09 2001-08-30 Thomas Lehmann Kontaktierungsvorrichtung für ein tragbares Datenverarbeitungsger t
TWI273399B (en) * 2005-07-11 2007-02-11 Via Tech Inc Command process method for RAID
US7404026B2 (en) * 2006-04-10 2008-07-22 Spansion Llc Multi media card with high storage capacity
JP2007317078A (ja) * 2006-05-29 2007-12-06 Matsushita Electric Ind Co Ltd 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
US20080229053A1 (en) * 2007-03-13 2008-09-18 Edoardo Campini Expanding memory support for a processor using virtualization
US10162781B2 (en) 2016-06-01 2018-12-25 Micron Technology, Inc. Logic component switch
CN110709933B (zh) * 2018-04-09 2022-05-17 索尼公司 盒式存储器，磁带盒及记录和再现系统

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737860A (en) * 1972-04-13 1973-06-05 Honeywell Inf Systems Memory bank addressing
JPS5317232A (en) * 1976-07-31 1978-02-17 Toshiba Corp Device switching unit
US4298949A (en) * 1976-08-16 1981-11-03 Texas Instruments Incorporated Electronic calculator system having high order math capability
US4352492A (en) * 1976-08-23 1982-10-05 Fairchild Camera & Instrument Corp. Data storage apparatus
US4095791A (en) * 1976-08-23 1978-06-20 Fairchild Camera And Instrument Corp. Cartridge programmable video game apparatus
US4120030A (en) * 1977-03-11 1978-10-10 Kearney & Trecker Corporation Computer software security system
US4118773A (en) * 1977-04-01 1978-10-03 Honeywell Information Systems Inc. Microprogram memory bank addressing system
US4149027A (en) * 1977-05-27 1979-04-10 Atari, Inc. TV game cartridge and method
US4218582A (en) * 1977-10-06 1980-08-19 The Board Of Trustees Of The Leland Stanford Junior University Public key cryptographic apparatus and method
JPS5562582A (en) * 1978-10-31 1980-05-12 Fujitsu Ltd Data processing system
US4383296A (en) * 1980-05-16 1983-05-10 Apple Computer, Inc. Computer with a memory system for remapping a memory having two memory output buses for high resolution display with scrolling of the displayed characters
US4384326A (en) * 1980-07-28 1983-05-17 Ncr Corporation Memory security circuit using the simultaneous occurance of two signals to enable the memory
US4492582A (en) * 1981-01-06 1985-01-08 Mattel, Inc. Teaching and entertainment device
US4374417A (en) * 1981-02-05 1983-02-15 International Business Machines Corp. Method for using page addressing mechanism
DE3278375D1 (en) * 1981-02-05 1988-05-26 Ibm Page addressing mechanism and method for using the same
US4368515A (en) * 1981-05-07 1983-01-11 Atari, Inc. Bank switchable memory system
US4432067A (en) * 1981-05-07 1984-02-14 Atari, Inc. Memory cartridge for video game system
US4446519A (en) * 1981-05-26 1984-05-01 Corban International, Ltd. Method and apparatus for providing security for computer software
US4386773A (en) * 1981-06-22 1983-06-07 Bronstein John M TV Game cartridge with expandable memory
US4503491A (en) * 1981-06-29 1985-03-05 Matsushita Electric Industrial Co., Ltd. Computer with expanded addressing capability
US4481570A (en) * 1981-08-07 1984-11-06 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Automatic multi-banking of memory for microprocessors
AU557694B2 (en) * 1981-10-01 1987-01-08 Honeywell Information Systems Incorp. Automatic memory reconfiguration
US4471163A (en) * 1981-10-05 1984-09-11 Donald Thomas C Software protection system
IT1142074B (it) * 1981-11-24 1986-10-08 Honeywell Inf Systems Sistema di elaborazione dati con allocazione automatica dell'indirizzo in una memoria modulare
US4454594A (en) * 1981-11-25 1984-06-12 U.S. Philips Corporation Method and apparatus to secure proprietary operation of computer equipment
US4442486A (en) * 1981-11-25 1984-04-10 U.S. Philips Corporation Protected programmable apparatus
US4500879A (en) * 1982-01-06 1985-02-19 Smith Engineering Circuitry for controlling a CRT beam
US4458315A (en) * 1982-02-25 1984-07-03 Penta, Inc. Apparatus and method for preventing unauthorized use of computer programs
US4462076A (en) * 1982-06-04 1984-07-24 Smith Engineering Video game cartridge recognition and security system
US4757468A (en) * 1982-09-22 1988-07-12 Intel Corporation Authenticated read-only memory
EP0114522A3 (en) * 1982-12-27 1986-12-30 Synertek Inc. Rom protection device
US4613953A (en) * 1983-04-22 1986-09-23 Ncr Corporation Paging register for memory devices
US4485457A (en) * 1983-05-31 1984-11-27 Cbs Inc. Memory system including RAM and page switchable ROM
JPS6095655A (ja) * 1983-06-30 1985-05-29 Ricoh Co Ltd メモリ細分化構成方法
US4575622A (en) * 1983-07-29 1986-03-11 Esac, Inc. Electronic access control system for coin-operated games and like selectively accessible devices
JPS6033644A (ja) * 1983-08-05 1985-02-21 Nippon Sheet Glass Co Ltd メモリバンク切換方法および装置
US4562306A (en) * 1983-09-14 1985-12-31 Chou Wayne W Method and apparatus for protecting computer software utilizing an active coded hardware device
US4644495A (en) * 1984-01-04 1987-02-17 Activision, Inc. Video memory system
JPS60157646A (ja) * 1984-01-27 1985-08-17 Mitsubishi Electric Corp メモリバンク切換装置
US4575621A (en) * 1984-03-07 1986-03-11 Corpra Research, Inc. Portable electronic transaction device and system therefor
US4725945A (en) * 1984-09-18 1988-02-16 International Business Machines Corp. Distributed cache in dynamic rams
US4601018A (en) * 1985-01-29 1986-07-15 Allen Baum Banked memory circuit

Also Published As

Publication number Publication date
BR8706190A (pt) 1988-06-21
DE8715356U1 (ko) 1988-03-03
AU8125987A (en) 1988-05-26
US5276831A (en) 1994-01-04
NO174310C (no) 1994-04-13
EP0268419B1 (en) 1997-04-09
AU617092B2 (en) 1991-11-21
AU653578B2 (en) 1994-10-06
CA1330596C (en) 1994-07-05
US4949298A (en) 1990-08-14
NO874800L (no) 1988-05-20
AU1112492A (en) 1992-05-07
DE3752046D1 (de) 1997-05-15
EP0268419A2 (en) 1988-05-25
NO874800D0 (no) 1987-11-18
KR880006606A (ko) 1988-07-23
NO174310B (no) 1994-01-03
CN87107950A (zh) 1988-06-01
ES2103256T3 (es) 1997-09-16
JPS63245535A (ja) 1988-10-12
CN1011093B (zh) 1991-01-02
MY108527A (en) 1996-10-31
DE3752046T2 (de) 1997-08-28
EP0268419A3 (en) 1990-08-16
NZ222364A (en) 1990-08-28

Similar Documents

Publication Publication Date Title
KR920008440B1 (ko) 메모리 뱅크 스위칭 능력을 가진 멀티-메모리제어기를 가지는 메모리카아트리지 및 데이타 처리장치
US4485457A (en) Memory system including RAM and page switchable ROM
KR940002296B1 (ko) 반도체 집적회로 장치
EP0246025B1 (en) Memory cartridge
US6042478A (en) Hand held video game
US5226136A (en) Memory cartridge bank selecting apparatus
KR910000958B1 (ko) 메모리 식별장치를 구비한 컴퓨터 메모리 시스템
US5966727A (en) Combination flash memory and dram memory board interleave-bypass memory access method, and memory access device incorporating both the same
US4680731A (en) Reprogrammable cartridge memory with built-in identification circuitry and programming method
US5362068A (en) Game cartridge for a television game console
EP0420994A1 (en) Memory cartridge
WO1998034696A9 (en) Hand held video game
KR100312888B1 (ko) 칩 인에이블 신호 생성 회로 및 메모리 장치
US5383161A (en) IC card with decoder for selective control for memory storage
US5280599A (en) Computer system with memory expansion function and expansion memory setting method
US4450524A (en) Single chip microcomputer with external decoder and memory and internal logic for disabling the ROM and relocating the RAM
US5285415A (en) Data counting memory card and reader
US5402385A (en) Memory card
US4918586A (en) Extended memory device with instruction read from first control store containing information for accessing second control store
EP0419869A2 (en) Personal computer for accessing two types of extended memories having different memory capacities
GB2138232A (en) Reprogrammable cartridge memory
EP0347484A1 (en) Microcomputer having selectable datestorage
JPH06250929A (ja) セキュリティシステム
JPH05135230A (ja) ゲーム用ｉｃカード
JPS6355647A (ja) カ−トリツジ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030710

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee