KR980005987A - 박막 캐피시터를 갖는 반도체 디바이스 - Google Patents
박막 캐피시터를 갖는 반도체 디바이스 Download PDFInfo
- Publication number
- KR980005987A KR980005987A KR1019970031026A KR19970031026A KR980005987A KR 980005987 A KR980005987 A KR 980005987A KR 1019970031026 A KR1019970031026 A KR 1019970031026A KR 19970031026 A KR19970031026 A KR 19970031026A KR 980005987 A KR980005987 A KR 980005987A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- thin film
- semiconductor device
- substrate
- dielectric film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000003990 capacitor Substances 0.000 title claims abstract 13
- 239000010409 thin film Substances 0.000 title claims abstract 13
- 239000010408 film Substances 0.000 claims abstract 19
- 239000000758 substrate Substances 0.000 claims abstract 13
- 239000010410 layer Substances 0.000 claims abstract 8
- 239000000463 material Substances 0.000 claims abstract 7
- 239000011229 interlayer Substances 0.000 claims abstract 6
- 238000009413 insulation Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
박막 캐피시터를 갖고 저항 특정 소자를 포함하는 반도체 디바이스가 개시되어 있다. 박막 캐피시터는, 반도체 기판상의 층간 절연막과, 이 층간절연막의 소정 위치에서 기판과 전기접속되도록 형성된 다수의 접촉부중의 적어도 한 접촉부에 적층된 하부 전국, 고유전율의 유전체, 및 상부 전극을 포함한다. 하부 전극은 적어도 2층을 포함한다. 저항 특정 소자는, 층간절연막과, 다수의 접촉부중 위에서 언급된 박막캐패시터의 접촉부와는 다른 접촉부상에 적층된 제1 전극과, 고유전율의 유전막과, 제2 전극을 포함하는 것을 제외하고는 박막 캐피시터의 재료와 동일한 재료로 이루어지고, 박막 캐피시터의 크기와 동일한 크기를 갖고, 동시에 제1 전극과 제2 전극의 최상층은 유전막의 일부에 제공된 접촉부를 통해서 서로 접촉한다. 박막 캐피시터의 하부 전극의 저항치는 기판을 통해서 전기적 경로를 사용하여 측정된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 구조를 설명하는 반도체 디바이스 단면도.
Claims (9)
- 반도체 기판 위에 형성된 박막 캐피시터와 저항 측정 소자를 포함하는 반도체 디바이스에 있어서, 상기 기판위에 형성되고, 그 기판에 이르도록 관통된 다수의 접촉 구멍(contact holes)을 갖는 층간절연막; 상기 접촉 구멍중 적어도 한 구멍 위에 적층된 하부 전극-이때, 하부 전극은 적어도 2층을 갖는다-과, 유전막과 상부전극을 포함하는 박막 캐피시터; 상기 적어도 1개의 접촉 구멍과는 다른 접촉 구멍위에 적층된 제1 전극과, 상기 유전막과, 제2 전극을 포함하고, 동시에 상기 제1 전극과 제2 전극은 각각 상기 하부 전극과 상기 상부 전극을 형성하는 재료와 동일한 재료로 형성되고, 상기 제1 전극과 제2 전극의 최상층은 상기 유전막이 제거되는 부분을 통해서 서로 접속되는 저항 측정 소자를 포함하는 반도체 디바이스.
- 제1항에 있어서, 상기 유전막이 제거된 상기 부분은 상기 유전막위에 형성된 개구인 것을 특징으로 하는 반도체 디바이스.
- 반도체 기판 위에 형성된 박막 캐피시터와 저항 측정 소자를 포함하는 반도체 디바이스에 있어서, 상기 기판 위에 형성되고, 그 기판에 이르도록 관통된 다수의 접촉 구멍(contact holes)을 갖는 층간 절연막; 상기 접촉 구멍중 적어도 한 구멍 위에 적층된 하부 전극-이때, 하부 전극은 적어도 2층을 갖는다-과, 유전막과 상부 전극을 포함하는 박막 캐피시터; 상기 적어도 1개의 접촉 구멍과는 다른 접촉 구멍위에 적층된 제1 전극과, 상기 유전막과, 제2 전극을 포함하고, 동시에 상기 제1 전극과 제2 전극은 각각 상기 하부 전극과 상기 상부 전극을 형성하는 재료와 동일한 재료로 형성되고, 상기 제1 전극은 상기 하부전극의 크기와 동일한 크기를 갖고, 상기 제1 전극과 제2 전극의 최상층은 상기 유전막이 제거되는 부분을 통해서 서로 접속되는 저항 측정 소자를 포함하는 반도체 디바이스.
- 반도체 기판 위에 형성된 박막 캐피시터와 저항 측정 소자를 포함하는 반도체 디바이스에 있어서, 상기 기판 위에 형성되고, 그 기판에 이르도록 관통된 다수의 접촉 구멍(contact holes)을 갖는 층간절연막; 상기 접촉 구멍중 적어도 한 구멍 위에 적층된 하부 전극-이때, 하부 전극은 적어도 2층을 갖는다-과, 유전막과 상부 전극을 포함하는 박막 캐피시터; 상기 적어도 1개의 접촉 구멍과는 다른 접촉 구멍위에 적층된 제1 전극과, 상기 유전막과, 제2 전극을 포함하고, 동시에 상기 제1 전극과 제2 전극은 각각 상기 하부 전극과 상기 상부 전극을 형성하는 재료와 동일한 재료로 형성되고 동일한 크기와 형상을 갖고, 상기 제1 전극과 제2 전극의 최상층은 상기 유전막이 제거되는 부분을 통해서 서로 접속되는 저항 측정 소자를 포함하는 반도체 디바이스.
- 제1항에 있어서, 상기 기판에 평행한 방향의 상기 제1 전극의 크기는 상기 하부 전극의 크기보다 작은 것을 특징으로 하는 반도체 디바이스.
- 제1항에 있어서, 상기하부 전극과는 다른 크기의 제1 전극을 갖는 다수의 상기 저항 측정 소자를 더 포함하는 것을 특징으로 하는 반도체 디바이스.
- 제1항에 있어서, 상기 저항 측정 소자는 선을 그은 영역(scribing area)위에 형성된 것을 특징으로 하는 반도체 디바이스.
- 제3항에 있어서, 상기 저항 측정 소자는 선을 그은 영역 위에 형성된 것을 특징으로 하는 반도체 디바이스.
- 제4항에 있어서, 상기 저항 측정 소자는 선을 그은 영역 위에 형성된 것을 특징으로 하는 반도체 디바이스.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP96-166050 | 1996-06-26 | ||
JP8166050A JP2830845B2 (ja) | 1996-06-26 | 1996-06-26 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980005987A true KR980005987A (ko) | 1998-03-30 |
KR100260986B1 KR100260986B1 (ko) | 2000-07-01 |
Family
ID=15824040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970031026A KR100260986B1 (ko) | 1996-06-26 | 1997-07-04 | 박막 캐패시터를 갖는 반도체 디바이스 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5847423A (ko) |
EP (1) | EP0817259B1 (ko) |
JP (1) | JP2830845B2 (ko) |
KR (1) | KR100260986B1 (ko) |
DE (1) | DE69715108T2 (ko) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1022476A (ja) * | 1996-07-02 | 1998-01-23 | Sony Corp | 容量素子 |
US6906370B1 (en) * | 1998-04-09 | 2005-06-14 | Infineon Technologies Ag | Semiconductor component having a material reinforced contact area |
JP2000058786A (ja) * | 1998-08-11 | 2000-02-25 | Mitsubishi Electric Corp | 半導体装置と半導体装置の製造方法およびそれに用いるレジストパターン形成方法 |
US6720604B1 (en) * | 1999-01-13 | 2004-04-13 | Agere Systems Inc. | Capacitor for an integrated circuit |
US6114865A (en) * | 1999-04-21 | 2000-09-05 | Semiconductor Diagnostics, Inc. | Device for electrically contacting a floating semiconductor wafer having an insulating film |
US6407004B1 (en) * | 1999-05-12 | 2002-06-18 | Matsushita Electric Industrial Co., Ltd. | Thin film device and method for manufacturing thin film device |
US6498362B1 (en) | 1999-08-26 | 2002-12-24 | Micron Technology, Inc. | Weak ferroelectric transistor |
TW501270B (en) * | 1999-11-30 | 2002-09-01 | Hitachi Ltd | Semiconductor device and its manufacturing method |
US6261967B1 (en) * | 2000-02-09 | 2001-07-17 | Infineon Technologies North America Corp. | Easy to remove hard mask layer for semiconductor device fabrication |
JP2001235493A (ja) * | 2000-02-22 | 2001-08-31 | Japan Organo Co Ltd | 電気伝導度測定装置 |
US7023021B2 (en) * | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US6847066B2 (en) * | 2000-08-11 | 2005-01-25 | Oki Electric Industry Co., Ltd. | Semiconductor device |
US6586792B2 (en) | 2001-03-15 | 2003-07-01 | Micron Technology, Inc. | Structures, methods, and systems for ferroelectric memory transistors |
US6503765B1 (en) * | 2001-07-31 | 2003-01-07 | Xilinx, Inc. | Testing vias and contacts in integrated circuit fabrication |
KR100632645B1 (ko) * | 2005-08-03 | 2006-10-11 | 주식회사 하이닉스반도체 | 바저항 측정패턴을 갖는 플래쉬 메모리 소자 및 그의형성방법 |
JP4920335B2 (ja) * | 2006-08-07 | 2012-04-18 | 新光電気工業株式会社 | キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置 |
JP4783692B2 (ja) * | 2006-08-10 | 2011-09-28 | 新光電気工業株式会社 | キャパシタ内蔵基板及びその製造方法と電子部品装置 |
US7511939B2 (en) * | 2006-08-24 | 2009-03-31 | Analog Devices, Inc. | Layered capacitor architecture and fabrication method |
JP2009212299A (ja) * | 2008-03-04 | 2009-09-17 | Fujitsu Ltd | 半導体装置及びその製造方法 |
CN101894776B (zh) * | 2009-05-21 | 2012-01-04 | 中芯国际集成电路制造(上海)有限公司 | 测量电阻变化检测氮掺杂浓度的方法 |
CN113969424B (zh) * | 2020-07-24 | 2022-10-14 | 中国科学院福建物质结构研究所 | NaZnCO3(OH)化合物及其晶体的制备方法和应用 |
CN112979311B (zh) * | 2021-04-30 | 2022-10-14 | 昆明理工大学 | 一种超低温烧结制备纳米晶a4b2o9型钽酸盐陶瓷及其方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04324951A (ja) * | 1991-04-25 | 1992-11-13 | Nec Corp | 半導体装置 |
JPH04324952A (ja) * | 1991-04-25 | 1992-11-13 | Sanyo Electric Co Ltd | 半導体装置の評価方法 |
JPH06318680A (ja) * | 1993-05-10 | 1994-11-15 | Nec Corp | 半導体記憶装置およびその製造方法 |
JPH07161832A (ja) * | 1993-12-08 | 1995-06-23 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
KR100342296B1 (ko) * | 1994-10-04 | 2002-11-29 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 산소장벽이마련된하부전극을가지는강유전성의메모리소자를포함하는반도체장치와그의제조방법 |
-
1996
- 1996-06-26 JP JP8166050A patent/JP2830845B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-25 DE DE69715108T patent/DE69715108T2/de not_active Expired - Fee Related
- 1997-06-25 EP EP97110423A patent/EP0817259B1/en not_active Expired - Lifetime
- 1997-06-26 US US08/883,334 patent/US5847423A/en not_active Expired - Lifetime
- 1997-07-04 KR KR1019970031026A patent/KR100260986B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0817259B1 (en) | 2002-09-04 |
DE69715108D1 (de) | 2002-10-10 |
JPH1012843A (ja) | 1998-01-16 |
EP0817259A3 (en) | 1999-12-22 |
US5847423A (en) | 1998-12-08 |
KR100260986B1 (ko) | 2000-07-01 |
DE69715108T2 (de) | 2003-01-02 |
JP2830845B2 (ja) | 1998-12-02 |
EP0817259A2 (en) | 1998-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR980005987A (ko) | 박막 캐피시터를 갖는 반도체 디바이스 | |
TR200000511T2 (tr) | Elektrikli cihazlar ve bunları imal etmek için bir yöntem. | |
KR880005483A (ko) | 보조용량을 지닌 픽셀들을 갖는 액정 표시기 | |
KR970060499A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
KR970024315A (ko) | 센서 및 센서 제조 방법(Sensor and method for manufacturing the same) | |
KR970061017A (ko) | 도체층부착이방성도전시트 및 이를 사용한 배선기판 | |
KR900702614A (ko) | Ptc회로 보호 소자의 어셈블리 | |
KR840007312A (ko) | 적층 캐패시터형 메모리셀을 갖춘 반도체 기억장치 | |
WO2002061826A3 (en) | Area efficient stacking of antifuses in semiconductor device | |
KR920020729A (ko) | 누설 전류 억제에 효과가 있는 구조를 갖는 메모리 셀을 구비하는 반도체 집적 회로 장치 및 그의 제조 방법 | |
KR900702344A (ko) | 온도 지시용 레이블(label) | |
KR890011107A (ko) | 반도체 장치 | |
KR950030342A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
KR960009179A (ko) | 반도체 메모리 장치 | |
KR910019235A (ko) | 반도체기억장치 | |
KR970030837A (ko) | 반도체 장치의 제조 방법 | |
KR900019261A (ko) | 반도체장치 | |
KR970077750A (ko) | 광학 반도체 소자 및 이의 제조 방법 | |
KR970063321A (ko) | 전계방출 캐소드 및 그 제조방법 | |
KR840002162A (ko) | 반도체 장치(半導體裝置) | |
KR910010656A (ko) | 대전력용 반도체장치 | |
KR960012465A (ko) | 반도체 디바이스 및 그 제조 방법 | |
KR940020539A (ko) | 저 인덕턴스 반도체 패키지(Low inductance semiconductor package) | |
KR890011117A (ko) | 절연게이트 반도체장치 | |
KR970072325A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030410 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |