KR970076861A - 포획 전하들을 추출하는 비휘발성 반도체 메모리 장치 - Google Patents

포획 전하들을 추출하는 비휘발성 반도체 메모리 장치 Download PDF

Info

Publication number
KR970076861A
KR970076861A KR1019970020306A KR19970020306A KR970076861A KR 970076861 A KR970076861 A KR 970076861A KR 1019970020306 A KR1019970020306 A KR 1019970020306A KR 19970020306 A KR19970020306 A KR 19970020306A KR 970076861 A KR970076861 A KR 970076861A
Authority
KR
South Korea
Prior art keywords
flash eeprom
extraction
predetermined number
trapped
erase operation
Prior art date
Application number
KR1019970020306A
Other languages
English (en)
Other versions
KR100266521B1 (ko
Inventor
미쯔루 세끼구찌
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970076861A publication Critical patent/KR970076861A/ko
Application granted granted Critical
Publication of KR100266521B1 publication Critical patent/KR100266521B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)

Abstract

플레시 EEPROM을 초기화하는 방법에 있어서, 메모리 셀 어레이의 다수의 메모리 셀 내에 소정의 데이타를 사전 프로그래밍하는 동작이 먼저 수행된 다음, 다수의 메모리 셀에 대한 소거 동작이 수행된다. 그 다음, 소거 동작이 정확히 수행되었는지에 대한 검증 동작이 수행된다. 사전 프로그래밍 동작, 소거 및 검증 동작으로 이루어지는 초기화 동작시, 터널 산화막 내에 포획된 전자들 또는 정공들이 추출된다.

Description

포획 전하들을 추출하는 비휘발성 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 전기적으로 소거 가능한 비휘발성 반도체 메모리 장치의 구조를 나타내는 블록도, 제4도는 제3도에 도시된 비휘발성 반도체 장치의 메모리 셀 어레이 및 제어 회로의 구조를 나타내는 회로도.

Claims (12)

  1. 플레시 EEPROM을 초기화 방법에 있어서, 제어 게이트, 부동 게이트, 소스 및 드레인을 각각 구비한 메모리 셀 어레이의 다수의 메모리 셀 내에 소정의 데이타를 기록하는 단계; 상기 다수의 메모리 셀에 대한 소거 동작을 실시하는 단계; 및 터널 산화막 내에 포획된 전자들 또는 정공들을 추출하는 단계를 포함하는 플레시 EEPROM 초기화 방법.
  2. 제1항에 있어서, 상기 추출 단계는, 상기 제어 게이트 및 상기 소스를 상기 포획된 전자들에 영향을 미치지 않는 전압들로 설정하고 상기 드레인을 전원 전압보다 낮은 양(+)의 전압으로 설정함으로써 상기 포획된 전자들을 추출하기 위하여 실시되는 플레시 EEPROM 초기화 방법.
  3. 제2항에 있어서, 상기 기록 동작이 소정의 회수만큼 실시되었는지를 결정하는 단계를 더 포함하며, 상기 추출 단계는, 상기 기록 동작이 상기 소정의 회수만큼 실시된 것으로 결정된 경우에 실시되는 플레시 EEPROM 초기화 방법.
  4. 제1항 내지 3항 중 어는 한 항에 있어서, 상기 추출 단계는, 상기 제어 게이트를 상기 포획된 정공들에 영향을 미치지 않는 전압으로 설정하고 상기 드레인 및 상기 소스를 음(-)의 전압들로 설정함으로써 상기 포획된 정공들을 추출하기 위하여 실시되는 플레시 EEPROM 초기화 방법.
  5. 제4항에 있어서, 상기 소거 동작이 소정의 회수만큼 실시되었는지를 결정하는 단계를 더 포함하며, 상기 추출 단계는, 상기 소거 동작이 상기 소정의 회수만큼 실시된 것으로 결정된 경우에 실시되는 플레시 EEPROM 초기화 방법.
  6. 제어 게이트, 부동 게이트, 소스 및 드레인을 각각 구비한 다수의 메모리 셀로 구성된 메모리 셀 어레이; 상기 메모리 셀 어레이의 상기 다수의 메모리 셀 내에 소정의 데이타를 기록하는 동작을 수행하기 위한 기록수단; 상기 다수의 메모리 셀에 대한 소거 동작을 수행하기 위한 소거 수단; 추출 명령에 응답하여, 터널 산화막 내에 포획된 전자들 또는 정공들을 추출하기 위한 추출 수단; 및 상기 추출 수단에 상기 추출 명령을 발하기 위한 제어 수단을 포함하는 플레시 EEPROM.
  7. 제6항에 있어서, 상기 추출 수단은 상기 추출 명령에 응답하여 상기 제어 게이트 및 상기 소스를 상기 포획된 전자들에 영향을 미치지 않는 전압들로 설정하고 상기 드레인을 전원 전압보다 낮은 양의 전압으로 설정하는 플레시 EEPROM.
  8. 제7항에 있어서, 상기 제어 수단은 상기 기록 동작 후 상기 소거 동작 전에 상기 추출 수단에 대하여 상기 추출 명령을 발하는 플레시 EEPROM.
  9. 제7항에 있어서, 상기 제어 수단은 상기 기록 동작이 소정의 회수만큼 수행되었는지를 결정하기 위한 결정 수단을 포함하며, 상기 제어 수단은 상기 기록 동작이 상기 소정의 회수만큼 수행된 것으로 결정되는 경우에 상기 추출 수단에 대하여 상기 추출 명령을 발하는 플레시 EEPROM.
  10. 제6항 내지 9항 중 어느 한 항에 있어서, 상기 추출 수단은 상기 추출 명령에 응답하여 상기 제어 게이트를 상기 포획된 정공들에 영향을 미치지 않는 전압으로 설정하고 상기 드레인 및 상기 소스를 음의 전압들로 설정하는 플레시 EEPROM.
  11. 제10항에 있어서, 상기 제어 수단은 소거 동작 후에 상기 추출 수단에 대하여 상기 추출 명령을 발하는 플레시 EEPROM.
  12. 제10항에 있어서, 상기 제어 수단은 소거 동작이 소정의 회수만큼 수행되었는지를 결정하기 위한 결정 수단을 포함하며, 상기 제어 수단은 상기 소거 동작이 상기 소정의 회수만큼 수행된 것으로 결정되는 경우에 상기 추출 수단에 대하여 상기 추출 명령을 발하는 플레시 EEPROM.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970020306A 1996-05-24 1997-05-23 포획전하들을 추출하는 비휘발성 반도체 메모리장치 KR100266521B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15309296A JPH09320287A (ja) 1996-05-24 1996-05-24 不揮発性半導体記憶装置
JP96-153092 1996-05-24

Publications (2)

Publication Number Publication Date
KR970076861A true KR970076861A (ko) 1997-12-12
KR100266521B1 KR100266521B1 (ko) 2000-09-15

Family

ID=15554805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970020306A KR100266521B1 (ko) 1996-05-24 1997-05-23 포획전하들을 추출하는 비휘발성 반도체 메모리장치

Country Status (3)

Country Link
US (1) US5930173A (ko)
JP (1) JPH09320287A (ko)
KR (1) KR100266521B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064596A (en) * 1997-12-26 2000-05-16 Samsung Electronics Co., Ltd. Nonvolatile integrated circuit memory devices and methods of operating same
US6981091B2 (en) * 2001-10-25 2005-12-27 Xilinx,Inc. Using transfer bits during data transfer from non-volatile to volatile memories
JP3980874B2 (ja) * 2001-11-30 2007-09-26 スパンション エルエルシー 半導体記憶装置及びその駆動方法
US7599228B1 (en) * 2004-11-01 2009-10-06 Spansion L.L.C. Flash memory device having increased over-erase correction efficiency and robustness against device variations
JP2007035214A (ja) * 2005-07-29 2007-02-08 Renesas Technology Corp 不揮発性半導体記憶装置
JP2007193862A (ja) 2006-01-17 2007-08-02 Toshiba Corp 不揮発性半導体記憶装置
JP2007257827A (ja) * 2007-04-27 2007-10-04 Spansion Llc 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法
JP2009266356A (ja) * 2008-04-30 2009-11-12 Toshiba Corp Ｎａｎｄ型フラッシュメモリ
JP2010170591A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 不揮発性半導体記憶装置及びその駆動方法
JP4881401B2 (ja) * 2009-03-23 2012-02-22 株式会社東芝 Ｎａｎｄ型フラッシュメモリ
JP2010231872A (ja) * 2009-03-30 2010-10-14 Toppan Printing Co Ltd 不揮発性半導体メモリ装置
JP5347649B2 (ja) * 2009-03-30 2013-11-20 凸版印刷株式会社 不揮発性半導体メモリ装置
US8947940B2 (en) * 2012-01-30 2015-02-03 Freescale Semiconductor, Inc. Structure and method for healing tunnel dielectric of non-volatile memory cells
JP6378123B2 (ja) * 2015-04-02 2018-08-22 株式会社東芝 半導体記憶装置
JP6144741B2 (ja) * 2015-09-28 2017-06-07 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2645122B2 (ja) * 1989-01-20 1997-08-25 株式会社東芝 不揮発性半導体メモリ
US5077691A (en) * 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
EP0458212B1 (en) * 1990-05-22 1996-12-27 Nec Corporation High speed non-volatile programmable read only memory device fabricated by using selective doping technology
JP2709751B2 (ja) * 1990-06-15 1998-02-04 三菱電機株式会社 不揮発性半導体記憶装置およびそのデータ消去方法
JP2790735B2 (ja) * 1991-05-25 1998-08-27 ローム株式会社 不揮発性メモリ
US5452248A (en) * 1991-06-27 1995-09-19 Kabushiki Kaisha Toshiba Method of operating a nonvolatile semiconductor memory device
JPH06291327A (ja) * 1993-04-05 1994-10-18 Nec Corp 半導体不揮発性メモリ
US5563823A (en) * 1993-08-31 1996-10-08 Macronix International Co., Ltd. Fast FLASH EPROM programming and pre-programming circuit design
JP2725575B2 (ja) * 1993-10-28 1998-03-11 日本電気株式会社 不揮発性半導体記憶装置とその書き込み特性回復方法
US5485423A (en) * 1994-10-11 1996-01-16 Advanced Micro Devices, Inc. Method for eliminating of cycling-induced electron trapping in the tunneling oxide of 5 volt only flash EEPROMS
US5600593A (en) * 1994-12-06 1997-02-04 National Semiconductor Corporation Apparatus and method for reducing erased threshold voltage distribution in flash memory arrays

Also Published As

Publication number Publication date
US5930173A (en) 1999-07-27
KR100266521B1 (ko) 2000-09-15
JPH09320287A (ja) 1997-12-12

Similar Documents

Publication Publication Date Title
US7263006B2 (en) Memory block erasing in a flash memory device
US7679961B2 (en) Programming and/or erasing a memory device in response to its program and/or erase history
Skorobogatov Data remanence in flash memory devices
US6567316B1 (en) Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device
KR970076861A (ko) 포획 전하들을 추출하는 비휘발성 반도체 메모리 장치
US7075832B2 (en) Method for erasing an NROM cell
US20030206435A1 (en) Nonvolatile semiconductor storage device and data erasing method
KR970023451A (ko) 불휘발성 반도체 메모리 장치
US8054680B2 (en) Semiconductor device
US7986555B2 (en) Method for programming and erasing an NROM cell
KR970076859A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법
KR100672938B1 (ko) 플래시 메모리를 위한 선택적 소거 방법
JPH1196774A (ja) 不揮発性半導体メモリセルのデータ書き込み方法
KR100408323B1 (ko) Eeprom프로그래밍/소거를위해요구되는고전압의자동결정방법및장치
JP2010033682A (ja) 不揮発性半導体記憶装置
CN109935266B (zh) 一种存储单元漏电处理方法、装置及存储器
JPH1145588A (ja) 不揮発性半導体記憶装置
KR100347548B1 (ko) 플래쉬 메모리 소자의 소거 방법
JPS61165895A (ja) 不揮発性メモリの駆動方法
KR100521321B1 (ko) 플래시 메모리 장치의 소거 방법
JP2630066B2 (ja) 不揮発性半導体記憶装置の消去方法
CN114530180A (zh) 非易失性存储装置及其编程操作方法、存储系统
KR100713997B1 (ko) 반도체 소자의 프로그램 방법
JPH01302597A (ja) 不揮発生半導体記憶装置の制御方式
JPH04205894A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050623

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee