JP2645122B2 - 不揮発性半導体メモリ - Google Patents
不揮発性半導体メモリInfo
- Publication number
- JP2645122B2 JP2645122B2 JP1118689A JP1118689A JP2645122B2 JP 2645122 B2 JP2645122 B2 JP 2645122B2 JP 1118689 A JP1118689 A JP 1118689A JP 1118689 A JP1118689 A JP 1118689A JP 2645122 B2 JP2645122 B2 JP 2645122B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse
- oxide film
- tunnel oxide
- fowler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、電気的に消去可能な不揮発性半導体メモリ
であるEEPROMのプログラム電圧印加方法及び装置に関す
るもので、特にフローティングゲートやSiO2(酸化シリ
コン)と Si3N4(窒化シリコン)の界面準位への電子の注入、引
き抜きを絶縁膜を介するFowler−Nord−heim電流により
行なう場合に使用される不揮発性半導体メモリのプログ
ラム電圧印加方法及び装置に関するものである。
であるEEPROMのプログラム電圧印加方法及び装置に関す
るもので、特にフローティングゲートやSiO2(酸化シリ
コン)と Si3N4(窒化シリコン)の界面準位への電子の注入、引
き抜きを絶縁膜を介するFowler−Nord−heim電流により
行なう場合に使用される不揮発性半導体メモリのプログ
ラム電圧印加方法及び装置に関するものである。
(従来の技術) 第7図は、この種のEEPROM中、 FLOTOX型(floating−gate tunnel oxide)EEROMの一般
的な構成を示したものである。即ち、ソースSとトレン
D間の基板表面上に、絶縁膜OXを介して、コントロール
ゲートCGとフローティングゲートFGから成る積層ゲート
及びセレクトゲートSGが設けられフローティングゲート
FG下の絶縁膜OXの一部分に、フローティングゲートFGに
対する電子の注入/引き抜きを可能にするためのトンネ
ル絶縁膜TOXが設けられている。
的な構成を示したものである。即ち、ソースSとトレン
D間の基板表面上に、絶縁膜OXを介して、コントロール
ゲートCGとフローティングゲートFGから成る積層ゲート
及びセレクトゲートSGが設けられフローティングゲート
FG下の絶縁膜OXの一部分に、フローティングゲートFGに
対する電子の注入/引き抜きを可能にするためのトンネ
ル絶縁膜TOXが設けられている。
上述したような構成のEEPROMのフローティングゲート
FGに対する電子の注入/引き抜きに際して各端子への電
圧印加条件は、表1にて示される通りである。
FGに対する電子の注入/引き抜きに際して各端子への電
圧印加条件は、表1にて示される通りである。
ここで、Vppはプログラム電圧と称されるもので、デ
ータの読出し時の印加電圧よりも高い値(例えば15〜20
V程度)に設定されている。表1において、電子注入に
際しては、コントロールゲートCG、セレクトゲートSGに
対してプログラム電圧Vppを印加するとともに、ドレイ
ンDは接地とし、又、ソースSに関しては開放とする。
一方、電子の引き抜きに際しては、セレクトゲートSG、
ドレインDに対してプログラム電圧Vppを印加するとと
もに、コントロールゲートCGは接地とし、又、ソースS
に関しては開放とする。
ータの読出し時の印加電圧よりも高い値(例えば15〜20
V程度)に設定されている。表1において、電子注入に
際しては、コントロールゲートCG、セレクトゲートSGに
対してプログラム電圧Vppを印加するとともに、ドレイ
ンDは接地とし、又、ソースSに関しては開放とする。
一方、電子の引き抜きに際しては、セレクトゲートSG、
ドレインDに対してプログラム電圧Vppを印加するとと
もに、コントロールゲートCGは接地とし、又、ソースS
に関しては開放とする。
このようにしてフローティングゲートFGへの電子の注
入、引き抜きを行なうことでソースSとドレインDとの
間のチャネルがONになる閾値が可変し、この閾値の相違
によってEEPROMへの書込み(“1")、消去(“0")の区
別を行なっている。
入、引き抜きを行なうことでソースSとドレインDとの
間のチャネルがONになる閾値が可変し、この閾値の相違
によってEEPROMへの書込み(“1")、消去(“0")の区
別を行なっている。
(発明が解決しようとする課題) ところで、上述したEEPROMの電子注入及び引き抜きに
際して印加されるプログラム電圧Vppの波形には、立上
りがなまった(即ち、或る傾斜を持った)台形状のパル
スが用いられている。第2図Aは、従来使用されている
プログラム電圧Vppの波形を示しており、通常、その立
上がり時間は数10μs程度、パルス幅Wは数ms程度に設
定されている。
際して印加されるプログラム電圧Vppの波形には、立上
りがなまった(即ち、或る傾斜を持った)台形状のパル
スが用いられている。第2図Aは、従来使用されている
プログラム電圧Vppの波形を示しており、通常、その立
上がり時間は数10μs程度、パルス幅Wは数ms程度に設
定されている。
第2図Aにて図示したような台形状のパルスがプログ
ラム電圧としてコントロールゲートCG等に印加される
と、トンネル酸化膜TOXには、第2図Bにて図示するよ
うな波形の電界が生じ、またこの電界波形の斜線にて図
示した一定電界の領域において第2図Cにて図示するよ
うな近似的に矩形波のFowler−Nordheim電流が流れる。
このFowler−Nordheim電流は第2図Aに示すコントロー
ルゲート電圧の立上がりの期間にほとんど流れ、コント
ロールゲート電圧がプログラム電圧Vppに達した時点で
ほぼ電子注入/引抜きが終了する。
ラム電圧としてコントロールゲートCG等に印加される
と、トンネル酸化膜TOXには、第2図Bにて図示するよ
うな波形の電界が生じ、またこの電界波形の斜線にて図
示した一定電界の領域において第2図Cにて図示するよ
うな近似的に矩形波のFowler−Nordheim電流が流れる。
このFowler−Nordheim電流は第2図Aに示すコントロー
ルゲート電圧の立上がりの期間にほとんど流れ、コント
ロールゲート電圧がプログラム電圧Vppに達した時点で
ほぼ電子注入/引抜きが終了する。
Fowler−Nordheim電流がトンネル酸化膜TOXを流れる
と、流入電子が絶縁膜TOX中で衝突電離をし正孔を発生
させる。このようにトンネル酸化膜TOX内に発生したホ
ールの一部分は、電子と再結合して消滅するが、残りの
大部分のホールは、トンネル酸化膜TOXにかかっている
電界によりトンネル酸化膜TOXの外に流出する。その
際、一定の確率でトンネル酸化膜TOX中の捕獲準位に捕
まり、ホールのままの状態で残るものが生ずる。このよ
うな現象をホールのトラップという。
と、流入電子が絶縁膜TOX中で衝突電離をし正孔を発生
させる。このようにトンネル酸化膜TOX内に発生したホ
ールの一部分は、電子と再結合して消滅するが、残りの
大部分のホールは、トンネル酸化膜TOXにかかっている
電界によりトンネル酸化膜TOXの外に流出する。その
際、一定の確率でトンネル酸化膜TOX中の捕獲準位に捕
まり、ホールのままの状態で残るものが生ずる。このよ
うな現象をホールのトラップという。
第2図Dは、第2図Bの斜線にて示したような一定電
界領域において第2図Cにて図示した矩形状の電流パル
スがトンネル酸化膜TOXを流れることによってこのトン
ネル酸化膜TOX中に発生するホールの単位体積当りの密
度を示したものである。
界領域において第2図Cにて図示した矩形状の電流パル
スがトンネル酸化膜TOXを流れることによってこのトン
ネル酸化膜TOX中に発生するホールの単位体積当りの密
度を示したものである。
第2図Dにおいて、単位体積当りのホールの総数は、
横軸と曲線とによって画定される面積(ホール密度を時
間によって積分した値)で表わされ、この面積の値にホ
ールがトラップされる確率を乗じた値が1回の電子注入
/引抜きでトラップされたホールの単位体積当りの総数
となる。EEPROMに対する電子の注入、引き抜きが実行さ
れる度に、トンネル酸化膜TOX中にはトラップされたホ
ールが蓄積され、その数がある限定を越えるとトンネル
酸化膜TOXが絶縁破壊に至り、電子の注入、引き抜きが
不可能となる。この現象は、メモリセルの寿命を決定す
る主たる要因となっている。
横軸と曲線とによって画定される面積(ホール密度を時
間によって積分した値)で表わされ、この面積の値にホ
ールがトラップされる確率を乗じた値が1回の電子注入
/引抜きでトラップされたホールの単位体積当りの総数
となる。EEPROMに対する電子の注入、引き抜きが実行さ
れる度に、トンネル酸化膜TOX中にはトラップされたホ
ールが蓄積され、その数がある限定を越えるとトンネル
酸化膜TOXが絶縁破壊に至り、電子の注入、引き抜きが
不可能となる。この現象は、メモリセルの寿命を決定す
る主たる要因となっている。
従って本発明の目的は、フローティングゲートに対す
る1回の電子の注入、引き抜きにおけるトンネル酸化膜
中のホールのトラップを低減させることにより、トンネ
ル酸化膜の絶縁破壊に至るまでの寿命を延ばすことにあ
る。
る1回の電子の注入、引き抜きにおけるトンネル酸化膜
中のホールのトラップを低減させることにより、トンネ
ル酸化膜の絶縁破壊に至るまでの寿命を延ばすことにあ
る。
(課題を解決するための手段) すなわち、本発明による不揮発性半導体メモリは、半
導体基板上のソースとドレインとの間に絶縁膜を介して
コントロールゲートとフローティングゲートとが積層さ
れ、前記コントロールゲートと前記ドレインとの間に電
圧を印加してトンネル酸化膜にFowler−Nordheim電流を
流すことにより前記フローティングゲートに対する電荷
の蓄積/引き抜きを行うようにした不揮発性半導体メモ
リであって、入力電圧を複数個のパルスにするチョッパ
手段と、前記チョッパ手段からの前記複数個のパルスを
パルス毎に順次電圧値が上昇するパルス列とする電圧リ
ミット手段と、前記電圧リミット手段から出力される前
記パルス列を前記コントロールゲートと前記ドレインと
の間に印加する印加手段と、を備え、前記複数個のパル
スのそれぞれに対応して前記Fowler−Nordheim電流を分
割して流すことにより前記トンネル酸化膜の正孔密度の
上昇を抑制し、前記電荷の蓄積/引き抜きの際に前記ト
ンネル酸化膜にトラップされる正孔の密度を低減するよ
うにしたことを特徴とするものとして構成される。
導体基板上のソースとドレインとの間に絶縁膜を介して
コントロールゲートとフローティングゲートとが積層さ
れ、前記コントロールゲートと前記ドレインとの間に電
圧を印加してトンネル酸化膜にFowler−Nordheim電流を
流すことにより前記フローティングゲートに対する電荷
の蓄積/引き抜きを行うようにした不揮発性半導体メモ
リであって、入力電圧を複数個のパルスにするチョッパ
手段と、前記チョッパ手段からの前記複数個のパルスを
パルス毎に順次電圧値が上昇するパルス列とする電圧リ
ミット手段と、前記電圧リミット手段から出力される前
記パルス列を前記コントロールゲートと前記ドレインと
の間に印加する印加手段と、を備え、前記複数個のパル
スのそれぞれに対応して前記Fowler−Nordheim電流を分
割して流すことにより前記トンネル酸化膜の正孔密度の
上昇を抑制し、前記電荷の蓄積/引き抜きの際に前記ト
ンネル酸化膜にトラップされる正孔の密度を低減するよ
うにしたことを特徴とするものとして構成される。
(作 用) 生成された複数個の電圧パルスが順にメモリに印加さ
れる。1つの電圧パルスによって注入又は引き抜かれる
電荷量は1回分の注入又は引き抜かれるべき全電荷量の
一部分であり、複数個の電圧パルスによって全電荷量の
注入/引き抜きが達成される。1つの電圧パルスによっ
て流れるFowler−Nordheim電流のパルスは短いため、そ
れによりトンネル絶縁膜に生じるホールの密度は極めて
小さい。その結果、複数個の電圧パルスによって流れる
複数個のFowler−Nordheim電流パルスによってトラップ
されるホールの数は、1回の電荷注入/引き抜きによる
よりも少ない。
れる。1つの電圧パルスによって注入又は引き抜かれる
電荷量は1回分の注入又は引き抜かれるべき全電荷量の
一部分であり、複数個の電圧パルスによって全電荷量の
注入/引き抜きが達成される。1つの電圧パルスによっ
て流れるFowler−Nordheim電流のパルスは短いため、そ
れによりトンネル絶縁膜に生じるホールの密度は極めて
小さい。その結果、複数個の電圧パルスによって流れる
複数個のFowler−Nordheim電流パルスによってトラップ
されるホールの数は、1回の電荷注入/引き抜きによる
よりも少ない。
(実施例) 以下、図面に基づき本発明の実施例について説明す
る。
る。
第3図は、本発明の第1の実施例に従う EEPROMのプログラム電圧印加装置の構成をを示したブロ
ック図である。
ック図である。
第3図において、昇圧回路1は、与えられた外部電圧
VEXT(例えば、電源電圧5V)を所定のプログラム電圧V
pp(例えば、15〜20V)に昇圧し、該Vppの電圧を持った
矩形状のパルス信号を生成して出力する。チョッパ回路
3は、制御回路5から出力される時間制御信号によっ
て、昇圧回路1から出力される矩形状のパルス信号を所
定幅(幅の狭い)のN個(複数個)のパルス信号にチョ
ップする。リミッタ7はN個のリミッタが並列的に接続
された構成となっており、これら並列的に接続されたN
個のリミッタは各々異なるリミット値を持っている。前
記N個のリミッタには、これら各々のリミッタから出力
されるパルス信号の立上りに所定の傾斜を持たせるため
の時定数回路が組み込まれている。リミッタ7は、制御
回路5から出力されるリミッタ選択信号によって、チョ
ッパ回路3からのパルスの出力タイミングに同期してN
個の並列接続されたリミッタが順に選択的に駆動される
ようになっている。その場合、チョッパ回路3から出力
された最初のパルス信号に対応して最も低いリミット値
を持ったリミッタが最初に駆動され、次いで2番目に出
力されたパルス信号に対応して次に低いリミット値を持
ったリミッタが2番目に駆動され、このようにしてN番
目に出力されたパルス信号に対しては最も高いリミット
値を持ったりリミッタが最後に駆動されるようになって
いる。ここで最も高いリミット値はプログラム電圧Vpp
に設定されている。リミッタ7のこのような動作によ
り、リミッタ7から第1番目のパルスからピーク値が段
階状に上昇して第N番目のパルスでピーク値がプログラ
ム電圧Vppと等しくなるN個のパルス列が出力される。
VEXT(例えば、電源電圧5V)を所定のプログラム電圧V
pp(例えば、15〜20V)に昇圧し、該Vppの電圧を持った
矩形状のパルス信号を生成して出力する。チョッパ回路
3は、制御回路5から出力される時間制御信号によっ
て、昇圧回路1から出力される矩形状のパルス信号を所
定幅(幅の狭い)のN個(複数個)のパルス信号にチョ
ップする。リミッタ7はN個のリミッタが並列的に接続
された構成となっており、これら並列的に接続されたN
個のリミッタは各々異なるリミット値を持っている。前
記N個のリミッタには、これら各々のリミッタから出力
されるパルス信号の立上りに所定の傾斜を持たせるため
の時定数回路が組み込まれている。リミッタ7は、制御
回路5から出力されるリミッタ選択信号によって、チョ
ッパ回路3からのパルスの出力タイミングに同期してN
個の並列接続されたリミッタが順に選択的に駆動される
ようになっている。その場合、チョッパ回路3から出力
された最初のパルス信号に対応して最も低いリミット値
を持ったリミッタが最初に駆動され、次いで2番目に出
力されたパルス信号に対応して次に低いリミット値を持
ったリミッタが2番目に駆動され、このようにしてN番
目に出力されたパルス信号に対しては最も高いリミット
値を持ったりリミッタが最後に駆動されるようになって
いる。ここで最も高いリミット値はプログラム電圧Vpp
に設定されている。リミッタ7のこのような動作によ
り、リミッタ7から第1番目のパルスからピーク値が段
階状に上昇して第N番目のパルスでピーク値がプログラ
ム電圧Vppと等しくなるN個のパルス列が出力される。
デコーダ9は、リミッタ7から出力されたN個のパル
スを、外部から与えられるカラムアドレス信号によって
選択されたEEPROMのワード・カラム・ラインに供給する
ようになっている。
スを、外部から与えられるカラムアドレス信号によって
選択されたEEPROMのワード・カラム・ラインに供給する
ようになっている。
次に、この装置を用いたEEPROMのプログラム電圧印加
方法について、主に第1図A〜第1図Dを参照しながら
説明する。
方法について、主に第1図A〜第1図Dを参照しながら
説明する。
第3図にて図示した昇圧回路1、チョッパゲート3、
リミッタ7を介して生成されたN個の段階状の電圧パル
ス列は、カラムアドレス及びロウアドレスによって選択
されたメモリセルの表1にて示されたプログラム電圧V
ppが印加されるべき端子に印加される。このN個に電圧
パルス列の波形は、第1図Aに示されている。即ち、第
1番目の電圧パルスは、そのピーク値がプログラム電圧
Vppのピーク値Vppよりも低い値のV′ppに設定されてお
り、第2番目の電圧パルスは、そのピーク値が第1番目
の電圧パルスのピーク値V′ppよりも少し高目の値に設
定されている。そして第N番目の電圧パルスに至って始
めてそのピーク値がVppとなる。これらN個の各電圧パ
ルスの立上りは、従来技術に従う電圧パルスの波形を示
す第2図Aと比較対照して明らかなようにかなり急峻に
設定されている。
リミッタ7を介して生成されたN個の段階状の電圧パル
ス列は、カラムアドレス及びロウアドレスによって選択
されたメモリセルの表1にて示されたプログラム電圧V
ppが印加されるべき端子に印加される。このN個に電圧
パルス列の波形は、第1図Aに示されている。即ち、第
1番目の電圧パルスは、そのピーク値がプログラム電圧
Vppのピーク値Vppよりも低い値のV′ppに設定されてお
り、第2番目の電圧パルスは、そのピーク値が第1番目
の電圧パルスのピーク値V′ppよりも少し高目の値に設
定されている。そして第N番目の電圧パルスに至って始
めてそのピーク値がVppとなる。これらN個の各電圧パ
ルスの立上りは、従来技術に従う電圧パルスの波形を示
す第2図Aと比較対照して明らかなようにかなり急峻に
設定されている。
各電圧パルスのピーク値及び立上がり時間を適切に設
定することにより、各電圧パルスの立上がり期間中に第
1図Bに斜線で示すように従来技術に従うトンネル酸化
膜電界(第2図B斜線領域)と同一強度を持ち且つ時間
的に短いパルス幅を持った電界がトンネル酸化膜TOXに
形成され、その時に第1図Cに示すよう従来技術に従う
Fowler−Nordheim電流(第2図C)と同一値を持ち且つ
短いパルス幅を持ったFowler−Nordheim電流がトンネル
酸化膜TOXに流れる。そして、第1図Cに示すN個の短
い電流パルスのパルス幅の加算値が、第2図Cに示す従
来技術に従う電流パルスのパルス幅に一致するようにな
っている。即ち、この実施例は、従来技術に従う単発の
Fowler−Nordheim電流パルスを時間的に分割したN個の
短いFowler−Nordheim電流パルスによって電子注入/引
き抜きを行なうようになっている。
定することにより、各電圧パルスの立上がり期間中に第
1図Bに斜線で示すように従来技術に従うトンネル酸化
膜電界(第2図B斜線領域)と同一強度を持ち且つ時間
的に短いパルス幅を持った電界がトンネル酸化膜TOXに
形成され、その時に第1図Cに示すよう従来技術に従う
Fowler−Nordheim電流(第2図C)と同一値を持ち且つ
短いパルス幅を持ったFowler−Nordheim電流がトンネル
酸化膜TOXに流れる。そして、第1図Cに示すN個の短
い電流パルスのパルス幅の加算値が、第2図Cに示す従
来技術に従う電流パルスのパルス幅に一致するようにな
っている。即ち、この実施例は、従来技術に従う単発の
Fowler−Nordheim電流パルスを時間的に分割したN個の
短いFowler−Nordheim電流パルスによって電子注入/引
き抜きを行なうようになっている。
第1図Cに示す各電流パルスによってトンネル酸化膜
TOX中に生ずるホールの密度は、第1図Dに示されてい
る。その各波形は、従来のホール密度を示す第2図Dの
波形中の破線で示した立上がり初期の部分の波形に一致
している。トンネル酸化膜TOX中のホールの密度は、第
2図Dを参照して明らかなように、一定電界条件下にお
いてFowler−Nordheim電流の流れ始めのときは小さく、
時間の経過とともに次第に大きくなって行く。本実施例
のようにFowler−Nordheim電流パルスの時間幅を短縮す
れば、常にホール密度が小さい領域においてFowler−No
rdheim電流が流れることになる。従って、従来のように
時間幅の長い単発の電流パルスとしてFowler−Nordheim
電流を流す場合に比較して、同量のFowler−Nordheim電
流量に対するホール総数を大幅に低減させることが可能
である。このことは、第1図DのN個の波形の面積の和
と第2図Dの波形の面積とを比較することによっても明
らかである。その結果、トラップされるホール数も大幅
に低減され、メモリセルの寿命が大幅に延びる。
TOX中に生ずるホールの密度は、第1図Dに示されてい
る。その各波形は、従来のホール密度を示す第2図Dの
波形中の破線で示した立上がり初期の部分の波形に一致
している。トンネル酸化膜TOX中のホールの密度は、第
2図Dを参照して明らかなように、一定電界条件下にお
いてFowler−Nordheim電流の流れ始めのときは小さく、
時間の経過とともに次第に大きくなって行く。本実施例
のようにFowler−Nordheim電流パルスの時間幅を短縮す
れば、常にホール密度が小さい領域においてFowler−No
rdheim電流が流れることになる。従って、従来のように
時間幅の長い単発の電流パルスとしてFowler−Nordheim
電流を流す場合に比較して、同量のFowler−Nordheim電
流量に対するホール総数を大幅に低減させることが可能
である。このことは、第1図DのN個の波形の面積の和
と第2図Dの波形の面積とを比較することによっても明
らかである。その結果、トラップされるホール数も大幅
に低減され、メモリセルの寿命が大幅に延びる。
なお、本実施例では、台形波の電圧パルスをコントロ
ールゲートCG、セレクトゲートSG等に印加することとし
て説明したが、台形波の電圧パルスに代えて三角波の電
圧パルスを印加することとしても差支えない。
ールゲートCG、セレクトゲートSG等に印加することとし
て説明したが、台形波の電圧パルスに代えて三角波の電
圧パルスを印加することとしても差支えない。
第5図は、本発明の第2の実施例に従うEEPROMのプロ
グラム電圧印加装置の構成を示したブロック図である。
グラム電圧印加装置の構成を示したブロック図である。
このプログラム電圧印加装置においては、第3図にて
示した第1の実施例に従うプログラム電圧印加装置から
リミッタ7が除去されている。制御回路50は、第3図の
制御回路5に比較してずっと高速の時間制御信号をチョ
ッパ回路30に与える。これにより、チョッパ回路30は昇
圧回路1からの矩形パルスを高速にチョップして極めて
短い時間幅(例えば数μs程度)のM個の電圧パルスを
生成する。また、チョッパされた各電圧パルスの立上り
時間を所定の極めて急峻な値(例えば、1μs程度)に
設定する。このようなM個の極めて短い電圧パルス列が
デコーダ9を通じて選択されたワード・カラム・ライト
に出力される。従来技術に従う電圧パルスの立上り時間
が数10μs程度、又パルス幅が数ms程度に設定されてい
ることを考慮すれば、本実施例に従う電圧パルスの立上
り時間とパルス幅とが極めて短い値に設定されることが
明らかである。
示した第1の実施例に従うプログラム電圧印加装置から
リミッタ7が除去されている。制御回路50は、第3図の
制御回路5に比較してずっと高速の時間制御信号をチョ
ッパ回路30に与える。これにより、チョッパ回路30は昇
圧回路1からの矩形パルスを高速にチョップして極めて
短い時間幅(例えば数μs程度)のM個の電圧パルスを
生成する。また、チョッパされた各電圧パルスの立上り
時間を所定の極めて急峻な値(例えば、1μs程度)に
設定する。このようなM個の極めて短い電圧パルス列が
デコーダ9を通じて選択されたワード・カラム・ライト
に出力される。従来技術に従う電圧パルスの立上り時間
が数10μs程度、又パルス幅が数ms程度に設定されてい
ることを考慮すれば、本実施例に従う電圧パルスの立上
り時間とパルス幅とが極めて短い値に設定されることが
明らかである。
第5図の装置によって生成されたM個の電圧パルス列
の波形を第4図Aに示す。このような極めて急峻な立上
がりを持った電圧パルスを印加した場合には、第4図B,
Cにて第1パルスを例に斜線にて示すように、Fowler−N
ordheim電流は電圧パルスの立上がり期間中における一
定電界期間に流れるだけでなく、電圧パルスが立上がっ
た後の電界低下期間中にも無視できない程度割合のFowl
er−Nordheim電流が流れる。そして、もし、この第1パ
ルスが第4図Aに一点鎖線で示すような十分に長いパル
ス幅Wを有しているならば、第4図Cに一点鎖線で示す
ような波形のFowler−Nordheim電流が流れ、その電流量
は第2図Cに示した従来技術に従うFowler−Nordheim電
流の電流量と等しくなる。しかし、各電圧パルスのパル
ス幅は第4図Aに示したように極めて短く(W′)設定
されているため、Fowler−Nordheim電流は、第4図B斜
線領域に対応する第4図C斜線領域の後端でカットされ
ることになる。
の波形を第4図Aに示す。このような極めて急峻な立上
がりを持った電圧パルスを印加した場合には、第4図B,
Cにて第1パルスを例に斜線にて示すように、Fowler−N
ordheim電流は電圧パルスの立上がり期間中における一
定電界期間に流れるだけでなく、電圧パルスが立上がっ
た後の電界低下期間中にも無視できない程度割合のFowl
er−Nordheim電流が流れる。そして、もし、この第1パ
ルスが第4図Aに一点鎖線で示すような十分に長いパル
ス幅Wを有しているならば、第4図Cに一点鎖線で示す
ような波形のFowler−Nordheim電流が流れ、その電流量
は第2図Cに示した従来技術に従うFowler−Nordheim電
流の電流量と等しくなる。しかし、各電圧パルスのパル
ス幅は第4図Aに示したように極めて短く(W′)設定
されているため、Fowler−Nordheim電流は、第4図B斜
線領域に対応する第4図C斜線領域の後端でカットされ
ることになる。
第2番目の電圧パルスのピーク値は、前記第1番目の
電圧パルスのピーク値と等しいVppに設定されている
が、これによってトンネル酸化膜TOXに生じる電界の強
度は第4図Bに示すように、第1パルスを印加したとき
のトンネル酸化膜電界のピーク値Emaxよりもやや低目の
値となっている。それは、第1パルスにより注入された
電子の量に対応する分だけトンネル酸化膜電界の強度が
低下するからである。第2番目の電圧パルスによって流
れるFowler−Nordheim電流の量は、第4図Cを参照して
明らかなようにトンネル酸化膜電界の低下に対応して、
第1の電流パルスより大幅に減少する。
電圧パルスのピーク値と等しいVppに設定されている
が、これによってトンネル酸化膜TOXに生じる電界の強
度は第4図Bに示すように、第1パルスを印加したとき
のトンネル酸化膜電界のピーク値Emaxよりもやや低目の
値となっている。それは、第1パルスにより注入された
電子の量に対応する分だけトンネル酸化膜電界の強度が
低下するからである。第2番目の電圧パルスによって流
れるFowler−Nordheim電流の量は、第4図Cを参照して
明らかなようにトンネル酸化膜電界の低下に対応して、
第1の電流パルスより大幅に減少する。
このようにして後の電圧パルスになる程、それによっ
て流れるFowler−Nordheim電流の量より小さな値とな
る。そして、第1番目の電流パルスから第M番目の電流
パルスを全部足した総電流量が、パルス幅Wでピーク値
がVppの単発の電圧パルスを印加したときのFowler−Nor
dheim電流(第4図C−点鎖線)の電流量と等しい。
て流れるFowler−Nordheim電流の量より小さな値とな
る。そして、第1番目の電流パルスから第M番目の電流
パルスを全部足した総電流量が、パルス幅Wでピーク値
がVppの単発の電圧パルスを印加したときのFowler−Nor
dheim電流(第4図C−点鎖線)の電流量と等しい。
第4図Dは、このようなFowler−Nordheim電流パルス
によりトンネル酸化膜中に生じるホール密度を示してし
る。もし、第4図Aに一点鎖線で示したごとき大きな時
間幅Wの電圧パルスを印加したときには、ホール密度は
第4図Dに一点鎖線で示されるようになる。これに対し
て本実施例のように極めて短い時間幅W′のM個の電圧
パルスを印加したときには、第4図Dに実線で示される
ようなホール密度となる。この第4図Dにて実線で示さ
れる第2パルス以降の波形は、第4図Dにて一点鎖線で
示される波形中の破線で示される部分の波形に一致して
いる。これら2つの場合のホール密度を比較すれば、後
者は前者よりもホール密度を小さく抑えられることが明
らかであり、従ってトラップされるホール数も低減さ
れ、セルの寿命が延びることが判る。
によりトンネル酸化膜中に生じるホール密度を示してし
る。もし、第4図Aに一点鎖線で示したごとき大きな時
間幅Wの電圧パルスを印加したときには、ホール密度は
第4図Dに一点鎖線で示されるようになる。これに対し
て本実施例のように極めて短い時間幅W′のM個の電圧
パルスを印加したときには、第4図Dに実線で示される
ようなホール密度となる。この第4図Dにて実線で示さ
れる第2パルス以降の波形は、第4図Dにて一点鎖線で
示される波形中の破線で示される部分の波形に一致して
いる。これら2つの場合のホール密度を比較すれば、後
者は前者よりもホール密度を小さく抑えられることが明
らかであり、従ってトラップされるホール数も低減さ
れ、セルの寿命が延びることが判る。
本実施例においては、前記第1の実施例と比較してト
ラップさせるホール数の減少という点ではやや劣るもの
の、それでもトラップされるホール数の従来に比して大
幅に減少させることができ、そのうえ構成が複雑で且つ
複雑困難な制御を必要とするリミッタ7を除去でき、装
置の微細化を図れるという利点がある。
ラップさせるホール数の減少という点ではやや劣るもの
の、それでもトラップされるホール数の従来に比して大
幅に減少させることができ、そのうえ構成が複雑で且つ
複雑困難な制御を必要とするリミッタ7を除去でき、装
置の微細化を図れるという利点がある。
なお、本実施例において、台形波の電圧パルスをコン
トロールゲートCG、セレクトゲートSG等に印加すること
として説明したが、より顕著な効果を得るために、台形
波の電圧パルスに代えて三角波の電圧パルスを印加する
こととしてもよい。
トロールゲートCG、セレクトゲートSG等に印加すること
として説明したが、より顕著な効果を得るために、台形
波の電圧パルスに代えて三角波の電圧パルスを印加する
こととしてもよい。
さらに、第1図A、第4図Aに示すパルス波形の立上
がりは直線的であるが、これは単調増加するものであれ
ば直線的でなくてもよい。
がりは直線的であるが、これは単調増加するものであれ
ば直線的でなくてもよい。
また、第3図、第5図に示すプログラム電圧印加装置
は、EEPROMと同一IC内に形成してもよいし、EEPROMとは
別のICとしてもよい。
は、EEPROMと同一IC内に形成してもよいし、EEPROMとは
別のICとしてもよい。
第6図は、従来技術に従う単発の電圧パルスを用いて
電子の注入/引き抜きを繰り返したときのトンネル酸化
膜の耐久試験特性と、本発明の第2実施例に従う複数個
の電圧パルスを用いて電子の注入/引き抜きを繰り返し
たときの耐久試験特性とを比較した特性比較図である。
電子の注入/引き抜きを繰り返したときのトンネル酸化
膜の耐久試験特性と、本発明の第2実施例に従う複数個
の電圧パルスを用いて電子の注入/引き抜きを繰り返し
たときの耐久試験特性とを比較した特性比較図である。
第6図を参照して明らかなように、初期の閾値ウィン
ドウ(電子の注入時と引き抜き時のコントロールゲート
CGから見たチャンネルの閾値の差)を同一として測定を
始めたにも拘らず、本発明に従うものの方が閾値ウィン
ドウの狭まり方が緩やかで、かつトンネル酸化膜破壊に
至るまでのプログラム回数が6×106回と従来技術に従
うプログラム回数2〜3×106回よりも大幅に多くなっ
ている。即ち、本発明に従えば、メモリセルの信頼性の
向上が図れ、かつ寿命を大幅に延ばすことが可能となっ
たことを示している。
ドウ(電子の注入時と引き抜き時のコントロールゲート
CGから見たチャンネルの閾値の差)を同一として測定を
始めたにも拘らず、本発明に従うものの方が閾値ウィン
ドウの狭まり方が緩やかで、かつトンネル酸化膜破壊に
至るまでのプログラム回数が6×106回と従来技術に従
うプログラム回数2〜3×106回よりも大幅に多くなっ
ている。即ち、本発明に従えば、メモリセルの信頼性の
向上が図れ、かつ寿命を大幅に延ばすことが可能となっ
たことを示している。
以上説明したように、本発明によれば、1回分の注入
又は引き抜くべき電荷量の一部分だけを1つのパルスで
注入又は引き抜けるような電圧パルスを複数個生成し、
この複数個の電圧パルスによって1回分の電子の注入/
引き抜きを行なうようにしているので、1つの電圧パル
スの印加によって流れるFowler−Nordheim電流のパルス
幅は極めて短くなり、トンネル酸化膜TOX中のホール密
度を極めて小さく抑えられるため複数個の電圧パルス印
加によるホール総数も従来に比して大幅に減少するの
で、1回の注入/引き抜き当りのトラップされたホール
数が減少し、よってトンネル酸化膜が絶縁破壊に至るま
での寿命が大幅に延びるという効果が得られる。
又は引き抜くべき電荷量の一部分だけを1つのパルスで
注入又は引き抜けるような電圧パルスを複数個生成し、
この複数個の電圧パルスによって1回分の電子の注入/
引き抜きを行なうようにしているので、1つの電圧パル
スの印加によって流れるFowler−Nordheim電流のパルス
幅は極めて短くなり、トンネル酸化膜TOX中のホール密
度を極めて小さく抑えられるため複数個の電圧パルス印
加によるホール総数も従来に比して大幅に減少するの
で、1回の注入/引き抜き当りのトラップされたホール
数が減少し、よってトンネル酸化膜が絶縁破壊に至るま
での寿命が大幅に延びるという効果が得られる。
【図面の簡単な説明】 第1図A、第1図B、第1図C、第1図Dは、本発明方
法の第1の実施例における印加電圧、トンネル酸化膜電
界、Fowler−Nordheim電流及びホール発生密度の波形
図、第2図A、第2図B、第2図C、第2図Dは、従来
の方法における印加電圧、トンネル酸化膜電界、Fowler
−Nordheim電流及びホール密度の波形図、第3図は、本
発明の第1の実施例に従う不揮発性半導体メモリのプロ
グラム電圧印加装置のブロック図、第4図A、第4図
B、第4図C、第4図Dは、本発明方法の第2の実施例
における印加電圧、トンネル酸化膜電界、Fowler−Nord
heim電流及びホール密度の波形図、第5図は、本発明の
第2の実施例に従う不揮発性半導体メモリのプログラム
電圧印加装置のブロック図、第6図は、本発明の第2の
実施例に従う複数個の電圧パルスを用いて電子の注入/
引き抜きを繰り返したときのトンネル酸化膜の耐久試験
特性と、従来技術に従う単発の電圧パルスを用いて電子
の注入/引き抜きを繰り返したときのトンネル酸化膜の
耐久試験特性とを比較した特性比較図、第7図は、FLOT
OX型EEPROMの一般的構成を示した断面構造図である。 1……昇圧回路、3,30……チョッパ回路、5,50……制御
回路、7……リミッタ、9……デコーダ。
法の第1の実施例における印加電圧、トンネル酸化膜電
界、Fowler−Nordheim電流及びホール発生密度の波形
図、第2図A、第2図B、第2図C、第2図Dは、従来
の方法における印加電圧、トンネル酸化膜電界、Fowler
−Nordheim電流及びホール密度の波形図、第3図は、本
発明の第1の実施例に従う不揮発性半導体メモリのプロ
グラム電圧印加装置のブロック図、第4図A、第4図
B、第4図C、第4図Dは、本発明方法の第2の実施例
における印加電圧、トンネル酸化膜電界、Fowler−Nord
heim電流及びホール密度の波形図、第5図は、本発明の
第2の実施例に従う不揮発性半導体メモリのプログラム
電圧印加装置のブロック図、第6図は、本発明の第2の
実施例に従う複数個の電圧パルスを用いて電子の注入/
引き抜きを繰り返したときのトンネル酸化膜の耐久試験
特性と、従来技術に従う単発の電圧パルスを用いて電子
の注入/引き抜きを繰り返したときのトンネル酸化膜の
耐久試験特性とを比較した特性比較図、第7図は、FLOT
OX型EEPROMの一般的構成を示した断面構造図である。 1……昇圧回路、3,30……チョッパ回路、5,50……制御
回路、7……リミッタ、9……デコーダ。
Claims (1)
- 【請求項1】半導体基板上のソースとドレインとの間に
絶縁膜を介してコントロールゲートとフローティングゲ
ートとが積層され、前記コントロールゲートと前記ドレ
インとの間に電圧を印加してトンネル酸化膜にFowler−
Nordheim電流を流すことにより前記フローティングゲー
トに対する電荷の蓄積/引き抜きを行うようにした不揮
発性半導体メモリであって、 入力電圧を複数個のパルスにするチョッパ手段と、 前記チョッパ手段からの前記複数個のパルスをパルス毎
に順次電圧値が上昇するパルス列とする電圧リミット手
段と、 前記電圧リミット手段から出力される前記パルス列を前
記コントロールゲートと前記ドレインとの間に印加する
印加手段と、 を備え、前記複数個のパルスのそれぞれに対応して前記
Fowler−Nordheim電流を分割して流すことにより前記ト
ンネル酸化膜の正孔密度の上昇を抑制し、前記電荷の蓄
積/引き抜きの際に前記トンネル酸化膜にトラップされ
る正孔の密度を低減するようにしたことを特徴とする不
揮発性半導体メモリ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1118689A JP2645122B2 (ja) | 1989-01-20 | 1989-01-20 | 不揮発性半導体メモリ |
US07/448,358 US5068827A (en) | 1989-01-20 | 1989-12-11 | Method of applying a program voltage for a non-volatile semiconductor memory and apparatus for implementing the same |
EP89123045A EP0379693B1 (en) | 1989-01-20 | 1989-12-13 | A non-volatile semiconductor memory device having a circuit for applying a program voltage |
DE68921189T DE68921189T2 (de) | 1989-01-20 | 1989-12-13 | Nichtflüchtiger Halbleiterspeicher mit Schaltkreis zum Anlegen einer Programmierspannung. |
KR1019900000631A KR930001655B1 (ko) | 1989-01-20 | 1990-01-19 | 불휘발성 반도체메모리의 프로그램전압인가방법 및 그 프로그램 전압 인가장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1118689A JP2645122B2 (ja) | 1989-01-20 | 1989-01-20 | 不揮発性半導体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02193398A JPH02193398A (ja) | 1990-07-31 |
JP2645122B2 true JP2645122B2 (ja) | 1997-08-25 |
Family
ID=11771039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1118689A Expired - Lifetime JP2645122B2 (ja) | 1989-01-20 | 1989-01-20 | 不揮発性半導体メモリ |
Country Status (5)
Country | Link |
---|---|
US (1) | US5068827A (ja) |
EP (1) | EP0379693B1 (ja) |
JP (1) | JP2645122B2 (ja) |
KR (1) | KR930001655B1 (ja) |
DE (1) | DE68921189T2 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5452251A (en) * | 1992-12-03 | 1995-09-19 | Fujitsu Limited | Semiconductor memory device for selecting and deselecting blocks of word lines |
US5418743A (en) * | 1992-12-07 | 1995-05-23 | Nippon Steel Corporation | Method of writing into non-volatile semiconductor memory |
DE69325505T2 (de) * | 1993-02-19 | 1999-10-28 | Stmicroelectronics S.R.L., Agrate Brianza | Programmierungsverfahren einer EEPROM-Zelle mit doppelter Polysiliziumschicht |
JPH0745730A (ja) * | 1993-02-19 | 1995-02-14 | Sgs Thomson Microelettronica Spa | 2レベルのポリシリコンeepromメモリ・セル並びにそのプログラミング方法及び製造方法、集積されたeeprom記憶回路、eepromメモリ・セル及びそのプログラミング方法 |
EP0612108B1 (en) * | 1993-02-19 | 2001-07-04 | STMicroelectronics S.r.l. | Double polysilicon EEPROM cell and corresponding manufacturing process |
GB2283345B (en) * | 1993-05-11 | 1997-11-12 | Nippon Kokan Kk | Non-volatile memory device and method for adjusting the threshold value thereof |
JP3462894B2 (ja) * | 1993-08-27 | 2003-11-05 | 株式会社東芝 | 不揮発性半導体メモリ及びそのデータプログラム方法 |
US6091639A (en) | 1993-08-27 | 2000-07-18 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and data programming method |
JPH07169861A (ja) * | 1993-12-14 | 1995-07-04 | Nec Corp | 不揮発性半導体記憶装置 |
US5623444A (en) * | 1994-08-25 | 1997-04-22 | Nippon Kokan Kk | Electrically-erasable ROM with pulse-driven memory cell transistors |
JP2701757B2 (ja) * | 1994-10-20 | 1998-01-21 | 日本電気株式会社 | 半導体記憶装置の書き込み方法 |
US5694356A (en) * | 1994-11-02 | 1997-12-02 | Invoice Technology, Inc. | High resolution analog storage EPROM and flash EPROM |
US5661686A (en) * | 1994-11-11 | 1997-08-26 | Nkk Corporation | Nonvolatile semiconductor memory |
US5615146A (en) * | 1994-11-11 | 1997-03-25 | Nkk Corporation | Nonvolatile memory with write data latch |
US5808338A (en) * | 1994-11-11 | 1998-09-15 | Nkk Corporation | Nonvolatile semiconductor memory |
US5602779A (en) * | 1994-11-11 | 1997-02-11 | Nkk Corporation | Nonvolatile multivalue memory |
US6353554B1 (en) | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
JPH08329691A (ja) * | 1995-05-30 | 1996-12-13 | Nkk Corp | 不揮発性半導体記憶装置 |
JPH0945094A (ja) * | 1995-07-31 | 1997-02-14 | Nkk Corp | 不揮発性半導体記憶装置 |
JPH0945090A (ja) * | 1995-07-31 | 1997-02-14 | Nkk Corp | 不揮発性半導体記憶装置 |
JPH09320287A (ja) * | 1996-05-24 | 1997-12-12 | Nec Corp | 不揮発性半導体記憶装置 |
US5675546A (en) * | 1996-06-07 | 1997-10-07 | Texas Instruments Incorporated | On-chip automatic procedures for memory testing |
US5805499A (en) * | 1997-02-28 | 1998-09-08 | Advanced Micro Devices, Inc. | Channel hot-carrier page write for NAND applications |
US6081453A (en) * | 1997-04-15 | 2000-06-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
GB2325546B (en) * | 1997-05-21 | 2001-10-17 | Motorola Inc | Electrically programmable memory and method of programming |
US6850441B2 (en) * | 2002-01-18 | 2005-02-01 | Sandisk Corporation | Noise reduction technique for transistors and small devices utilizing an episodic agitation |
JP2013041654A (ja) * | 2011-08-19 | 2013-02-28 | Toshiba Corp | 不揮発性記憶装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6044754B2 (ja) * | 1978-06-02 | 1985-10-05 | 三洋電機株式会社 | アナログ・メモリ−のドリフト補償回路 |
DE2828855C2 (de) * | 1978-06-30 | 1982-11-18 | Siemens AG, 1000 Berlin und 8000 München | Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s) |
IT1224062B (it) * | 1979-09-28 | 1990-09-26 | Ates Componenti Elettron | Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile |
JPS5727493A (en) * | 1980-07-24 | 1982-02-13 | Fujitsu Ltd | Semiconductor storage device and its write-in method |
JPS61239497A (ja) * | 1985-04-16 | 1986-10-24 | Seiko Instr & Electronics Ltd | 半導体不揮発性メモリの書込み方法 |
JPS63142595A (ja) * | 1986-12-05 | 1988-06-14 | Nissan Motor Co Ltd | 不揮発性記憶装置 |
FR2616953B1 (fr) * | 1987-06-16 | 1989-08-25 | Thomson Semiconducteurs | Memoire eprom effacable par impulsions |
JPH02118994A (ja) * | 1988-10-26 | 1990-05-07 | New Japan Radio Co Ltd | Eeprom書き換え方法 |
US4964081A (en) * | 1989-08-11 | 1990-10-16 | Cray Research, Inc. | Read-while-write ram cell |
-
1989
- 1989-01-20 JP JP1118689A patent/JP2645122B2/ja not_active Expired - Lifetime
- 1989-12-11 US US07/448,358 patent/US5068827A/en not_active Expired - Lifetime
- 1989-12-13 DE DE68921189T patent/DE68921189T2/de not_active Expired - Fee Related
- 1989-12-13 EP EP89123045A patent/EP0379693B1/en not_active Expired - Lifetime
-
1990
- 1990-01-19 KR KR1019900000631A patent/KR930001655B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5068827A (en) | 1991-11-26 |
EP0379693A3 (en) | 1991-07-03 |
DE68921189D1 (de) | 1995-03-23 |
KR900012266A (ko) | 1990-08-03 |
KR930001655B1 (ko) | 1993-03-08 |
EP0379693B1 (en) | 1995-02-15 |
EP0379693A2 (en) | 1990-08-01 |
DE68921189T2 (de) | 1995-07-20 |
JPH02193398A (ja) | 1990-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2645122B2 (ja) | 不揮発性半導体メモリ | |
US5485423A (en) | Method for eliminating of cycling-induced electron trapping in the tunneling oxide of 5 volt only flash EEPROMS | |
US7035145B2 (en) | Programming methods for multi-level flash EEPROMs | |
US6169693B1 (en) | Self-convergence of post-erase threshold voltages in a flash memory cell using transient response | |
US4434478A (en) | Programming floating gate devices | |
US6614693B1 (en) | Combination erase waveform to reduce oxide trapping centers generation rate of flash EEPROM | |
US5258949A (en) | Nonvolatile memory with enhanced carrier generation and method for programming the same | |
JPH09162313A (ja) | 不揮発性半導体記憶装置およびその使用方法 | |
JP2004179626A (ja) | Sonosセルが採用されたnor型のフラッシュメモリ素子の動作方法 | |
JP2001325793A (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 | |
US5838618A (en) | Bi-modal erase method for eliminating cycling-induced flash EEPROM cell write/erase threshold closure | |
US6055183A (en) | Erase method of flash EEPROM by using snapback characteristic | |
US6122201A (en) | Clipped sine wave channel erase method to reduce oxide trapping charge generation rate of flash EEPROM | |
US5862078A (en) | Mixed mode erase method to improve flash eeprom write/erase threshold closure | |
US6172908B1 (en) | Controlled hot-electron writing method for non-volatile memory cells | |
JP2794974B2 (ja) | 不揮発性半導体記憶装置の起動方法 | |
US5903499A (en) | Method to erase a flash EEPROM using negative gate source erase followed by a high negative gate erase | |
US6049484A (en) | Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase | |
US6711062B1 (en) | Erase method of split gate flash memory reference cells | |
US5949717A (en) | Method to improve flash EEPROM cell write/erase threshold voltage closure | |
JP3425881B2 (ja) | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置におけるデータの消去方法 | |
KR102134505B1 (ko) | 분리형 게이트, 비휘발성 메모리 셀들을 프로그래밍하기 위한 시스템 및 방법 | |
JPH09260514A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |