JPS63142595A - 不揮発性記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体の不揮発性記憶装置に関し。

特にメモリ・セルへの書込みパルスの技術に関するもの
である。

〔従来技術〕

従来の不揮発性記憶装置の書込み回路としては、例えば
第４図に示すごときものがある。

第４図の装置は、アイイーイーイー、ジャーナルオブソ
リッド・ステートサーキット（ＩＥＥＰ、、　Ｊｏｕｒ
ｎａｌ　ｏｆ　５ｏｌｉｄ−３ｔａｔｅ　Ｃ１ｒｃｕｉ
ｔｓ、５Ｃ−１７，１９８２）に記載されているもので
あり、電気的に書換え可能な不揮発性メモリ（ＥＥＰＲ
ＯＭ）である。

まず、第４図（Ａ）は全体のブロック図であり、ライト
信号ＷＥが立ち下がるとそれが書込み命令となり、コン
トロール回路１によって書込みコントロール信号が各ブ
ロックへ送られる。そして、アドレス・ラッチ回路４で
アドレスを取り込み、また、データ・ラッチ回路６でデ
ータを取り込む。

更に、タイミング回路２によって書込みに必要なパルス
を発生する。このパルスの幅は通常ｍｓのオーダである
。

上記の書込みパルスによってスイッチ回路３がオンにな
り、書込み用の高電圧ＶＰＰをｌ１ｌｓのオーダの時間
だけメモリ・セル５に加えると、該メモリ・セルのフロ
ーティング・ゲートにおいて電子の放出あるいは注入が
生じ、データが記憶される。

〔発明が解決しようとする問題点〕

上記のごとき従来の不揮発性記憶装置においては、通常
、論理ゲート間の遅延時間が闇のオーダであるのに対し
、前記のような酩のタイミングを作るため、チップ面積
の増大を引き起こすという問題があった。

例えば、第４図（Ｂ）は、前記第４図（Ａ）のタイミン
グ回路２の一例図であるが、この回路においては、キャ
パシタＣ□に充電する電流の大きさによってタイミング
をコントロールしている。

そして、閣のオーダを作るため、上記のキャパシタＣ１
は例えば５５００ＰＦであり、このようなキャパシタを
半導体チップ内に作るとするとｍ１ｌｌ平方オーダの面
積が必要となる。なお、前記の文献においては、このキ
ャパシタは外付けとなっている。

上記のように低電流回路あるいは抵抗素子とキャパシタ
とによって遅延回路を作るわけであるが１、半導体基板
上に上記のような大容量のキャパシタを作ると極めて大
きな面積を必要とするという問題があり、また、上記の
例のように独立したタイミング回路で書込みパルスを作
る場合には、タイミングのバラツキがあるため、実際の
書込み時間（すなわちメモリ・セルのフローティング・
ゲートへの電子の注入・放出に要する時間）よりも長め
に余裕をもって書込みをしなければならない。

そのため、メモリ・セルに余分なストレスをかけること
になり、寿命が短くなるという問題がある。

また上記の余裕分だけ書込みの速度も当然遅くなる。

本発明は、上記のごとき従来技術の問題を解決するため
になされたものであり、書込み時間が速く、また小型で
長寿命の不揮発性記憶装置を提供することを目的とする
ものである。

〔問題を解決するための手段〕

上記の目的を達成するため本発明においては、書込み用
の高電圧を出力する昇圧手段と、記憶内容のＩＩ　Ｏ＋
＋レベルに対応する所定の基準電位を出力する第１基準
電位手段と、記憶内容のパ１”レベルに対応する所定の
基準電位を出力する第２基準電位手段と、書込み時に上
記昇圧手段の高電圧と上記第１基準電位手段の所定電位
と上記第２基準電位手段の所定電位とのいずれかを切り
換えて上記メモリ・セルに与える切換え手段（例えば後
記第１図のスイッチ回路１５とデータ切換え回路１６）
と、書込み時に上記メモリ・セルに電流が流入・流出し
ているか否かを検出する検出手段と、上記メモリ・セル
の状態が“０″レベルのときに書込みデータが“１”レ
ベルの場合は上記昇圧手段の高電圧と上記第２基準電位
手段の所定電位とを交互に切り換えて上記メモリ・セル
に与え上記第２基準電位手段の所定電位を与えている状
態のとき上記検出手段の検出結果で電流が流入していな
い状態になるまで上記昇圧手段の高電圧によって書込み
を行なわせ、また上記メモリ・セルの状態が１”レベル
のときに書込みデータが“０ルベルの場合は上記昇圧手
段の高電圧と上記第１基準電位手段の所定電位とを交互
に切り換えて上記メモリ・セルに与え上記第１基準電位
手段の所定電位を与えている状態のとき上記検出手段の
検出結果で電流が流出する状態になるまで書込みを行な
わせるように上記切換え手段を制御するコントロール手
段とを備えるように構成している。

すなわち、本発明においては、メモリ・セルの閾値の変
化を自動的にモニタし、書込みパルス幅を自己整合的に
作るように構成しているので、書込み終了と同時に高電
圧の印加を停止することが出来、余分なストレスをメモ
リ・セルに加える必要がなくなるので、長寿命となる。

また、肥オーダのパルス信号を予め作る必要がないので
、大面積のキャパシタが不要となり、しかもパルスに対
するマージンが不必要となるため、書込み速度も速くす
ることが出来る。

〔発明の実施例〕

第１図は、本発明の一実施例図である。

第１図において、１１は不揮発性のメモリ・セルによっ
て構成したメモリ・セル・アレイ、１２は書込みに必要
な高電圧Ｖ　ｐｐを発生する昇圧回路、１３は（ｌ　Ｏ
Ｉ＋レベルに対応した所定の基準電位を出力する第１基
準電位回路、１４は“１”レベルに対応した所定の基準
電位を出力する第２基準電位回路、１５は昇圧回路の高
電圧と第１及び第２基準電位回路の基準電位をそれぞれ
切り換えていずれか１つを書込み信号Ｗとして送出する
スイッチ回路、１６は“０″から“１”への書込み時と
“１”から１１０　ＩＴへの書込み時とで昇圧回路の高
電圧ＶＰＰを切り換えて該当するメモリ・セルに与える
データ切換え回路、１７はメモリ・セル・アレイ１１に
電流が流入・流出しているか否かを検出するセンスアン
プ（例えば読出し用のセンス・アンプを兼用する）、１
８はスイッチ回路１５及びデータ切換え回路１６の切り
換え動作を制御するコントロール回路、１９は書き換え
るデータを取込んでコントロール回路１８へ送るデータ
ラッチ回路、２０はスイッチ回路の動作を切り換えるタ
イマ回路である。

次に、第２図は第１図の回路におけるメモリ・セルの閾
値電圧の特性図、第３図はメモリ・セルのゲート電位と
ドレイン電流との関係図である。

以下、第２図及び第３図に基づいて第１図の回路の作用
を説明する。

まず、メモリ・セルへの書込みについて説明する。

メモリ・セルは、フローティング・ゲートを有するＭｏ
Ｓトランジスタで構成されている。そしてこのフロティ
ング・ゲートに電子を注入又は放出することによってデ
ータを記憶するようになっている。

上記の電子の注入・放出は次のようにして行なわれる。

すなわち、メモリ・セルを構成しているＭｏＳトランジ
スタのゲート電圧をＶＧ、　ドレイン電圧をＶＤとすれ
ば、Ｖｅ＝ＯでＶｏ＝Ｖｐｐのときはフロティング・ゲ
ートから電子が放出され。

逆に、Ｖ　ａ　”　Ｖ　ｐ　ｐでＶｏ＝Ｏのときはフロ
ティング・ゲートに電子が注入される。そしてフローテ
ィング・ゲートに電子が十分に注入された状態のときの
記憶値がｌ　ｌ　Ｔｌ、電子が十分に放出された状態の
ときの記憶値が“０”となる。

前記のデータ切換え回路１６は、データ・ラッチ回路１
９の信号に応じてコントロール回路１８から与えられる
制御信号に対応して、そのときの書込みデータ（“１″
から０”へか、又は１１０”からＩｔ　Ｉ　ＩＩへか）
に応じて、そのとき書込むべきメモリ・セルのゲート電
圧ｖＧとドレイン電圧ＶＤとを前記のいずれかの組合せ
に切り換えるものである。

次に、書込み時の作用について説明する。

まず、外部から書込み命令が与えられると、昇圧回路１
２が作動して、書込みに必要な高電圧ＶＰＰを発生する
。

スイッチ回路１５はコントロール回路１８がらの信号に
よって制御され、まず、信号Ｓｖが立上がって伝送ゲー
トＴＶがオンになり、高電圧ＶＰＰが書込み信号Ｗとし
てメモリ・セル・アレイ１１へ送られる。このときメモ
リ・セルの閾値はメモリ・セルのフローティング・ゲー
トへの電子の注入・放出に応じて第３図に示すように変
化する。すなわち、電子がフローティング・ゲートに注
入されると、閾値電圧は上昇し、ＶｔｈＨになり、逆に
電子が放出すると閾値電圧は低下してＶｔｈＬとなる。

例えば、メモリ・セルがＩＩ　Ｏ７１の状態で書込みた
いデータが“１”である場合には、前記のごとくデータ
切換え回路１６によって当該メモリ・セルのゲート電圧
とドレイン電圧とが、Ｖ　ａ　”　Ｖ　ｐ　ｐ、Ｖｏ＝
Ｏに接続され、それによって電子の注入が行なわれ、メ
モリ・セルの閾値は上昇して行く。

このときコントロール回路１８の信号によって伝送ゲー
トＴＶを閉じ、伝送ゲートＴ１を開けると、書込み信号
Ｗはデータ１１１　ＩＩに対応した基準電位Ｖ　ｒｌと
なる。この状態においてメモリ・セルの読出しに使うセ
ンスアンプ１７あるいは他の回路を用いてメモリ・セル
に電流が流れるかどうかを判断する（疑似読出し動作）
。

書込みが十分に行なわれていない場合には、ｖｒｌ＞Ｖ
ｔｈ、すなわちメモリ・セルのそのときの閾値電圧Ｖ　
ｔ　ｈが基準電位■ｒ１より低いので、この状態におい
てはメモリ・セルに電流が流れ込む。

その場合には再びコントロール回路１８の信号によって
、伝送ゲートＴ１を閉じて伝送ゲートＴＶを開くことに
より、書込み信号Ｗを高電圧■Ｐｐとしてさらに書込み
を続ける。なお、このときの瞬間的な電圧降下を防ぐた
めにキャパシタｃｐｐが設けられている。

また、■、□〈Ｖえｈとなって書込みがほぼ終了してい
るときにはメモリ・セルには電流が流れない。

この状態になった場合には、書込み信号Ｗの電荷を放電
した後に伝送ゲートＴＶを閉じて書込みを終了する。

なお、Ｖ　Ｙｌ　）　Ｖ　ｔｈの状態で書込み信号Ｗと
して高電圧ＶＰＰが与えられているときには、タイマ回
路２０によって定期的に伝送ゲートＴｖを閉じ、伝送ゲ
ートＴ１を開いて前記と同様に書込みが終了したか否か
を定期的に判定する。

一方、メモリ・セルが１１１　ＩＩの状態で書込みたい
データが“０”である場合には、前記のごとくデータ切
換え回路１６によって当該メモリ・セルのゲート電圧と
ドレイン電圧とが、Ｖｏ＝Ｏ，ＶＤ＝ＶＰＰに接続され
、それによって電子の放出が行なわれ、メモリ・セルの
閾値は低下して行く。このときコントロール回路１８の
信号によって伝送ゲートＴ、Ｊを閉じ、伝送ゲートＴ。

を開けると、書込み信号Ｗはデータ“０”に対応した基
準電位■７゜になる。この状態においてメモリ・セルの
読出しに使うセンスアンプ１７あるいは他の回路を用い
てメモリ・セルから電流が流出しているかどうかを判断
する。

書込みが十分に行なわれていない場合には、Ｖ　ｒｅ　
＜　Ｖ　ｔ　ｈ、すなわちメモリ・セルのそのときの閾
値電圧ｖｔｈが基準電位Ｖ、。より高いので、この状態
においてはメモリ・セルから電流が流出しない。その場
合には再びコントロール回路１８の信号によって、伝送
ゲートＴ。を閉じて伝送ゲートＴＶを開くことにより、
書込み信号Ｗを高電圧ＶＰＰとしてさらに書込みを続け
る。

また、■、。）　Ｖ　ｔ　ｈとなって書込みがほぼ終了
しているときにはメモリ・セルから電流が流出する。

この状態になった場合には、書込み信号Ｗの電荷を放電
した後に伝送ゲートＴＶを閉じて書込みを終了する。

なおこの場合も、ｖ　ｒｏ＜　ｖゎｈの状態で書込み信
号Ｗとして高電圧ＶＰＰが与えられているときには、タ
イマ回路２０によって定期的に伝送ゲートＴｖを閉じ、
伝送ゲートＴ。を開いて前記と同様に書込みが終了した
か否かを定期的に判定する。

なお、メモリ・セルの現在の状態と書込みたいデータと
が同じ場合には、最初の判定において電子が流入・流出
しないので直ちに終了することになる。

〔発明の効果〕

以上説明したごとく、本発明においては、基準電位回路
によって書込み信号を定期的に疑似読出し電位にしてそ
の書込み状態を判別し、書込みが終了したら書込みを停
止するように構成しているので、書込みの終了と共に高
電圧の印加を停止することが出来る。そのため、余分な
ストレスをメモリ・セルに加える必要がなくなるので長
寿命となる。また、書込みパルス幅を自己整合的に用い
、ｍｓのオーダのパルス信号を作る必要がないので、大
容量のキャパシタ等が不要になり、半導体チップを小型
化することが出来ると共に外付は部品も不必要となる。

さらに、パルスに対する余裕が不必要となるため、書込
み速度も向上させることが出来る、等の多くの優れた効
果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例図、第２図は第１図の回路に
おけるメモリ・セルの閾値電圧の特性図、第３図はメモ
リ・セルのゲート電位とドレイン電流との特性図、第４
図は従来装置の一例図である。 〈符号の説明〉 １】・・・メモリ・セル・アレイ １２・・・昇圧回路　　　　　１３・・・第１基準電位
回路１４・・・第２基準電位回路　１５・・・スイッチ
回路１６・・・データ切換え回路　１７・・・センス・
アンプ１８・・・コントロール回路　１９・・・データ
・ラッチ回路２０・・・タイマ回路 代理人弁理士　　中　村　純之助 弊２雫 矛３図 穿４１混ユ （Ｂ）

Claims (1)

【特許請求の範囲】
1. 　記憶内容を電気的に書換え可能な不揮発性のメモリ・
   セルと、該メモリ・セルにデータを電気的に書込む手段
   と、上記のデータを読み出す手段とを備えた不揮発性記
   憶装置において、書込み用の高電圧を出力する昇圧手段
   と、記憶内容の“０”レベルに対応する所定の基準電位
   を出力する第１基準電位手段と、記憶内容の“１”レベ
   ルに対応する所定の基準電位を出力する第２基準電位手
   段と、書込み時に上記昇圧手段の高電圧と上記第１基準
   電位手段の所定電位と上記第２基準電位手段の所定電位
   とのいずれかを切り換えて上記メモリ・セルに与える切
   換え手段と、書込み時に上記メモリ・セルに電流が流入
   ・流出しているか否かを検出する検出手段と、上記メモ
   リ・セルの状態が“０”レベルのときに書込みデータが
   “１”レベルの場合は上記昇圧手段の高電圧と上記第２
   基準電位手段の所定電位とを交互に切り換えて上記メモ
   リ・セルに与え上記第２基準電位手段の所定電位を与え
   ている状態のとき上記検出手段の検出結果で電流が流入
   していない状態になるまで上記昇圧手段の高電圧によっ
   て書込みを行なわせ、また上記メモリ・セルの状態が“
   １”レベルのときに書込みデータが“０”レベルの場合
   は上記昇圧手段の高電圧と上記第１基準電位手段の所定
   電位とを交互に切り換えて上記メモリ・セルに与え上記
   第１基準電位手段の所定電位を与えている状態のとき上
   記検出手段の検出結果で電流が流出する状態になるまで
   書込みを行なわせるように上記切換え手段を制御するコ
   ントロール手段とを備えた不揮発性記憶装置。