JPH02193398A - 不揮発性半導体メモリ - Google Patents

不揮発性半導体メモリ

Info

Publication number
JPH02193398A
JPH02193398A JP1011186A JP1118689A JPH02193398A JP H02193398 A JPH02193398 A JP H02193398A JP 1011186 A JP1011186 A JP 1011186A JP 1118689 A JP1118689 A JP 1118689A JP H02193398 A JPH02193398 A JP H02193398A
Authority
JP
Japan
Prior art keywords
pulse
voltage
program voltage
semiconductor memory
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1011186A
Other languages
English (en)
Other versions
JP2645122B2 (ja
Inventor
Seiji Yamada
誠司 山田
Kiyomi Naruge
清実 成毛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1118689A priority Critical patent/JP2645122B2/ja
Priority to US07/448,358 priority patent/US5068827A/en
Priority to DE68921189T priority patent/DE68921189T2/de
Priority to EP89123045A priority patent/EP0379693B1/en
Priority to KR1019900000631A priority patent/KR930001655B1/ko
Publication of JPH02193398A publication Critical patent/JPH02193398A/ja
Application granted granted Critical
Publication of JP2645122B2 publication Critical patent/JP2645122B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、電気的に消去可能な不揮発性半導体メモリで
あるEEFROMのプログラム電圧印加方法及び装置に
関するもので、特にフローティングゲートやS iO2
(酸化シリコン)と5i3N4(窒化シリコン)の界面
準位への電子の注入、引き抜きを絶縁膜を介するPov
ler−Nord−heim電流により行なう場合に使
用される不揮発性半導体メモリのプログラム電圧印加方
法及び装置に関するものである。
(従来の技術) 第7図は、この種のE E P ROM中、FLOTO
X型(f’loatlng−gate tunnel 
oxide)EEROMの一般的な構成を示したもので
ある。
即ち、ソースSとドレイン0間の基板表面上に、絶縁膜
OXを介して、コントロールゲートCGとフローティン
グゲートFGから成る積層ゲート及びセレクトゲートS
Gが設けられフローティングゲートFG下の絶縁膜OX
の一部分に、フローティングゲートFGに対する電子の
注入/引き抜きを可能にするためのトンネル絶縁膜TO
Xが設けられている。
上述したような構成のEEFROMのフローティングゲ
ートFCに対する電子の注入/引き抜きに際しての各端
子への電圧印加条件は、表1にて示される通りである。
ここで、■ はプログラム電圧と称されるものp で、データの読出し時の印加電圧よりも高い値(例えば
15〜20V程度)に設定されている。
表1において、電子注入に際しては、コントロールゲー
トCG、セレクトゲー)SGに対してプログラム電圧V
 を印加するとともに、ドレインDp は接地とし、又、ソースSに関しては開放とする。
一方、電子の引き抜きに際しては、セレクトゲートSG
、  ドレインDに対してプログラム電圧v、。
を印加するとともに、コントロールゲートCGは接地と
し、又、ソースSに関しては開放とする。
このようにしてフローティングゲートFGへの電子の注
入、引き抜きを行なうことでソースSとドレインDとの
間のチャネルがONになる閾値が可変し、この閾値の相
違によってEEFROMへの書込み(“1”)、消去(
“0“)の区別を行なっている。
(発明が解決しようとする課題) ところで、上述したEEFROMの電子注入及び引き抜
きに際して印加されるプログラム電圧V の波形には、
立上りがなまった(即ち、成るp 傾斜を持った)台形状のパルスが用いられている。
第2図Aは、従来使用されているプログラム電圧V の
波形を示しており、通常、その立上がり時p 間は数10μs程度、パルス幅Wは数ms程度に設定さ
れている。
第2図Aにて図示したような台形状のパルスがプログラ
ム電圧としてコントロールゲート電圧等に印加されると
、トンネル酸化膜TOXには、第2図Bにて図示するよ
うな波形の電界が生じ、またこの電界波形の斜線にて図
示した一定電界の領域において第2図Cにて図示するよ
うな近似的に矩形波のFowlcr−Nordhcim
電流が流れる。このPowlcr−NordhcjII
l電流は第2図Aに示すコントロールゲート電圧の立上
がりの期間にほとんど流れ、コントロールゲート電圧が
プログラム電圧V にp 達した時点でほぼ電子注入/引抜きが終了する。
row l er−Nordhe i re主電流トン
ネル酸化膜TOXを流れると、流入電子が絶縁膜TOX
中で衝突電離をし正孔を発生させる。このようにトンネ
ル酸化膜TOX内に発生したホールの一部分は、電子と
再結合して消滅するが、残りの大部分のホールは、トン
ネル酸化膜TOXにかかっている電界によりトンネル酸
化膜TOXの外に流出する。その際、一定の確立でトン
ネル酸化膜TOX中の捕獲準位に捕まり、ホールのまま
の状態で残るものが生ずる。このような現象をホールの
トラップといつO 第2図りは、第2図Bの斜線にて示したような一定電界
領域において第2図Cにて図示した矩形状の電流パルス
がトンネル酸化膜TOXを流れることによってこのトン
ネル酸化膜TOX中に発生するホールの単位体積当りの
密度を示したものである。
第2図りにおいて、単位体積当りのホールの総数は、横
軸と曲線とによって画定される面積(ホール密度を時間
によって漬方した値)で表わされ、この面積の値にホー
ルがトラップされる確率を乗じた値が1回の電子注入/
引抜きでトラップされたホールの単位体積当りの総数と
なる。EEPRO〜1に対する電子の注入、引き抜きが
実行される度に、トンネル酸化膜TOX中にはトラップ
されたホールが蓄積され、その数がある限定を越えると
トンネル酸化膜TOXが絶縁破壊に至り、電子の注入、
引き抜きが不可能となる。この現象は、メモリセルの寿
命を決定する主たる要因となっている。
従って本発明の目的は、フローティングゲートに対する
1回の電子の注入、引き抜きにおけるトンネル酸化膜中
のホールのトラップを低減させることにより、トンネル
酸化膜が絶縁破壊に至るまでの寿命を延ばすことにある
〔発明の構成〕
(課題を解決するための手段) 本発明は、電荷の蓄積の有無に応じた閾値電圧の高低を
2値化情報に対応させた不揮発性半導体メモリに対して
電荷の注入/引き抜きを行なうための電圧パルスを印加
する方法において、1回分の注入又は引き抜くべき電荷
量の一部分のみを1つのパルスで注入又は引き抜けるよ
うな電圧パルスを複数個生成し、この複数個の電圧パル
スを不揮発性半導体メモリに印加することによって1回
分の電子の注入/引き抜きを行なうようにした不揮発性
半導体メモリのプログラム電圧印加方法を提供する。
また、本発明は、所定電圧を持った所定幅の矩形パルス
を生成する手段と、この手段により生成された矩形パル
スを受けてこれを複数個のパルスにチョップする手段と
、この手段によってチョップされた複数個のパルス列を
不揮発性半導体メモリのアドレス信号によって選択され
たセルに供給する手段とを有する不揮発性半導体メモリ
のプログラム電圧印加装置を提供する。
(作 用) 生成された複数個の電圧パルスが順にメモリに印加され
る。1つの電圧パルスによって注入又は引き抜かれる電
荷量は1回分の注入又は引き抜かれるべき全電荷量の一
部分であり、複数個の電圧パルスによって全電荷量の注
入/引き抜きが達成される。1つの電圧パルスによって
流れるFowlcr−Nordhe1g+電流のパルス
は短いため、それによりトンネル絶縁膜に生じるホール
の密度は極めて小さい。その結果、複数個の電圧パルス
によって流れる複数個のrow I er−Nordh
ei m電流パルスによってトラップされるホールの数
は、1回の電荷注入/引き抜きによるよりも少ない。
(実施例) 以下、図面に基づき本発明の実施例について説明する。
第3図は、本発明の第1の実施例に従うEEPROMの
プログラム電圧印加装置の構成を示し、たブロック図で
ある。
第3図において、昇圧回路1は、与えられた外部電圧V
  (例えば、電源電圧5V)を所定のXT プログラム電圧■ (例えば、15〜20V)にp 昇圧し、該V の電圧を持った矩形状のパルス信p 号を生成して出力する。チョッパ回路3は、制御回路5
から出力される時間制御信号によって、昇圧回路1から
出力される矩形状のパルス信号を所定幅C幅の狭い)の
N個(複数個)のパルス信号にチョップする。リミッタ
7はN個のリミッタが並列的に接続された構成となって
おり、これら並列的に接続されたN個のリミッタは各々
異なるリミット値を持っている。前記N個のリミッタに
は、これら各々のリミッタから出力されるパルス信号の
立上りに所定の傾斜を持たせるための時定数回路が組み
込まれている。リミ、、タフは、制御回路5から出力さ
れるリミッタ選択信号によって、チョッパ回路3からの
パルスの出力タイミングに同期してN個の並列接続され
たリミッタが順に選択的に駆動されるようになっている
。その場合、チョッパ回路3から出力された最初のパル
ス信号に対応して最も低いリミット値を持ったリミッタ
が最初に駆動され、次いで2番目に出力されたパルス信
号に対応して次に低いリミット値を持ったリミッタが2
番目に駆動され、このようにしてN番目に出力されたパ
ルス信号に対しては最も高いリミット値を持ったリミッ
タが最後に駆動されるようになっている。ここで最も高
いリミット値はプログラム電圧V に設定されている。
リミッタ7p のこのような動作により、リミッタ7からは第1番目の
パルスからピーク値が段階状に上昇して第N番目のパル
スでピーク値がプログラム電圧■、。
と等しくなるN個のパルス列が出力される。
デコーダ9は、リミッタ7から出力されたN個のパルス
を、外部から与えられるカラムアドレス信号によって選
択されたEEFROMのワード・カラム・ラインに供給
するようになっている。
次に、この装置を用いたEEPROMのプログラム電圧
印加方法について、主に第1図A〜第1図りを参照しな
がら説明する。
第3図にて図示した昇圧回路1、チョッパゲート3、リ
ミッタ7を介して生成されたN個の段階状の電圧パルス
列は、カラムアドレス及びロウアドレスによって選択さ
れたメモリセルの表1にて示されたプログラム電圧V1
.が印加されるべき端子に印加される。このN個の電圧
パルス列の波形は、第1図Aに示されている。即ち、第
1番目の電圧パルスは、そのピーク値がプログラム電圧
V のピーク値V よりも低い値のV′ に設定pp 
         pp              
 ppされており、第2番目の電圧パルスは、そのピー
ク値が第1番目の電圧パルスのピーク値v′p−りも少
し高目の値に設定されている。そして第N番目の電圧パ
ルスに至って始めてそのピーク値が■ となる。これら
N個の各電圧パルスの立上りpp は、従来技術に従う電圧パルスの波形を示す第2図Aと
比較対照して明らかなようにかなり急峻に設定されてい
る。
各電圧パルスのピーク値及び立上がり時間を適切に設定
することにより、各電圧パルスの立上がり期間中に第1
図Bに斜線で示すように従来技術に従うトンネル酸化膜
電界(第2図B斜線領域)と同一強度を持ち且つ時間的
に短いパルス幅を持った電界がトンネル酸化膜TOXに
形成され、その時に第1図Cに示すよう従来技術に従う
Fowlcr−Nordhe1m電流(第2図C)と同
一値を持ち且つ短いパルス幅を持ったFowlcr−N
ordhe1m電流がトンネル酸化膜TOXに流れる。
そして、第1図Cに示すN個の短い電流パルスのパルス
幅の加算値が、第2図Cに示す従来技術に従う電流パル
スのパルス幅に一致するようになっている。即ち、この
実施例は、従来技術に従う単発のPovler−Nor
d−heim電流パルスを時間的に分割したN個の短い
Fovler−Nordheim M原パルスによって
電子注入/引き抜きを行なうようになっている。
第1図Cに示す各電流パルスによってトンネル酸化膜T
OX中に生ずるホールの密度は、第1図りに示されてい
る。その各波形は、従来のホール密度を示す第2図りの
波形中の破線で示した立上がり初期の部分の波形に一致
している。トンネル酸化膜TOX中のホールの密度は、
第2図pを参照して明らかなように、一定電光条件下に
おいてFowlcr−Nordhe1m電流の流れ始め
のときは小さく、時間の経過とともに次第に大きくなっ
て行く。本実施例のようにFowlcr−Nordhe
is電流パルスの時間幅を短縮すれば、常にホール密度
が小さい領域においてPowler−Nordhela
+電流が流れることになる。従って、従来のように時間
幅の長い単発の電流パルスとしてl’ovler−No
rdheim fR流を流す場合に比較して、同量のF
owlcr−Nordhe1m電流量に対するホール総
数を大幅に低減させることが可能である。このことは、
第1図りのN個の波形の面積の和と第2図りの波形の面
積とを比較することによっても明らかである。その結果
、トラ・ノブされるホール数も大幅に低減され、メモリ
セルの寿命が大幅に延びる。
なお、本実施例では、台形波の電圧パルスをコントロー
ルゲートCG、セレクトゲートSG等に印加することと
して説明したが、台形波の電圧パルスに代えて三角波の
電圧パルスを印加することとしても差支えない。
第5図は、本発明の第2の実施例に従うEEPROMの
プログラム電圧印加装置の構成を示したブロック図であ
る。
このプログラム電圧印加装置においては、第3図にて示
した第1の実施例に従うプログラム電圧印加装置からリ
ミッタ7が除去されている。制御回路50は、第3図の
制御回路5に比較してずっと高速の時間制御信号をチョ
ッパ回路30に与える。これにより、チョッパ回路30
は昇圧回路1からの矩形パルスを高速にチョップして極
めて短い時間幅(例えば数μs程度)のM個の電圧パル
スを生成する。また、チョッパ回路30は、チョップさ
れた各電圧パルスの立上り時間を所定の極めて急峻な値
(例えば、1μs程度)に設定する。
このようなM個の極めて短い電圧パルス列がデコーダ9
を通じて選択されたワード・カラム・ラインに出力され
る。従来技術に従う電圧パルスの立上り時間が数10μ
s程度、又パルス幅が数ms程度に設定されていること
を考慮すれば、本実施例に従う電圧パルスの立上り時間
とパルス幅とが極めて短い値に設定されていることが明
らかである。
第5図の装置によって生成されたM個の電圧パルス列の
波形を第4図Aに示す。このような極めて急峻な立上が
りを持った電圧パルスを印加した場合には、第4図B、
  Cにて第1パルスを例に斜線にて示すように、Fo
wlcr−Nordhe111電流は電圧パルスの立上
がり期間中における一定電界期間に流れるだけでなく、
電圧パルスが立上がった後の′電界低下期間中にも無硯
できない程度割合のFowlcr−Nordheii電
流が流れる。そして、もし、この第1パルスが第4図A
に一点鎖線で示すような十分に長いパルス幅Wを何して
いるならば、第4図Cに一点鎖線で示すような波形のP
ovler−Nordbeim  電流が流れ、その電
流量は第2図Cに示した従来技術に従うPowler−
Nordhe111電流の電流量と等しくなる。しかし
、各電圧パルスのパルス幅は第4図Aに示したように極
めて短< (W’ )設定されているため、Fowlc
r−Nordhe1a+電流は・第4図C斜線領域に対
応する第4図C斜線領域の後端でカットされることにな
る。
ffi 2 I 1=Iの電圧パルスのピーク値は、前
記第1岳口の電圧パルスのピーク値と等しいV に設定
p されているが、これによってトンネル酸化膜TOXに生
じる電界の強度は第4図Bに示すように、第1パルスを
印加したときのトンネル酸化膜電界のピーク値E  よ
りもやや低目の値となっ+!aX ている。それは、第1パルスにより注入された電子の瓜
に対応する分だけトンネル酸化膜電界の強度が低下する
からである。第2番目の電圧パルスによって流れるFo
wlcr−Nordheim電流の量は、第4図Cを参
照して明らかなようにトンネル酸化膜電界の低下に対応
して、第1の電流パルスより大幅に減少する。
このようにして後の電圧パルスになる程、それによって
流れるFowlcr−Nordhe1m電流の量より小
さな値となる。そして、第1呑目の電流パルスから第M
番目の電流パルスを全部足した総電流量が、パルス幅W
でピーク値がV の単発の電圧パルスp を印加したときのPovlcr−NordhcllQ電
流(第4図C−点鎖線)の電流量と等しい。
第4図りは、このようなFowlcr−Nordhel
*電流パルスによりトンネル酸化膜中に生じるホール密
度を示している。もし、第4図Aに一点鎖線で示したご
とき大きな時間幅Wの電圧パルスを印加したときには、
ホール密度は第4図りに一点鎖線で示されるようになる
。これに対して本実施例のように極めて短い時間幅W′
のM個の電圧パルスを印加したときには、第4図りに実
線で示されるようなホール密度となる。この第4図りに
て実線で示される第2パルス以降の波形は、第4図りに
て一点鎖線で示される波形中の破線で示される部分の波
形に一致している。これら2つの場合のホー小密度を比
較すれば、後者は前者よりもホール密度を小さく抑えら
れることが明らかであり、従ってトラップされるホール
数も低減され、セルの寿命が延びることが判る。
本実施例においては、前記第1の実施例と比較してトラ
ップされるホール数の減少という点ではやや劣るものの
、それでもトラップされるホール数を従来に比して大幅
に減少させることができ、そのうえ構成が複雑で且つ複
雑困難な制御を必要とするリミッタ7を除去でき、装置
の微細化を図れるという利点がある。
なお、本実施例において、台形波の電圧パルスをコント
ロールゲートCG、セレクトゲートSG等に印加するこ
ととして説明したが、より顕著な効果を得るために、台
形波の電圧パルスに代えて三角波の電圧パルスを印加す
ることとしてもよい。
さらに、第1図A1第1図Aに示すパルス波形の立上が
りは直線的であるが、これは単調増加するものであれば
直線的でなくてもよい。
また、第3図、第5図に示すプログラム電圧印加装置は
、EEFROMと同−IC内に形成してもよいし、EE
FROMとは別のICとしてもよい。
第6図は、従来技術に従う単発の電圧パルスを用いて電
子の注入/引き抜きを繰り返したときのトンネル酸化膜
の耐久試験特性と、本発明の第2実施例に従う複数個の
電圧パルスを用いて電子の注入/引き抜きを繰り返した
ときの耐久試験特性とを比較した特性比較図である。
第6図を参照して明らかなように、初期の閾値ウィンド
ウ(電子の注入時と引き抜き時のコントロールゲートC
Gから見たチャネルの閾値の差)を同一として測定を始
めたにも拘らず、本発明に従うものの方が閾値ウィンド
ウの挟まり方が緩やかで、かつトンネル酸化膜破壊に至
るまでのプログラム回数が6X10’回と従来技術に従
うプログラム回数2〜3X10’回よりも大幅に多くな
っている。即ち、本発明に従えば、メモリセルの信頼性
の向上が図れ、かつ寿命を大幅に延ばすことが可能とな
ったことを示している。
〔発明の効果〕
以上説明したように、本発明によれば、1回分の注入又
は引き抜くべき電荷量の一部分だけを1つのパルスで注
入又は引き抜けるような電圧パルスを複数個生成し、こ
の複数個の電圧パルスによって1回分の電子の注入/引
き抜きを行なうようにしているので、1つの電圧パルス
の印加によって流れるFowlcr−Nordhels
電流のパルス幅は極めて短くなり、トンネル酸化膜TO
X中のホール密度を極めて小さく抑えられるため複数個
の電圧パルス印加によるホール総数も従来に比して大幅
に減少するので、1回の注入/引き抜き当りのトラップ
されたホール数が減少し、よってトンネル酸化膜が絶縁
破壊に至るまでの寿命が大幅に延びるという効果が得ら
れる。
【図面の簡単な説明】
第1図A1第1図81第1図C1第1図りは、本発明方
法の第1の実施例における印加電圧、トンネル酸化膜電
界、Povler−Nordheim電流及びホール発
生密度の波形図、第2図A1第2図B、第2図01第2
図りは、従来の方法における印加電圧、トンネル酸化膜
電界、PovIcr−Nordheltx 1j5流及
びホール密度の波形図、第3図は、本発明の第1の実施
例に従う不揮発性半導体メモリのプログラム電圧印加装
置のブロック図、第4図A、第4図81第4図01第4
図りは、本発明方法の第2の実施例における印加電圧、
トンネル酸化膜電界、Fowlcr−Nordhe1m
電流及びホール密度の波形図、第5図は、本発明の第2
の実施例に従う不揮発性1体メモリのプログラム電圧印
加装置のブロック図、第6図は、本発明の第2の実施例
に従う複数個の電圧パルスを用いて電子の注入/引き抜
きを繰り返したときのトンネル酸化膜の耐久試験特性と
、従来技術に従う単発の電圧パルスを用いて電子の注入
/引き抜きを繰り返したときのトンネル酸化膜の耐久試
験特性とを比較した特性比較図、第7図は、FLOTO
X型EEPROMの一般的構成を示した断面構造図であ
る。 1・・・昇圧回路、3.30・・・チョッパ回路、5゜ 50・・・制御回路、 7・・・リミッタ、 9・・・デコー ダ。

Claims (1)

  1. 【特許請求の範囲】 1、電荷の蓄積の有無に応じた閾値電圧の高低を2値化
    情報に対応させた不揮発性半導体メモリに対して電荷の
    注入/引き抜きを行なうための電圧パルスを印加する方
    法において、1回分の注入又は引き抜くべき電荷量の一
    部分のみを1つのパルスで注入又は引き抜けるような電
    圧パルスを複数個生成し、この複数個の電圧パルスを不
    揮発性半導体メモリに印加することによって1回分の電
    子の注入又は引き抜きを行なうようにしたことを特徴と
    する不揮発性半導体メモリのプログラム電圧印加方法。 2、請求項1記載の方法において、前記複数個の各電圧
    パルスのピーク値を、最初のパルスから後続のパルスに
    なるに従って徐々に上昇させて行くことを特徴とするプ
    ログラム電圧印加方法。 3、請求項1記載の方法において、前記複数個の各電圧
    パルスの立ち上がり完了後も無視でなきい程度の割合の
    Fowlcr−Nordhcim電流が流れるように前
    記各パルスの立ち上がりを急峻なものとすると共に、前
    記立上がり完了後に流れているFowlcr−Ncrd
    hcim電流を途中で中断するように前記各電圧パルス
    のパルス幅を短いものとすることを特徴とするプログラ
    ム電圧印加方法。 4、所定電圧を持った所定幅の矩形パルスを生成する手
    段と、この手段により生成され た矩形パルスを受けてこれを複数個のパルスにチョップ
    する手段と、この手段によってチョップされた複数個の
    パルス列を不揮発性半導体メモリのアドレス信号によっ
    て選択されたセルに供給する手段とを有する不揮発性半
    導体メモリのプログラム電圧印加装置。
JP1118689A 1989-01-20 1989-01-20 不揮発性半導体メモリ Expired - Lifetime JP2645122B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1118689A JP2645122B2 (ja) 1989-01-20 1989-01-20 不揮発性半導体メモリ
US07/448,358 US5068827A (en) 1989-01-20 1989-12-11 Method of applying a program voltage for a non-volatile semiconductor memory and apparatus for implementing the same
DE68921189T DE68921189T2 (de) 1989-01-20 1989-12-13 Nichtflüchtiger Halbleiterspeicher mit Schaltkreis zum Anlegen einer Programmierspannung.
EP89123045A EP0379693B1 (en) 1989-01-20 1989-12-13 A non-volatile semiconductor memory device having a circuit for applying a program voltage
KR1019900000631A KR930001655B1 (ko) 1989-01-20 1990-01-19 불휘발성 반도체메모리의 프로그램전압인가방법 및 그 프로그램 전압 인가장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1118689A JP2645122B2 (ja) 1989-01-20 1989-01-20 不揮発性半導体メモリ

Publications (2)

Publication Number Publication Date
JPH02193398A true JPH02193398A (ja) 1990-07-31
JP2645122B2 JP2645122B2 (ja) 1997-08-25

Family

ID=11771039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1118689A Expired - Lifetime JP2645122B2 (ja) 1989-01-20 1989-01-20 不揮発性半導体メモリ

Country Status (5)

Country Link
US (1) US5068827A (ja)
EP (1) EP0379693B1 (ja)
JP (1) JP2645122B2 (ja)
KR (1) KR930001655B1 (ja)
DE (1) DE68921189T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169861A (ja) * 1993-12-14 1995-07-04 Nec Corp 不揮発性半導体記憶装置
JPH08124391A (ja) * 1994-10-20 1996-05-17 Nec Corp 半導体記憶装置の書き込み方法
KR100501962B1 (ko) * 1997-05-21 2005-10-14 프리스케일 세미컨덕터, 인크. 전기적으로프로그램가능한메모리및프로그래밍방법
JP2013041654A (ja) * 2011-08-19 2013-02-28 Toshiba Corp 不揮発性記憶装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452251A (en) * 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
US5418743A (en) * 1992-12-07 1995-05-23 Nippon Steel Corporation Method of writing into non-volatile semiconductor memory
EP0612107B1 (en) * 1993-02-19 1999-06-30 STMicroelectronics S.r.l. Programming method for a double polysilicon EEPROM cell
EP0612108B1 (en) * 1993-02-19 2001-07-04 STMicroelectronics S.r.l. Double polysilicon EEPROM cell and corresponding manufacturing process
JPH0745730A (ja) * 1993-02-19 1995-02-14 Sgs Thomson Microelettronica Spa 2レベルのポリシリコンeepromメモリ・セル並びにそのプログラミング方法及び製造方法、集積されたeeprom記憶回路、eepromメモリ・セル及びそのプログラミング方法
KR0156590B1 (ko) * 1993-05-11 1998-12-01 미요시 순키치 비소멸성 메모리장치, 비소멸성 메모리셀 및 다수의 트랜지스터의 각각과 비소멸성 메모리셀의 스레솔드값의 조절방법
US6091639A (en) * 1993-08-27 2000-07-18 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and data programming method
JP3462894B2 (ja) 1993-08-27 2003-11-05 株式会社東芝 不揮発性半導体メモリ及びそのデータプログラム方法
US5623444A (en) * 1994-08-25 1997-04-22 Nippon Kokan Kk Electrically-erasable ROM with pulse-driven memory cell transistors
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5661686A (en) * 1994-11-11 1997-08-26 Nkk Corporation Nonvolatile semiconductor memory
US5615146A (en) * 1994-11-11 1997-03-25 Nkk Corporation Nonvolatile memory with write data latch
US5602779A (en) * 1994-11-11 1997-02-11 Nkk Corporation Nonvolatile multivalue memory
US5808338A (en) * 1994-11-11 1998-09-15 Nkk Corporation Nonvolatile semiconductor memory
US6353554B1 (en) * 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
JPH08329691A (ja) * 1995-05-30 1996-12-13 Nkk Corp 不揮発性半導体記憶装置
JPH0945094A (ja) * 1995-07-31 1997-02-14 Nkk Corp 不揮発性半導体記憶装置
JPH0945090A (ja) * 1995-07-31 1997-02-14 Nkk Corp 不揮発性半導体記憶装置
JPH09320287A (ja) * 1996-05-24 1997-12-12 Nec Corp 不揮発性半導体記憶装置
US5675546A (en) * 1996-06-07 1997-10-07 Texas Instruments Incorporated On-chip automatic procedures for memory testing
US5805499A (en) * 1997-02-28 1998-09-08 Advanced Micro Devices, Inc. Channel hot-carrier page write for NAND applications
US6081453A (en) * 1997-04-15 2000-06-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US6850441B2 (en) * 2002-01-18 2005-02-01 Sandisk Corporation Noise reduction technique for transistors and small devices utilizing an episodic agitation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158141A (en) * 1978-06-02 1979-12-13 Sanyo Electric Co Ltd Drift compensation circuit for analog memory
JPS5727493A (en) * 1980-07-24 1982-02-13 Fujitsu Ltd Semiconductor storage device and its write-in method
JPS61239497A (ja) * 1985-04-16 1986-10-24 Seiko Instr & Electronics Ltd 半導体不揮発性メモリの書込み方法
JPS63142595A (ja) * 1986-12-05 1988-06-14 Nissan Motor Co Ltd 不揮発性記憶装置
JPH02118994A (ja) * 1988-10-26 1990-05-07 New Japan Radio Co Ltd Eeprom書き換え方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2828855C2 (de) * 1978-06-30 1982-11-18 Siemens AG, 1000 Berlin und 8000 München Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s)
IT1224062B (it) * 1979-09-28 1990-09-26 Ates Componenti Elettron Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile
FR2616953B1 (fr) * 1987-06-16 1989-08-25 Thomson Semiconducteurs Memoire eprom effacable par impulsions
US4964081A (en) * 1989-08-11 1990-10-16 Cray Research, Inc. Read-while-write ram cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158141A (en) * 1978-06-02 1979-12-13 Sanyo Electric Co Ltd Drift compensation circuit for analog memory
JPS5727493A (en) * 1980-07-24 1982-02-13 Fujitsu Ltd Semiconductor storage device and its write-in method
JPS61239497A (ja) * 1985-04-16 1986-10-24 Seiko Instr & Electronics Ltd 半導体不揮発性メモリの書込み方法
JPS63142595A (ja) * 1986-12-05 1988-06-14 Nissan Motor Co Ltd 不揮発性記憶装置
JPH02118994A (ja) * 1988-10-26 1990-05-07 New Japan Radio Co Ltd Eeprom書き換え方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169861A (ja) * 1993-12-14 1995-07-04 Nec Corp 不揮発性半導体記憶装置
JPH08124391A (ja) * 1994-10-20 1996-05-17 Nec Corp 半導体記憶装置の書き込み方法
KR100501962B1 (ko) * 1997-05-21 2005-10-14 프리스케일 세미컨덕터, 인크. 전기적으로프로그램가능한메모리및프로그래밍방법
JP2013041654A (ja) * 2011-08-19 2013-02-28 Toshiba Corp 不揮発性記憶装置

Also Published As

Publication number Publication date
EP0379693B1 (en) 1995-02-15
DE68921189T2 (de) 1995-07-20
KR900012266A (ko) 1990-08-03
DE68921189D1 (de) 1995-03-23
EP0379693A3 (en) 1991-07-03
JP2645122B2 (ja) 1997-08-25
US5068827A (en) 1991-11-26
EP0379693A2 (en) 1990-08-01
KR930001655B1 (ko) 1993-03-08

Similar Documents

Publication Publication Date Title
JPH02193398A (ja) 不揮発性半導体メモリ
US6614694B1 (en) Erase scheme for non-volatile memory
US5485423A (en) Method for eliminating of cycling-induced electron trapping in the tunneling oxide of 5 volt only flash EEPROMS
US5677873A (en) Methods of programming flash EEPROM integrated circuit memory devices to prevent inadvertent programming of nondesignated NAND memory cells therein
US4357685A (en) Method of programming an electrically alterable nonvolatile memory
US6040996A (en) Constant current programming waveforms for non-volatile memories
US6721204B1 (en) Memory erase method and device with optimal data retention for nonvolatile memory
US4434478A (en) Programming floating gate devices
US5680350A (en) Method for narrowing threshold voltage distribution in a block erased flash memory array
US6614693B1 (en) Combination erase waveform to reduce oxide trapping centers generation rate of flash EEPROM
KR100311109B1 (ko) 비휘발성반도체기억장치의소거방법
US20090046508A1 (en) Programming methods for multi-level flash EEPROMs
JPH09162313A (ja) 不揮発性半導体記憶装置およびその使用方法
JP3856694B2 (ja) フラッシュメモリ素子及びその消去方法
JPH04285795A (ja) キャリアの発生を増進させる不揮発性メモリおよびそのプログラミング方法
US5862078A (en) Mixed mode erase method to improve flash eeprom write/erase threshold closure
US6285599B1 (en) Decoded source lines to tighten erase Vt distribution
US5726933A (en) Clipped sine shaped waveform to reduce the cycling-induced electron trapping in the tunneling oxide of flash EEPROM
US5255237A (en) Method of erasing a nonvolatile semiconductor storage
EP3330969A1 (en) Method for reducing a memory operation time in a non-volatile memory device and corresponding non-volatile memory device
US5903499A (en) Method to erase a flash EEPROM using negative gate source erase followed by a high negative gate erase
US6049484A (en) Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase
US20040130942A1 (en) Data retention for a localized trapping non-volatile memory
US5949717A (en) Method to improve flash EEPROM cell write/erase threshold voltage closure
EP3281203B1 (en) System and method for programming split-gate, non-volatile memory cells

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 12