KR930001655B1 - 불휘발성 반도체메모리의 프로그램전압인가방법 및 그 프로그램 전압 인가장치 - Google Patents

불휘발성 반도체메모리의 프로그램전압인가방법 및 그 프로그램 전압 인가장치 Download PDF

Info

Publication number
KR930001655B1
KR930001655B1 KR1019900000631A KR900000631A KR930001655B1 KR 930001655 B1 KR930001655 B1 KR 930001655B1 KR 1019900000631 A KR1019900000631 A KR 1019900000631A KR 900000631 A KR900000631 A KR 900000631A KR 930001655 B1 KR930001655 B1 KR 930001655B1
Authority
KR
South Korea
Prior art keywords
pulse
voltage
nonvolatile semiconductor
pulses
semiconductor memory
Prior art date
Application number
KR1019900000631A
Other languages
English (en)
Other versions
KR900012266A (ko
Inventor
세이지 야마다
기요미 나루케
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR900012266A publication Critical patent/KR900012266A/ko
Application granted granted Critical
Publication of KR930001655B1 publication Critical patent/KR930001655B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

내용 없음.

Description

불휘발성 반도체메모리의 프로그램전압인가방법 및 그 프로그램 전압 인가장치
제1a도 내지 제1d도는 각각 본 발명의 방법에 따른 제1실시예에 있어서 인가전압과 터널산화막전계, 파울러-노드 하임전류 및, 홀발생 밀도를 나타낸 파형도.
제2a도 내지 제2d도는 각각 종래의 방법에 있어서 인가전압과 터널산화막전계, 파울러-노드하임전류 및 홀발생밀도를 나타낸 파형도.
제3도는 본 발명의 제1실시예에 따른 불휘발성 반도체메모리의 프로그램전압인가장치의 블럭도.
제4a도 내지 제4d도는 각각 본 발명의 제2실시예에 있어서 인가전압과 터널산화막전계, 파울러 노드하임전류 및, 홀밀도를 나타낸 파형도.
제5도는 본 발명의 제2실시예에 따른 불휘발성 반도체메모리의 프로그램전압인가장치의 블럭도.
제6도는 본 발명의 제2실시예에 따른 복수개의 전압펄스를 이용해서 전자의 주입/인출을 반복하는 경우의 터널산화막의 내구시험특성과, 종래기술에 따른 단발의 전압펄스를 이용해서 전자의 주입/인출을 반복하는 경우의 터널산화막의 내구시험특성을 비교해서 나타낸 특성 비교도.
제7도는 FLOTOX형 EEPROM의 일반적인 구성을 나타낸 단면구조도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 승압회로 3, 30 : 쵸퍼회로
5, 50 : 제어회로 7 : 리미터
9 : 디코더
[산업상의 이용분야]
본 발명은 전기적으로 기억데이터를 소거할 수 있는 불휘발성 반도체메모리인 EEPROM의 프로그램전압 인가방법 및 그 프로그램전압인가장치에 관한 것으로, 특히 부유게이트나 SiO2(산화실리콘)와 Si3N4(질화실리콘)의 계면준위에 대한 전자의 주입/인출을 절연막을 통해 흐르는 파울러-노드하임전류에 의해 행하는 경우에 사용되는 불휘발성 반도체메모리의 프로그램전압인가방법 및 그 프로그램전압인가장치에 관한 것이다.
[종래의 기술 및 그 문제점]
제7도는 FLOTOX형(floating-gate tunnel oxide type) EEPROM의 일반적인 구성을 도시해 놓은 것으로, 소오스(S)와 드레인(D)간의 기판표면상에 절연막(OX)을 매개로 제어게이트(CG)와 부유게이트(FG)로 이루어진 적층게이트 및 선택게이트(SG)가 설치되어 있고, 부유게이트(FG) 아래의 산화막(OX)의 일부분에는 부유게이트(FG)에 대해 전자의 주입/인출을 행하기 위한 터널절연막(TOX)이 설치되어 있는 바, 이와 같이 구성된 EEPROM의 부유게이트(FG)에 대해 전자의 주입/인출을 행할 경우, 각 단자에 대한 전압인가조건은 표 1에 나타낸 바와 같다.
[표 1]
Figure kpo00002
여기서, Vpp는 프로그램전압으로서 데이터독출시의 인가전압보다 높은 값(예컨대 15∼20V정도)으로 설정되어 있다. 또 표 1에 있어서, 전자주입시에는 제어게이트(CG)와 선택게이트(SG)에다 프로그램전압(Vpp)을 인가함과 더불어 드레인(D)은 접지로 하고 소오스(S)는 개방하는 한편, 전자인출시에는 선택게이트(SG)와 드레인(D)에다 프로그램전압(Vpp)을 인가함과 더불어 제어게이트(CG)는 접지로 하고 소오스(S)는 개방한다.
이와 같이 해서 부유게이트(FG)에 대해 전자를 주입하거나 인출함으로써 소오스(S)와 드레인(D)간의 채널이 온으로 되는 임계치전압이 변화되는데, 이 임계치전압의 차이에 의해 EEPROM의 기입("1") 및 소거("0")를 구별하게 된다.
그러나, 상기한 EEPROM에 대해 전자의 주입 및 인출시에 인가되는 프로그램전압(Vpp)의 파형으로는 상승이 더딘(즉, 경사를 갖는)사다리꼴의 펄스가 사용되고 있다.
제2a도는 종래에 사용되던 프로그램전압(Vpp)의 파형을 나타낸 것으로, 통상 그 상승시간은 10㎲정도이고, 펄스폭(W)은 수㎳정도로 설정되어 있다.
제2a도에 나타낸 바와 같은 사다리꼴의 펄스가 프로그램전압으로서 제어게이트(CG)등에 인가되면, 터널산화막(TOX)에는 제2b도에 나타낸 바와 같은 파형의 전계가 발생되고, 또 이 전계파형중 사선으로 표시한 일정전계영역에서 제2c도에 나타낸 바와 같은 근사적으로 구형파인 파울러-노드하임전류가 흐르게 되는데, 이 파울러-노드하임전류의 대부분은 제2a도에 나타낸 제어게이트전압의 상승기간에 흐르며 제어게이트전압이 프로그램전압(Vpp)에 도달한 시점에서 전자주입/인출이 거의 종료되게 된다.
상기 파울러-노드하임전류가 터널산화막(TOX)을 흐르면, 그에 따른 유입전자가 절연막(TOX)중에서 충돌전리되어 홀이 발생되는데, 이와 같은 터널산화막(TOX) 내에 발생된 홀중 일부분은 전자와 재결합해서 소멸되지만, 대부분의 홀은 터널산화막(TOX)에 걸려있는 전계에 의해 터널사화막(TOX)의 밖으로 유출된다. 이러한 경우 일정한 확률로 터널산화막(TOX)중의 포획준위에 포획되면서 홀의 상태를 그대로 유지하는 홀이 생기게 되는데, 이러한 현상을 홀의 트랩이라고 한다.
제2d도는 제2b도에서 사선으로 나타낸 일정전계영역에 있어서 제2c도에 나타낸 구형(矩形)의 전류펄스가 터널산화막(TOX)을 흐름에 따라 이 터널산화막(TOX)중에 발생되는 홀의 단위체적당 밀도를 나타낸 것으로 여기서 단위체적당 홀의 총수는 횡축과 곡선에 의해 정해지는 면적(즉, 홀 밀도의 시간에 따른 적분값)으로 표시된다. 이 면적값이 홀이 트랩되는 확률은 곱한 값이 1회의 전자주입에 의해 트랩되는 홀의 단위체적당의 총수이다.
그런데, EEPROM에 대한 전자의 주입과 인출이 실행될 경우, 터널산화막(TOX)중에는 트랩될 홀이 축적되게 되고, 그 수가 소정의 한계를 넘으면 터널산화막(TOX)이 절연파괴에 이르게 되어 전자의 주입/인출이 불가능해지게 되는데, 이러한 현상은 메모리셀의 수명을 결정하는 주된 요인이다.
[발명의 목적]
본 발명은 상기 문제점을 해결하기 위해 발명된 것으로, 부유게이트에 대한 1회의 전자주입/인출시 터널산화막중에 트랩되는 홀을 절감시킴으로써, 터널산화막이 절연파괴에 이르기 까지의 수명을 연장시키기 위한 불휘발성 반도체메모리의 프로그램전압인가방법 및 그 프로그램전압인가장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명에 따른 불휘발성 반도체메모리의 프로그램전압인가방법은, 전하의 축적유무에 따른 임계치전압의 고저를 2진화 정보에 대응시킨 불휘발성 반도체메모리에 대해 전하의 주입/인출을 행하기 위한 전압펄스를 인가하는 방법에 있어서, 1회분의 주입전하량 또는 기입전하량의 일부만의 1개의 펄스로 주입 또는 인출되도록 복수개의 전압펄스를 생성시킨 다음 이 복수개의 전압펄스를 불휘발성 반도체메모리에 인가함으로써 1회분의 전자주입/인출을 행하도록 되어 있다.
또, 본 발명에 따른 불휘발성 반도체메모리의 프로그램전압인가장치는 소정전압을 갖는 소정폭의 구형펄스를 생성시키는 승압수단과, 이 승압수단에 의해 생성된 구형펄스를 공급받아 이를 복수개의 펄스로 분할하는 쵸퍼(chopper)수단, 이 쵸퍼수단에 의해 분할된 복수개의 펄스열을 불휘발성 반도체메모리의 어드레스신호에 의해 선택된 메모리셀에 공급하는 디코딩수단으로 구성되어 있다.
[작용]
상기와 같이 구성된 본 발명에 의하면, 생성된 복수개의 전압펄스가 차례로 인가되는 바, 1개의 전압펄스에 의해 주입 또는 인출되는 전하량은 1회에 주입 또는 인출될 전체 전하량의 일부이지만, 복수개의 전압펄스에 의해 결국 전체 전하량의 주입/인출이 달성되게 된다. 그리고, 1개의 전압펄스에 의해 흐르는 파울러-노드하임전류의 펄스가 짧기 때문에 터널절연막에 발생되는 홀의 밀도도 매우 낮아지게 되고, 그 결과, 복수개의 전압펄스에 의해 트랩되는 홀의 수는 1회의 전자주입/인출에 의해 트랩되는 홀의 수보다 적어지게 된다.
[실시예]
이하, 예시도면을 참조해서 본 발명에 따른 각 실시예를 상세히 설명한다.
제3도는 본 발명의 제1실시예에 따른 EEPROM의 프로그램전압인가장치의 구성을 나타낸 블럭도로서, 도면중 승압회로(1)는 인가된 외부전압(VEXT; 예컨대 전원전압 5V)을 소정의 프로그램전압(Vpp; 예컨대 15∼20V)으로 승압시켜 이 Vpp의 전압을 갖는 구형펄스신호를 생성시켜 출력하는 것이고, 쵸퍼회로(3)는 제어회로(5)에서 출력되는 시간제어신호에 따라 승압회로(1)에서 출력되는 구형펄스신호를 소정폭(좁은 폭)의 N개(복수개)의 펄스신호로 분할하는 것이며, 리미터(7)는 N개의 리미터를 병렬로 접속시켜 구성된 것으로, 이 N개의 리미터에는 이들 각각의 리미터로 부터 출력되는 펄스신호의 상승에 소정의 경사를 갖도록 하기 위한 시정수회로가 삽입되어 있다. 여기서 상기 리미터(7)는 제어회로(5)에서 출력되는 리미터선택신호에 따라 쵸퍼회로(3)의 펄스출력타이밍에 동기해서 N개의 병렬접속된 리미터가 차례로 선택적으로 구동되도록 되어있는데, 이 경우 쵸퍼회로(3)에서 출력되는 최초의 펄스신호에 대응해서 가장 낮은 리미트값을 갖는 리미터가 최초로 구동되고, 이어 2번째로 출력되는 펄스신호에 대응해서 2번째로 낮은 리미트값을 갖는 리미터가 2번째로 구동된다.
이와 같이 해서 N번째로 출력되는 펄스신호에 대해서는 가장 높은 리미트값을 갖는 리미터가 최후에 구동되도록 되어 있는 바, 여기서 가장 높은 리미트값은 프로그램전압(Vpp)으로 설정되어 있다.
이와 같이 상기 리미터(7)가 동작함에 따라 상기 리미터(7)로 부터는 최초의 펄스로 부터 피크치가 계단형상으로 상승되어 N번째의 펄스에서 피크치가 프로그램전압(Vpp)과 동일해지는 N개의 펄스열이 출력되게 된다.
한편 디코더(9)는 상기 리미터(7)에서 출력된 N개의 펄스를 외부에서 인가되는 열어드레스신호에 따라 선택된 EEPROM의 워드·열선에 공급하는 것이다.
다음에, 상기 장치를 사용한 EEPROM의 프로그램전압인가방법에 대해서 제1a도 내지 제1d도를 주로 참조해서 설명한다.
제3도에 나타낸 승압회로(1)와 쵸퍼회로(3) 및 리미터(7)를 매개로 생성된 N개의 계단형상의 전압펄스열을 상기 표 1에서 표시한 프로그램전압(Vpp)이 인가될 열어드레스 및 행어드레스에 의해 선택된 메모리 셀의 단자에 인가되는데, 이 N개의 전압펄스열의 파형을 제1a도에 나타내었다. 즉, 첫번째 전압펄스는 그 피크치가 프로그램전압(Vpp)의 피크치(Vpp) 보다 낮은 피크치(V'pp)로 설정되어 있고, 2번째 전압펄스는 그 피크치가 첫번째 전압펄스의 피크치(V'pp) 보다 약간 높은 피크치로 설정되어 있으며 N번째의 전압펄스에 이르면, 최초의 피크치(V'pp)가 프로그램전압(Vpp)으로 되는데, 이들 N개의 각 전압펄스는 제2a도에 나타낸 종래기술에 따른 전압펄스의 파형과 비교해 보면 명확히 알 수 있는 바와 같이 급격하게 상승한다.
여기서, 상기 각 전압펄스의 피크치 및 상승시간을 적절히 설정함으로써 각 전압펄스의 상승기간중에 제1b도에 사선으로 나타낸 바와 같이 종래기술에 있어서의 터널산화막전계[제2b도의 사선영역]와 동일한 강도를 가지면서 시간적으로 짧은 펄스폭을 갖는 전계가 터널산화막(TOX)에 형성되고, 그에 따라 제1c도에 나타낸 바와 같이 종래기술에 있어서의 파울러-노드하임전류[(제2c도)]와 동일한 값을 가지면서 짧은 펄스폭을 갖는 파울러-노드하임전류가 터널산화막(TOX)에 흐르게 된다. 그리고, 제1c도에 나타낸 N개의 짧은 전류펄스의 펄스폭은 가산치가 제2c도에 나타낸 종래기술에 따른 전류펄스의 펄스폭과 일치되도록 되어 있는 바, 즉, 이 실시예는 종래기술에 따른 단발의 파울러-노드하임전류펄스를 시간적으로 분할한 N개의 짧은 파울러-노드하임전류펄스에 의해 전자주입/인출을 행하도록 되어 있다.
제1c도에 나타낸 각 전류펄스에 의해 터널산화막(TOX)중에 발생되는 홀의 밀도를 제1d도에 나타내었는 바, 각 파형들을 종래의 홀밀도를 나타낸 제2d도의 파형중 접선으로 표시한 상승기간의 부분파형과 일치하고 있다. 여기서 터널산화막(TOX)중의 홀밀도는 상기 제2d도를 참조해서 설명한 바와 같이, 일정전계조건하에서 파울러-노드하임전류의 흐름이 처음에는 작고, 시간이 경과함에 따라 점점 커지게 되는데, 본 실시예와 같이 파울러-노드하임전류펄스의 시간폭을 단축하면, 항상 홀밀도가 낮은 상태에서 파울러-노드하임전류가 흐르게 된다. 따라서, 종래와 같이 시간폭이 긴 단발의 전류펄스로서 파울러-노드하임전류를 흘리는 경우에 비해, 동일량의 파울러-노드하임전류에 대한 홀의 총수를 대폭적으로 절감시킬 수 있게 된다. 이는 제1d도에 나타낸 N개의 파형면적의 합과, 제2d도에 나타낸 파형의 면적을 비교해 보면 명확히 알 수 있다. 그 결과, 트랩되는 홀의 수도 크게 절감되어 메모리셀의 수명이 대폭적으로 연장되게 된다.
또, 본 실시예에서는 사다리꼴의 전압펄스를 제어게이트(CG)와 선택게이트(SG)등에 인가하는 경우에 대해서 설명하고 있지만, 사다리꼴의 전압펄스를 대신해서 3각파의 전압펄스를 인가해도 된다.
제5도는 본 발명의 제2실시예에 따른 EEPROM의 프로그램전압인가장치의 구성을 나타낸 블럭도로서, 상기 제3도에 나타낸 제1실시예에 따른 프로그램전압인가장치에 비해 리미터(7)가 제거되어 있다. 그리고, 제어회로(50)는 제3도에 나타낸 제어회로(5)에 비해 훨씬 고속의 시간제어신호를 쵸퍼회로(30)에 공급하는 바, 그에 따라 쵸퍼회로(30)는 승압회로(1)로 부터 인가되는 구형펄스를 고속으로 분할해서 매우 짧은 시간폭(예컨대, 수㎲정도)을 갖는 M개의 전압펄스를 생성시키고, 분할된 각 전압펄스의 상승시간을 소정의 매우 급격한 값(예컨대, 1㎲정도)으로 설정하며, 이와 같이 생성된 M개의 매우 짧은 전압펄스열을 디코더(9)를 통해서 선택된 워드·열선으로 출력한다.
여기서 종래기술에 따른 전압펄스의 상승시간이 수십㎲정도이면서, 또 펄스폭이 수㎳정도로 설정되어 있음을 고려하면, 본 실시예에 따른 전압펄스의 상승시간과 펄스폭이 매우 짧게 설정되어 있음을 알 수 있다.
제5도의 장치에 의해 생성된 M개의 전압펄스열의 파형을 제4도에 나타내었는바, 이와 같이 매우 급격한 상승시간을 갖는 전압펄스를 인가하는 경우, 제4b도, 제4c도에서 제1펄스 열에 사선으로 나타낸 바와 같이 파울러-노드하임전류가 전압 펄스의 상승기간중의 일정전계기간은 물론 전압펄스가 상승된 후의 전계저하기간중에서도 무시할 수 없을 정도로 흐르게 된다. 그리고, 이 제1펄스가 제4a도에서 일점쇄선으로 나타낸 바와 같이 충분히 긴 펄스폭(W)을 갖고 있다면, 제4c도에서 일점쇄선으로 나타낸 바와 같은 파형의 파울러-노드하임 전류가 흐르게 되는 바, 그 전류량은 제2c도에 나타낸 종래 기술에 따른 파울러-노드하임전류의 전류량과 동일하게 된다.
그러나, 각 전압펄스의 펄스폭 제4a도에 나타낸 바와 같이 매우 짧게 W'로 설정되어 있으므로 파울러-노드하임전류는 제4b도의 사선영역에 대응되는 제4c도의 사선영역의 후단에서 컷트된 것으로 된다.
한편, 2번째 전압펄스(제2펄스)의 피크치는 상기 첫번째 전압펄스(제1펄스)의 피크치와 동일하게 Vpp로 설정되어 있지만, 이에 따라 터널산화막(TOX)에 발생되는 전계의 강도는 제4b도에 나타낸 바와 같이 제1펄스를 인가할 때의 터널산화막계의 피크치(Emax) 보다 약간 낮은 값으로 되는데, 이는 제1펄스에 의해 주입된 전자의 양에 대응되는 분 만큼 터널산화막전계의 강도가 낮아지기 때문이다. 그리고, 2번째 전압펄스에 의해 흐르는 파울러-노드하임전류의 양은 제4c도를 참조해서 살펴보면 명확히 알 수 있는 바와 같이 터널산화막전계의 저하에 대응해서 첫번째의 전류펄스에 비해 크게 줄어 들게 된다.
이와 같이 해서 뒤의 전압펄스로 되는 동안 그에 따라 흐르는 파울러-노드하임전류의 양보다 작은 값으로 되고, 첫번째 전류펄스로 부터 M번째의 전류펄스를 모두 합한 총전류량은 펄스폭이 W이고 피크치가 Vpp인 단발펄스를 인가할 때의 파울러-노드하임전류[제4c도의 일점쇄선]의 전류량과 같다.
제4d도는 이와 같은 파울러-노드하임전류펄스에 의해 터널산화막(TOX)중에서 발생되는 홀밀도를 나타낸 것이고, 또 제4a도에서 일점쇄선으로 나타낸 것 만큼 큰 시간폭(W)의 전압펄스를 인가할 때의 홀밀도는 제4d도에서 일점쇄선으로 나타낸 바와 같이 된다. 이에 반해, 본 실시예와 같이 매우 짧은 시간폭(W')을 갖는 M개의 전압펄스를 인가할 때에도 제4d도에 실선으로 나타낸 바와 같은 홀밀도로 되는 바, 이 제4d도에서 실선으로 나타낸 제2펄스 이후의 파형은 제4d도에서 일점쇄선으로 나타낸 파형중 점선으로 표시된 부분의 파형과 일치함을 알 수 있다. 이들 2경우의 홀밀도를 비교해 보면, 후자가 전자보다 홀밀도를 낮게 억압시키고 있음이 명확한 바, 따라서 트랩되는 홀의 수도 절감되어 메모리셀의 수명이 연장되게 된다.
본 실시예에 있어서 상기 제1실시예에 비해 트랩되는 홀의 수가 절감되는 점에서는 약간 떨어지지만, 트랩되는 홀의 수를 종래에 비해 대폭적으로 감소시킬 수 있고, 그 구성이 복잡하고, 또 복잡한 제어를 필요로 하는 리미터(7)를 제거시킬 수 있기 때문에 장치의 미세화를 도모할 수 있다는 잇점이 있다.
또, 본 실시예에서는 사다리꼴의 전압펄스를 제어게이트(CG)와 선택게이트(SG)등에 인가하는 경우에 대해 설명하였지만, 보다 현저한 효과를 얻기 위해 3각파의 전압펄스를 사다리꼴의 전압펄스를 대신해서 인가해도 된다.
또, 제1a도와 제4a도에서 펄스파형의 상승을 직선적으로 나타내었지만, 이는 단조증가(單調增加)하는 것이라면, 직선적인 것이 아니어도 된다.
또, 제3도 및 제5도에 나타낸 프로그램전압인가장치는 EEPROM과 동일한 IC내에 형성시켜도 되고, EEPROM과 별도의 IC로 형성시켜도 된다.
제6도는 종래기술에 따른 단발의 전압펄스를 사용해서 전자의 주입/인출을 반복할 때의 터널산화막의 내구시험특성과, 본 발명의 제2실시예에 따른 복수개의 전압펄스를 사용해서 전자의 주입/인출을 반복할 때의 내구시험특성을 비교한 특성비교도로서, 도면에서 명확히 알 수 있는 바와 같이 초기의 임계치윈도우[전자주입시와 인출시 제어게이트(CG)에 나타나는 채널임계치의 차이]를 동일하게 해서 측정을 시작하였음에도 불구하고, 본 발명에 따른 쪽이 임계치윈도우가 완만하게 좁아지고 있고, 또 터널산화막이 파괴되기 까지의 프로그램회수도 6×106회로 종래기술의 2∼3×106회 보다 대폭적으로 많아지고 있다. 즉, 본 발명에 따르면 메모리셀의 신뢰성이 향상됨은 물론 그 수명도 크게 연장될 수 있음을 나타내고 있다.
[발명의 효과]
이상에서 설명한 바와 같이 본 발명에 의하면, 1회분의 주입 또는 인출전하량중 일부분만이 1개의 펄스로 주입 또는 인출되도록 복수개의 전압펄스를 생성시키고, 이 복수개의 전압펄스로 1회분의 전자주입/인출을 행하는 바, 그에 따라 1개의 전압펄스가 인가됨에 따라 흐르는 파울러-노드하임전류의 펄스폭이 매우 짧아지게 되어 터널산화막중의 홀밀도를 매우 낮게 억제시킬 수 있어 복수개의 전압펄스를 인가함에 따른 홀의 총수도 종래에 비해 대폭적으로 감소시킬 수 있게 된다. 따라서, 1회의 주입/인출에 따라 트랩되는 홀의 수가 감소됨으로써 터널산화막이 절연파괴에 이르기 까지의 수명이 대폭적으로 연장되는 효과를 얻을 수 있게 된다.

Claims (4)

  1. 전하의 축적여부에 따른 임계치전압의 고저를 2진화 정보에 대응시킨 불휘발성 반도체메모리에 대해 전하의 주입/인출을 행하기 위한 전압펄스를 인가하는 방법에 있어서, 1회분의 주입전하량 또는 기입전하량의 일부분만이 1개의 펄스로 주입 또는 인출되도록 복수개의 전압펄스를 생성시킨 다음 이 복수개의 전압펄스를 불휘발성 반도체메모리에 인가함으로써 1회분의 전자주입/인출을 행하도록 된 것을 특징으로 하는 불휘발성 반도체메모리의 프로그램전압인가방법.
  2. 제1항에 있어서, 상기 복수개의 전압펄스의 피크치가 최초의 펄스로 부터 서서히 상승해서 후속의 펄스로 되도록 하는 것을 특징으로 하는 불휘발성 반도체 메모리의 프로그램전압인가방법.
  3. 제1항에 있어서, 상기 복수개의 각 전압펄스의 상승이 완료된 후에도 무시할 수 없는 정도의 파울러-노드하임전류가 흐르도록 하기 위해 각 펄스를 급격히 상승시킴과 더불어 상기 각 펄스의 상승이 완료된 후에 흐르는 파울러-노드하임전류를 중도에서 중단시키기 위해 상기 각 전압펄스의 펄스폭이 짧아지도록 하는 것을 특징으로 하는 불휘발성 반도체메모리의 프로그램전압인가방법.
  4. 소정전압을 갖는 소정폭의 구형펄스를 생성시키는 승압수단(1)과, 이 승압수단(1)에 의해 생성된 구형펄스를 공급받아 이를 복수개의 펄스로 분할하는 쵸퍼수단(3, 30) 및, 이 쵸퍼수단(3, 30)에 의해 분할된 복수개의 펄스열을 불휘발성 반도체메모리의 어드레스신호에 따라 선택된 메모리셀에 공급하는 디코딩수단(9)을 구비하여 구성된 것을 특징으로 하는 불휘발성 반도체메모리의 프로그램전압인가장치.
KR1019900000631A 1989-01-20 1990-01-19 불휘발성 반도체메모리의 프로그램전압인가방법 및 그 프로그램 전압 인가장치 KR930001655B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP89-011186 1989-01-20
JP1118689A JP2645122B2 (ja) 1989-01-20 1989-01-20 不揮発性半導体メモリ

Publications (2)

Publication Number Publication Date
KR900012266A KR900012266A (ko) 1990-08-03
KR930001655B1 true KR930001655B1 (ko) 1993-03-08

Family

ID=11771039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900000631A KR930001655B1 (ko) 1989-01-20 1990-01-19 불휘발성 반도체메모리의 프로그램전압인가방법 및 그 프로그램 전압 인가장치

Country Status (5)

Country Link
US (1) US5068827A (ko)
EP (1) EP0379693B1 (ko)
JP (1) JP2645122B2 (ko)
KR (1) KR930001655B1 (ko)
DE (1) DE68921189T2 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452251A (en) 1992-12-03 1995-09-19 Fujitsu Limited Semiconductor memory device for selecting and deselecting blocks of word lines
US5418743A (en) * 1992-12-07 1995-05-23 Nippon Steel Corporation Method of writing into non-volatile semiconductor memory
DE69325505T2 (de) * 1993-02-19 1999-10-28 St Microelectronics Srl Programmierungsverfahren einer EEPROM-Zelle mit doppelter Polysiliziumschicht
JPH0745730A (ja) * 1993-02-19 1995-02-14 Sgs Thomson Microelettronica Spa ２レベルのポリシリコンｅｅｐｒｏｍメモリ・セル並びにそのプログラミング方法及び製造方法、集積されたｅｅｐｒｏｍ記憶回路、ｅｅｐｒｏｍメモリ・セル及びそのプログラミング方法
EP0612108B1 (en) * 1993-02-19 2001-07-04 STMicroelectronics S.r.l. Double polysilicon EEPROM cell and corresponding manufacturing process
US5748530A (en) * 1993-05-11 1998-05-05 Nkk Corporation Non-voltile memory device, non-volatile memory cell and method of adjusting the threshold value of the non-volatile memory cell and each of plural transistors
JP3462894B2 (ja) 1993-08-27 2003-11-05 株式会社東芝 不揮発性半導体メモリ及びそのデータプログラム方法
US6091639A (en) * 1993-08-27 2000-07-18 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and data programming method
JPH07169861A (ja) * 1993-12-14 1995-07-04 Nec Corp 不揮発性半導体記憶装置
US5623444A (en) * 1994-08-25 1997-04-22 Nippon Kokan Kk Electrically-erasable ROM with pulse-driven memory cell transistors
JP2701757B2 (ja) * 1994-10-20 1998-01-21 日本電気株式会社 半導体記憶装置の書き込み方法
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
US5602779A (en) * 1994-11-11 1997-02-11 Nkk Corporation Nonvolatile multivalue memory
US5661686A (en) * 1994-11-11 1997-08-26 Nkk Corporation Nonvolatile semiconductor memory
US5615146A (en) * 1994-11-11 1997-03-25 Nkk Corporation Nonvolatile memory with write data latch
US5808338A (en) * 1994-11-11 1998-09-15 Nkk Corporation Nonvolatile semiconductor memory
US6353554B1 (en) 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
JPH08329691A (ja) * 1995-05-30 1996-12-13 Nkk Corp 不揮発性半導体記憶装置
JPH0945094A (ja) * 1995-07-31 1997-02-14 Nkk Corp 不揮発性半導体記憶装置
JPH0945090A (ja) * 1995-07-31 1997-02-14 Nkk Corp 不揮発性半導体記憶装置
JPH09320287A (ja) * 1996-05-24 1997-12-12 Nec Corp 不揮発性半導体記憶装置
US5675546A (en) * 1996-06-07 1997-10-07 Texas Instruments Incorporated On-chip automatic procedures for memory testing
US5805499A (en) * 1997-02-28 1998-09-08 Advanced Micro Devices, Inc. Channel hot-carrier page write for NAND applications
US6081453A (en) * 1997-04-15 2000-06-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
GB2325546B (en) * 1997-05-21 2001-10-17 Motorola Inc Electrically programmable memory and method of programming
US6850441B2 (en) * 2002-01-18 2005-02-01 Sandisk Corporation Noise reduction technique for transistors and small devices utilizing an episodic agitation
JP2013041654A (ja) * 2011-08-19 2013-02-28 Toshiba Corp 不揮発性記憶装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6044754B2 (ja) * 1978-06-02 1985-10-05 三洋電機株式会社 アナログ・メモリ−のドリフト補償回路
DE2828855C2 (de) * 1978-06-30 1982-11-18 Siemens AG, 1000 Berlin und 8000 München Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s)
IT1224062B (it) * 1979-09-28 1990-09-26 Ates Componenti Elettron Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile
JPS5727493A (en) * 1980-07-24 1982-02-13 Fujitsu Ltd Semiconductor storage device and its write-in method
JPS61239497A (ja) * 1985-04-16 1986-10-24 Seiko Instr & Electronics Ltd 半導体不揮発性メモリの書込み方法
JPS63142595A (ja) * 1986-12-05 1988-06-14 Nissan Motor Co Ltd 不揮発性記憶装置
FR2616953B1 (fr) * 1987-06-16 1989-08-25 Thomson Semiconducteurs Memoire eprom effacable par impulsions
JPH02118994A (ja) * 1988-10-26 1990-05-07 New Japan Radio Co Ltd Ｅｅｐｒｏｍ書き換え方法
US4964081A (en) * 1989-08-11 1990-10-16 Cray Research, Inc. Read-while-write ram cell

Also Published As

Publication number Publication date
EP0379693A3 (en) 1991-07-03
DE68921189T2 (de) 1995-07-20
JP2645122B2 (ja) 1997-08-25
DE68921189D1 (de) 1995-03-23
US5068827A (en) 1991-11-26
KR900012266A (ko) 1990-08-03
EP0379693B1 (en) 1995-02-15
JPH02193398A (ja) 1990-07-31
EP0379693A2 (en) 1990-08-01

Similar Documents

Publication Publication Date Title
KR930001655B1 (ko) 불휘발성 반도체메모리의 프로그램전압인가방법 및 그 프로그램 전압 인가장치
US6614694B1 (en) Erase scheme for non-volatile memory
US5485423A (en) Method for eliminating of cycling-induced electron trapping in the tunneling oxide of 5 volt only flash EEPROMS
US6522584B1 (en) Programming methods for multi-level flash EEPROMs
JP3863921B2 (ja) フローティングゲートメモリのプログラミング方法
US6721204B1 (en) Memory erase method and device with optimal data retention for nonvolatile memory
US5258949A (en) Nonvolatile memory with enhanced carrier generation and method for programming the same
US20070036001A1 (en) Floating-gate nonvolatile semiconductor memory device
EP0080560A2 (en) Memory cell comprising a floating gate device
KR960011188B1 (ko) 불휘발성 반도체 기억장치 및 그 동작방법
US5680350A (en) Method for narrowing threshold voltage distribution in a block erased flash memory array
JP3856694B2 (ja) フラッシュメモリ素子及びその消去方法
JPH09162313A (ja) 不揮発性半導体記憶装置およびその使用方法
JP2005276428A (ja) 不揮発性半導体記憶装置
US20060250855A1 (en) Erase and read schemes for charge trapping non-volatile memories
TWI230944B (en) Overerase protection of memory cells for nonvolatile memory
US5862078A (en) Mixed mode erase method to improve flash eeprom write/erase threshold closure
US5481494A (en) Method for tightening VT distribution of 5 volt-only flash EEPROMS
US7486567B2 (en) Method for high speed programming of a charge trapping memory with an enhanced charge trapping site
JP2001345390A (ja) フラッシュメモリモジュールのプログラミング方法
US6049484A (en) Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase
US6711062B1 (en) Erase method of split gate flash memory reference cells
JP2000252447A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置におけるデータの消去方法
TWI600016B (zh) 用於程式化分離閘非揮發性記憶體單元之系統及方法
US20050141274A1 (en) Programming method of flash memory device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee