KR970076859A - 불휘발성 반도체 기억 장치 및 그 기입 방법 - Google Patents

불휘발성 반도체 기억 장치 및 그 기입 방법 Download PDF

Info

Publication number
KR970076859A
KR970076859A KR1019970018710A KR19970018710A KR970076859A KR 970076859 A KR970076859 A KR 970076859A KR 1019970018710 A KR1019970018710 A KR 1019970018710A KR 19970018710 A KR19970018710 A KR 19970018710A KR 970076859 A KR970076859 A KR 970076859A
Authority
KR
South Korea
Prior art keywords
level
writing
determination level
absolute value
voltage
Prior art date
Application number
KR1019970018710A
Other languages
English (en)
Other versions
KR100243825B1 (ko
Inventor
요시히사 이와따
Original Assignee
니시무로 다이조
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 다이조, 가부시끼가이샤 도시바 filed Critical 니시무로 다이조
Publication of KR970076859A publication Critical patent/KR970076859A/ko
Application granted granted Critical
Publication of KR100243825B1 publication Critical patent/KR100243825B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

검증 동작을 행함으로써 기입 후 또는 소거 후의 메모리 셀의 임계치를 과기입 없이 소정의 범위로 억제하는 것이 가능한 반도체 기억 장치 및 그 기입 방법을 제공한다. 기입은, 최초에 판독할 설정 레벨과 같은가 그 보다는 높거나 본래 필요로 하는 판정 레벨보다 낮은 완만한 제1판정 레벨을 설정하고, 이 제1판정 레벨에 기초하여 제1기입 동작을 행하고, 다음에 제2판정 레벨에 리초하여 제2기입 동작을 행하여 완만하게 제1판정 레벨과 본래 필요로 하는 판정 레벨(목적으로 하는 판정레벨)인 제2판정 레벨 사이의 임계치를 갖는 메모리 셀의 임계치를 상기 제2판정 레벨보다 위로 올리는 것, 즉 기입 동작을 2회로 나눠 행한다. 임례치 분포 폭을 좁게 하면 소거 동작에서의 일괄 소거시에 모든 메모리 셀을 확실하게 소거할수 있다.

Description

불휘발성 반도체 기억 장치 및 그 기입 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 플래시 메모리의 회로 블록도, 제2도는 제1도에 도시하는 센스/래치 회로의 회로도, 제3도는 본 발명의 플래시 메모리의 기입 동작의 플로우차트.

Claims (4)

  1. 동일 행(行)선에 접속되는 복수개의 메모리 셀을 1블록으로 하고, 이 블록을 복수개 갖는 메모리 셀 어레이와; 상기 메모리 셀에 데이타를 기입하는 기입수단; 및 상기 기입 수단에 의해 기입 처리가 행하여진 데이타에 대해 검증을 행하는 검증 수단을 구비하고, 상기 검증 수단에 의한 검증은 복수개의 판정 전압에 의해 행하여지는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  2. 제1항에 있어서, 상기 검증 수단은 먼저 제1레벨의 판정 전압으로 행하고, 이어서 제2레벨의 판정 전압으로 행하는 수단을 구비하며, 상기 제1레벨의 판정 전압의 절대값은 상기 제2레벨의 판정 전압의 절대값보다 작은 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  3. 제1항 또는 제2항에 있어서, 판독 수단을 더 구비하고, 상기 제1레벨의 판정전압의 절대값은 상기 판독 수단의 판독 전압의 절대값보다 큰 것을 특징으로 하는 불휘발성 반도체 기억 장치.
  4. 동일 행 선에 접속되는 복수개의 메모리 셀을 1블록으로 하고, 이 블록을 복수개 갖는 메모리 셀 어레이의 각 메모리 셀에 제1레벨의 설정 전압을 기초로 데이타를 기입하는 단계와; 상기 제1레벨의 설정 전압을 기초로 기입한 데이타에 대해 검증하는 단계; 및 상기 제1레벨의 설정 전압을 기초로 기입한 데이타에 대해 기입 및 검증을 모든 메모리 셀에 대해 행한 후, 상기 제1레벨의 판정 전압의 절대값이 그 절대값 보다 높은 제2레벨의 판정 전압으로 기입을 행하는 단계를 구비하고 있는 것을 특징으로 하는 불휘발성 반도체 기억 장치의 기입 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970018710A 1996-05-15 1997-05-15 불휘발성 반도체 기억 장치 및 그 기입 방법 KR100243825B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14508996A JP3404712B2 (ja) 1996-05-15 1996-05-15 不揮発性半導体記憶装置及びその書き込み方法
JP96-145089 1996-05-15

Publications (2)

Publication Number Publication Date
KR970076859A true KR970076859A (ko) 1997-12-12
KR100243825B1 KR100243825B1 (ko) 2000-03-02

Family

ID=15377135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018710A KR100243825B1 (ko) 1996-05-15 1997-05-15 불휘발성 반도체 기억 장치 및 그 기입 방법

Country Status (4)

Country Link
US (1) US5812451A (ko)
JP (1) JP3404712B2 (ko)
KR (1) KR100243825B1 (ko)
TW (1) TW329050B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027553A (ko) * 1998-10-28 2000-05-15 김영환 플래쉬 메모리 셀의 프로그램 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3602294B2 (ja) * 1997-05-28 2004-12-15 株式会社ルネサステクノロジ 半導体メモリおよび情報記憶装置
DE19725181A1 (de) * 1997-06-13 1999-02-25 Siemens Ag Ansteuerschaltung für nichtflüchtige Halbleiter-Speicheranordnung
JPH1196774A (ja) * 1997-09-25 1999-04-09 Sharp Corp 不揮発性半導体メモリセルのデータ書き込み方法
US6667511B1 (en) 1997-12-18 2003-12-23 Advanced Micro Devices, Inc. NAND type core cell structure for a high density flash memory device having a unique select gate transistor configuration
US6122197A (en) * 1998-07-01 2000-09-19 Issi/Nexflash Technologies, Inc. Architecture and method for performing page write/verify in a flash memory chip
FR2816750B1 (fr) * 2000-11-15 2003-01-24 St Microelectronics Sa Memoire flash comprenant des moyens de controle de la tension de seuil de cellules memoire
TW577082B (en) * 2000-12-15 2004-02-21 Halo Lsi Inc Fast program to program verify method
JP3708912B2 (ja) * 2001-09-12 2005-10-19 株式会社東芝 半導体集積回路装置
JP2003346485A (ja) * 2002-05-23 2003-12-05 Fujitsu Ltd 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の書き込み方法
JP4260434B2 (ja) * 2002-07-16 2009-04-30 富士通マイクロエレクトロニクス株式会社 不揮発性半導体メモリ及びその動作方法
US7813166B2 (en) * 2008-06-30 2010-10-12 Qualcomm Incorporated Controlled value reference signal of resistance based memory circuit
KR101554727B1 (ko) 2009-07-13 2015-09-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
JP5153895B2 (ja) * 2011-01-12 2013-02-27 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置の書込方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437797A (en) * 1987-08-03 1989-02-08 Oki Electric Ind Co Ltd Eprom device
KR900019027A (ko) * 1988-05-23 1990-12-22 미다 가쓰시게 불휘발성 반도체 기억장치
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5258958A (en) * 1989-06-12 1993-11-02 Kabushiki Kaisha Toshiba Semiconductor memory device
KR960002006B1 (ko) * 1991-03-12 1996-02-09 가부시끼가이샤 도시바 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치
JP3373632B2 (ja) * 1993-03-31 2003-02-04 株式会社東芝 不揮発性半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027553A (ko) * 1998-10-28 2000-05-15 김영환 플래쉬 메모리 셀의 프로그램 방법

Also Published As

Publication number Publication date
KR100243825B1 (ko) 2000-03-02
TW329050B (en) 1998-04-01
US5812451A (en) 1998-09-22
JP3404712B2 (ja) 2003-05-12
JPH09307082A (ja) 1997-11-28

Similar Documents

Publication Publication Date Title
EP1894206B1 (en) Memory block erasing in a flash memory device
JP4640658B2 (ja) マルチレベル抑制スキーム
KR101244010B1 (ko) 메모리 구조 및 프로그래밍 방법
KR970023451A (ko) 불휘발성 반도체 메모리 장치
US8737131B2 (en) Programming memory cells using smaller step voltages for higher program levels
KR960006084A (ko) 불휘발성 반도체 기억장치와 그 소거방법
KR970076859A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법
KR920017121A (ko) 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램 가능한 독출전용 기억장치
KR950006865A (ko) 반도체 불휘발성 메모리장치
US7075832B2 (en) Method for erasing an NROM cell
DE60015770T2 (de) Flashspeicheranordnung mit extern ausgelöster erfassung und heilung von fehlerhaften zellen
JP2005011490A (ja) 半導体装置
KR100719372B1 (ko) 노어 플래시 메모리 장치 및 그것의 프로그램 방법
KR970076861A (ko) 포획 전하들을 추출하는 비휘발성 반도체 메모리 장치
US6115291A (en) Healing cells in a memory device
US6459619B1 (en) Non-volatile semiconductor memory device for selectively re-checking word lines
JP2007102923A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
KR940010356A (ko) 메모리셀의 정보소거방법
KR101060034B1 (ko) Ｈｃｉ 프로그래밍을 위하여 소스 전극 상에 바이어스를가지는 비휘발성 메모리
US6587383B1 (en) Erase block architecture for non-volatile memory
KR100408323B1 (ko) Eeprom프로그래밍/소거를위해요구되는고전압의자동결정방법및장치
WO2008124269A1 (en) Electronic device including a nonvolatile memory array and methods of using the same
JP2007188547A (ja) 不揮発性半導体記憶装置
JP7451774B2 (ja) Ｎａｎｄメモリ操作のためのアーキテクチャおよび方法
KR100245413B1 (ko) 불 휘발성 반도체 메모리 장치의 기입 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20161018

Year of fee payment: 18