JP2007257827A - 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 - Google Patents
不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 Download PDFInfo
- Publication number
- JP2007257827A JP2007257827A JP2007120247A JP2007120247A JP2007257827A JP 2007257827 A JP2007257827 A JP 2007257827A JP 2007120247 A JP2007120247 A JP 2007120247A JP 2007120247 A JP2007120247 A JP 2007120247A JP 2007257827 A JP2007257827 A JP 2007257827A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- voltage
- data
- gate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】半導体基板上の薄い電荷トラップ層を介して設けられたゲート電極からなる例えば単ゲート型メモリセルを有するフラッシュメモリにおいて、前記メモリセルに対してデータ書込み後、前記電荷トラップ層から電子を一部排除するよう前記メモリセルに対して短パルスを加えることを特徴とする不揮発性半導体メモリ。
【選択図】図9
Description
このようなSONOS型のメモリセルに対し、一般的には、ソースとドレインとを並列に接続したセル配置がとられる。これは、隣接する複数のメモリセルのソース、ドレインをそれぞれ並列に接続して列を形成し、1つの列を1つのビット線とするものである。ビット線は選択ゲートを介してセンスアンプに接続される。列方向に隣接するメモリセルのゲートは単一の導線で結ばれ、ワード線となる。
[データ書込動作]データ書き込みの動作は、選択したセルのドレインに接続されたビット線に書き込み電位Vdp(=5V程度)を印加し、ソースに接続されたビット線に0Vを与え、ワード線にVwp(=10V程度)を印加することで行う。このとき、非選択セルのビット線とワード線は浮遊させておき、書き込みを回避する。上記のデータ書き込み動作が行われたとき、選択されたセルにおいて、ドレイン近傍でホットな電子が発生する。ホットな電子は第1ゲート酸化膜の障壁を超えて、ドレインに近い窒化膜中にトラップされる。これにより、選択されたセルのしきい値電圧が正方向にシフトする。この状態を"0"とする。
[データ消去動作]データ消去動作は、選択されたブロックのすべてのメモリセルに対して行う。データ消去動作は、選択されたブロックのワード線すべてにVwe(=−3V程度)を印加し、ビット線すべてをVbe(=7V程度)にすることで行う。これにより、窒化膜中にトラップされていた電子が排除され、しきい値電圧が負方向にシフトする。この状態を"1"とする。
[データ読出動作]データの読み出し動作は、選択されたメモリセルにつながるワード線にVwr(=4V程度)を印加し、ドレインに接続されたビット線に読み出し電位Vbr(=1V程度)を印加し、ソースに接続されたビット線に0Vを与えることで行う。ただし、読み出し動作におけるドレインとソースの関係は、データ書き込み動作における関係と反転させる。これは、データ書き込みの際にドレインとした拡散層の近傍に、電子がトラップされている為である。すなわちドレインとソースを反転させた方が、しきい値のシフトが大きくとれるためである。データの読み出しは、選択メモリセルに流れる電流の絶対値で判定する。
[データベリファイ動作]ベリファイ(検証動作)書き込みの場合は、上記の書き込み動作を行った後、検証動作を行い書き込みが十分であるかどうか確認するために行われる。書き込みが不十分であれば、そのセルに対し、再び書き込み動作を行う。検証動作と書き込み動作は、すべてのデータが書き込まれるまで繰り返される。ベリファイ(検証動作)消去の場合は、上記消去動作の後に検証動作を行い、消去が不十分な場合は、再び消去動作を行う。これらの動作は消去が十分に行われるまで行われる。
(1)半導体基板上に、第1ゲート酸化膜と、シリコン酸化膜よりも電荷をトラップしやすい絶縁材からなる電荷トラップ層と、第2ゲート酸化膜とからなるゲート絶縁膜と、ゲート電極とが順に重ねて形成され、前記電荷トラップ層と前記半導体基板との間で電荷の移動を生じさせて、電気的書き換えを可能にしたメモリセルが複数個マトリクス配置されたメモリセルアレイを有する不揮発性半導体記憶装置(EEPROM)において、前記メモリセルに対してデータを書き込んだ後に、前記電荷トラップ層から電子を一部排除するよう動作する不揮発性半導体記憶装置。
(2)前記(1)記載の不揮発性半導体記憶装置であって、前記ゲート電極にVwp、前記メモリセルのドレインにVdpなる電圧を印加して前記メモリセルにデータを書き込む手段と、前記ゲート絶縁膜にVwe、前記メモリセルのソース乃至ドレインにVbeなる消去電圧をte秒間印加して前記メモリセルからデータを消去する手段と、前記データ書き込み動作の後に、前記ゲート絶縁膜にVwsなる電圧、前記ソース乃至ドレインにVbsなる電圧をts秒間印加し、電子の一部排除動作を行う手段とを、0≦|Vws|≦|Vwe|,0≦|Vbs|≦|Vbe|,ts≦teの関係を満たして有する不揮発性半導体記憶装置。
(3)前記(2)記載の不揮発性半導体記憶装置であって、前記した電子の一部排除動作をVbs = Vdpなる電圧の関係をもって行う不揮発性半導体記憶装置。
(4)前記(1)〜(3)記載の不揮発性半導体記憶装置であって、ベリファイ書き込みを行う際、前記メモリセルアレイに対してデータの書き込みを行った後に、前記電子の一部排除動作及びベリファイ動作を行い、この操作を十分書き込みが行われるまで繰り返す不揮発性半導体記憶装置。
(5)半導体基板上に、第1ゲート酸化膜と、シリコン酸化膜よりも電荷をトラップしやすい絶縁材からなる電荷トラップ層と、第2ゲート酸化膜とからなるゲート絶縁膜と、ゲート電極とが順に重ねて形成され、前記電荷トラップ層と前記半導体基板との間で電荷の移動を生じさせて、電気的書き換えを可能にしたメモリセルが複数個マトリクス配置されたメモリセルアレイを有する不揮発性半導体記憶装置(EEPROM)に対し、前記メモリセル内に記憶されたデータを消去する電圧と同等の電圧を、電子の一部排除動作を行うように短時間印加することを特徴とする不揮発性半導体記憶装置のデータ保持方法。
(6)前記(5)記載の不揮発性半導体記憶装置のデータ保持方法であって、前記ゲート電極にVwp、前記メモリセルのドレインにVdpなる電圧を印加して前記メモリセルにデータを書き込む手段と、前記ゲート絶縁膜にVwe、前記メモリセルのソース乃至ドレインにVbeなる消去電圧をte秒間印加して前記メモリセルからデータを消去する手段と、前記データ書き込み動作の後に、前記ゲート絶縁膜にVwsなる電圧、前記ソース乃至ドレインにVbsなる電圧をts秒間印加し、電子の一部排除動作を行う手段とを、0≦|Vws|≦|Vwe|,0≦|Vbs|≦|Vbe|,ts≦teの関係を満たして有する不揮発性半導体記憶装置のデータ保持方法。
(7)前記(6)記載の不揮発性半導体記憶装置のデータ保持方法であって、電子の一部排除動作をVbs = Vdpなる電圧の関係をもって行う不揮発性半導体記憶装置のデータ保持方法。
(8)前記(5)〜(7)記載の不揮発性半導体記憶装置のデータ保持方法であって、ベリファイ書き込みを行う際、メモリセルアレイに書き込みを行った後に前記電子の一部排除動作及び検証動作を行い、この操作を十分書き込みが行われるまで繰り返す不揮発性半導体記憶装置のデータ保持方法。
[第1の実施形態]図6乃至図8参照。
[メモリセルのデータ消去動作]まず、データ書き込みを行うメモリセルアレイ・ブロックを選択する。選択されたブロックに対し、データ書き込み動作に先立ちそのブロックすべてのメモリセルのデータ消去を行う。データ消去時は、選択されたブロックすべてのビット線に7.0(V)が印加される。次に、選択されたブロックすべてのワード線に−3.0(V)が印加される。このバイアス状態を約10msec保つことにより、選択されたブロックすべてのメモリセルで窒化膜から電子が除去され、しきい値が低い「1」の状態となる。
[メモリセルへのデータ書込動作]次いで、データ書き込み動作が行われる。選択されたブロックに対してデータを書き込むには、選択されたメモリセルのドレインにつながるビット線を5.2(V)、ソースにつながるビット線を0(V)の状態にしておき、選択されたメモリセルのワード線に9.5(V)を印加する。このとき、非選択であるメモリセルのソース・ドレインにつながるビット線は浮遊させておく。ただし、選択されたメモリセルとビット線を共有しているメモリセルに関しては、ビット線の片方が5.2(V)もしくは0(V)になっている。上記の動作でデータ書き込みを行った場合、選択されたメモリセルのドレインとなる拡散層の近くで窒化膜中に電子が注入され、しきい値が高い「0」状態となる。また、非選択セルには書き込みが行われない。
[メモリセルへのポストライトパルス印加動作]次に、ポストライトパルス印加動作に入る。選択されたブロックにポストライト動作を行うには、選択されたブロックすべてのビット線に7.0(V)を印加する。次に、選択されたブロックすべてのワード線に−3.0(V)を印加する。このバイアス状態を約3μsec保つことにより、選択されたブロックすべてのメモリセルで読み出し特性が改善される。表1参照。
[第2の実施形態]上記の第1の実施形態では、書き込み後の不揮発性メモリセルに対して、消去時の印加電位並であるもののその長さが実質的にデータ消去に寄与しないレベルに極めて短いポストライトパルスを印加する場合を例示したが、続く第2の実施形態として、ポストライトパルス印加と同様の機能を書き込みベリファイ時に付加した場合について、その動作を説明する。
12 ビット線(n型拡散層)
13 素子分離酸化膜
14 p型基板(またはp型ウェルおよびn型基板)
15 第1ゲート酸化膜
16 窒化膜
17 第2ゲート酸化膜
Claims (12)
- 半導体基板上に、第1ゲート酸化膜と、シリコン酸化膜よりも電荷をトラップしやすい絶縁材からなる電荷トラップ層と、第2ゲート酸化膜とからなるゲート絶縁膜と、ゲート電極とが順に重ねて形成され、前記電荷トラップ層と前記半導体基板との間で電荷の移動を生じさせて、電気的書き換えを可能にしたメモリセルが複数個マトリクス配置されたメモリセルアレイを有する不揮発性半導体記憶装置(EEPROM)において、
前記メモリセルに対してデータを書き込んだ後に、前記電荷トラップ層から電子を一部排除するよう動作する不揮発性半導体記憶装置。 - 前記ゲート電極にVwp、前記メモリセルのドレインにVdpなる電圧を印加して前記メモリセルにデータを書き込む手段と、
前記ゲート絶縁膜にVwe、前記メモリセルのソース乃至ドレインにVbeなる消去電圧をte秒間印加して前記メモリセルからデータを消去する手段と、
前記データ書き込み動作の後に、前記ゲート絶縁膜にVwsなる電圧、前記ソース乃至ドレインにVbsなる電圧をts秒間印加し、電子の一部排除動作を行う手段とを、
0≦|Vws|≦|Vwe|,0≦|Vbs|≦|Vbe|,ts≦te
の関係を満たして有する請求項1記載の不揮発性半導体記憶装置。 - 前記した電子の一部排除動作を
Vbs = Vdp
なる電圧の関係をもって行う請求項2記載の不揮発性半導体記憶装置。 - ベリファイ書き込みを行う際、前記メモリセルアレイに対してデータの書き込みを行った後に、前記電子の一部排除動作及びベリファイ動作を行い、この操作を十分書き込みが行われるまで繰り返す請求項1乃至3記載の不揮発性半導体記憶装置。
- 半導体基板上に、第1ゲート酸化膜と、シリコン酸化膜よりも電荷をトラップしやすい絶縁材からなる電荷トラップ層と、第2ゲート酸化膜とからなるゲート絶縁膜と、ゲート電極とが順に重ねて形成され、前記電荷トラップ層と前記半導体基板との間で電荷の移動を生じさせて、電気的書き換えを可能にしたメモリセルが複数個マトリクス配置されたメモリセルアレイを有する不揮発性半導体記憶装置(EEPROM)に対し、前記メモリセル内に記憶されたデータを消去する電圧と同等の電圧を、電子の一部排除動作を行うように短時間印加することを特徴とする不揮発性半導体記憶装置のデータ保持方法。
- 前記ゲート電極にVwp、前記メモリセルのドレインにVdpなる電圧を印加して前記メモリセルにデータを書き込む手段と、
前記ゲート絶縁膜にVwe、前記メモリセルのソース乃至ドレインにVbeなる消去電圧をte秒間印加して前記メモリセルからデータを消去する手段と、
前記データ書き込み動作の後に、前記ゲート絶縁膜にVwsなる電圧、前記ソース乃至ドレインにVbsなる電圧をts秒間印加し、電子の一部排除動作を行う手段とを、
0≦|Vws|≦|Vwe|,0≦|Vbs|≦|Vbe|,ts≦te
の関係を満たして有する請求項5記載の不揮発性半導体記憶装置のデータ保持方法。 - 電子の一部排除動作をVbs = Vdpなる電圧の関係をもって行う請求項6記載の不揮発性半導体記憶装置のデータ保持方法。
- ベリファイ書き込みを行う際、メモリセルアレイに書き込みを行った後に前記電子の一部排除動作及び検証動作を行い、この操作を十分書き込みが行われるまで繰り返す請求項5乃至7記載の不揮発性半導体記憶装置のデータ保持方法。
- 半導体基板上に、第1ゲート酸化膜と、シリコン酸化膜よりも電荷をトラップしやすい絶縁材からなる電荷トラップ層と、第2ゲート酸化膜とからなるゲート絶縁膜と、ゲート電極とが順に重ねて形成され、前記電荷トラップ層と前記半導体基板との間で電荷の移動を生じさせて、電気的書き換えを可能にしたメモリセルが複数個マトリクス配置されたメモリセルアレイを有する不揮発性半導体記憶装置(EEPROM)において、
前記メモリセルに対してデータを書き込んだ後に、前記電荷トラップ層から電子を一部排除するよう動作し、
前記電荷トラップ層から電子を一部排除するために前記メモリセルに電圧を印加する時間は、前記メモリセルからデータを消去するために前記メモリセルに電圧を印加する時間の3/10000以下である不揮発性半導体記憶装置。 - 半導体基板上に、第1ゲート酸化膜と、シリコン酸化膜よりも電荷をトラップしやすい絶縁材からなる電荷トラップ層と、第2ゲート酸化膜とからなるゲート絶縁膜と、ゲート電極とが順に重ねて形成され、前記電荷トラップ層と前記半導体基板との間で電荷の移動を生じさせて、電気的書き換えを可能にしたメモリセルが複数個マトリクス配置されたメモリセルアレイを有する不揮発性半導体記憶装置(EEPROM)において、
前記メモリセルに対してデータを書き込んだ後に、前記電荷トラップ層から電子を一部排除するよう動作し、
前記電荷トラップ層から電子を一部排除するために前記メモリセルに印加する電圧は、前記メモリセルからデータを消去するために前記メモリセルに印加する電圧と同じであり、
前記電荷トラップ層から電子を一部排除するために前記メモリセルに電圧を印加する時間は、前記メモリセルからデータを消去するために前記メモリセルに電圧を印加する時間未満である不揮発性半導体記憶装置。 - 前記電荷トラップ層から電子を一部排除するために前記メモリセルに電圧を印加する時間は、前記メモリセルからデータを消去するために前記メモリセルに電圧を印加する時間の1/10000以下である請求項9記載の不揮発性半導体記憶装置。
- 前記電荷トラップ層から電子を一部排除するために前記メモリセルに印加する電圧は、前記メモリセルからデータを消去するために前記メモリセルに印加する電圧と同じである請求項9または11記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007120247A JP2007257827A (ja) | 2007-04-27 | 2007-04-27 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007120247A JP2007257827A (ja) | 2007-04-27 | 2007-04-27 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000141072A Division JP4002712B2 (ja) | 2000-05-15 | 2000-05-15 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007257827A true JP2007257827A (ja) | 2007-10-04 |
Family
ID=38631872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007120247A Pending JP2007257827A (ja) | 2007-04-27 | 2007-04-27 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007257827A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010109966A1 (ja) * | 2009-03-26 | 2010-09-30 | 株式会社 東芝 | 不揮発性半導体記憶装置及びその駆動方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621404A (ja) * | 1992-07-06 | 1994-01-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH06224439A (ja) * | 1993-01-22 | 1994-08-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH07122091A (ja) * | 1993-10-28 | 1995-05-12 | Nec Corp | 不揮発性半導体記憶装置とその書き込み特性回復方法 |
JPH07147399A (ja) * | 1993-11-24 | 1995-06-06 | Victor Co Of Japan Ltd | 半導体装置 |
JPH09320287A (ja) * | 1996-05-24 | 1997-12-12 | Nec Corp | 不揮発性半導体記憶装置 |
JPH11224940A (ja) * | 1997-12-05 | 1999-08-17 | Sony Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
-
2007
- 2007-04-27 JP JP2007120247A patent/JP2007257827A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621404A (ja) * | 1992-07-06 | 1994-01-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH06224439A (ja) * | 1993-01-22 | 1994-08-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH07122091A (ja) * | 1993-10-28 | 1995-05-12 | Nec Corp | 不揮発性半導体記憶装置とその書き込み特性回復方法 |
JPH07147399A (ja) * | 1993-11-24 | 1995-06-06 | Victor Co Of Japan Ltd | 半導体装置 |
JPH09320287A (ja) * | 1996-05-24 | 1997-12-12 | Nec Corp | 不揮発性半導体記憶装置 |
JPH11224940A (ja) * | 1997-12-05 | 1999-08-17 | Sony Corp | 不揮発性半導体記憶装置及びその書き込み方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010109966A1 (ja) * | 2009-03-26 | 2010-09-30 | 株式会社 東芝 | 不揮発性半導体記憶装置及びその駆動方法 |
US8391075B2 (en) | 2009-03-26 | 2013-03-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for driving same |
US8531890B2 (en) | 2009-03-26 | 2013-09-10 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method for driving same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4002712B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 | |
JP3980874B2 (ja) | 半導体記憶装置及びその駆動方法 | |
CN100538897C (zh) | 动态参考编程的算法 | |
JP4881401B2 (ja) | Nand型フラッシュメモリ | |
JP2009266356A (ja) | Nand型フラッシュメモリ | |
JP2005276428A (ja) | 不揮発性半導体記憶装置 | |
JP2005527061A (ja) | 予備消去ステップを用いてフラッシュメモリを消去する方法 | |
JP2011198419A (ja) | 不揮発性半導体記憶装置およびその書き込み方法 | |
JP4153499B2 (ja) | 電気的に書き込みおよび消去が可能なメモリセルの動作方法および電気的なメモリのための記憶装置 | |
US7277329B2 (en) | Erase method to reduce erase time and to prevent over-erase | |
JP3410747B2 (ja) | 不揮発性半導体記憶装置 | |
JP2005184029A (ja) | 不揮発性記憶素子及び半導体集積回路装置 | |
JP2008508662A (ja) | フラッシュメモリユニット、およびフラッシュメモリ素子のプログラミング方法 | |
JPH09307009A (ja) | 半導体不揮発性記憶装置 | |
JP2022191629A (ja) | 半導体記憶装置 | |
TWI288417B (en) | Improved erase method for a dual bit memory cell | |
JP2007042222A (ja) | 半導体装置 | |
JP2007257827A (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 | |
JP2007042166A (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
JP2005184028A (ja) | 不揮発性記憶素子 | |
US7684251B2 (en) | Non-volatile semiconductor memory device and its writing method | |
JP2004006549A (ja) | 不揮発性半導体記憶装置における情報の消去方法 | |
TWI556246B (zh) | 高可靠性非揮發性半導體儲存裝置及其資料抹除方法 | |
TWI451438B (zh) | 一種執行記憶體之操作的方法 | |
US20070189077A1 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100222 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100302 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100511 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100616 |