KR970052800A - 게이트 절연막 형성방법 - Google Patents

게이트 절연막 형성방법 Download PDF

Info

Publication number
KR970052800A
KR970052800A KR1019950050483A KR19950050483A KR970052800A KR 970052800 A KR970052800 A KR 970052800A KR 1019950050483 A KR1019950050483 A KR 1019950050483A KR 19950050483 A KR19950050483 A KR 19950050483A KR 970052800 A KR970052800 A KR 970052800A
Authority
KR
South Korea
Prior art keywords
gate insulating
insulating film
semiconductor substrate
ozone
gas
Prior art date
Application number
KR1019950050483A
Other languages
English (en)
Other versions
KR100211538B1 (ko
Inventor
최재성
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950050483A priority Critical patent/KR100211538B1/ko
Publication of KR970052800A publication Critical patent/KR970052800A/ko
Application granted granted Critical
Publication of KR100211538B1 publication Critical patent/KR100211538B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

게이트 절연막 형성방법은 게이트 절연막의 전기적 특성을 향상시킬 수 있고 게이트 절연막의 두께를 한계이상으로 얇게 할 수 있다. 이를 위하여, 상기 게이트 절연막 형성방법은 실리콘으로 된 반도체 기판을 오존(O3)가스에 노출시켜 완전 산화된 산화막이 상기 반도체 기판의 표면층에 형성되도록 한다. 상기 완전 산화된 산화막은 중금속 및 알칼리 금속과 반응하지 않음으로 전화 포획 영역의 발생을 방지한다.

Description

게이트 절연막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 게이트 절연막 형성방법을 설명하기 위한 반도체 장치의 단면도.

Claims (5)

  1. 반도체 장치의 제조방법에 있어서, 실리콘으로 된 반도체 기판을 제공하는 단계와, 상기 반도체 기판을 오존을 포함하는 소정 압력의 가스에 노출시켜 상기 반도체 기판의 표면층에 화합물 구조를 갖는 산화막이 형성되도록 하는 단계를 구비한 것을 특징으로 하는 게이트 절연막 형성방법.
  2. 제1항에 있어서, 상기 오존을 포함하는 가스가 수소가스인 것을 특징으로 하는 게이트 절연막 형성방법.
  3. 제2항에 있어서, 상기 오존을 포함하는 상기 수소가스가 0.1내지 수십 Torr의 압력을 유지하도록 된 것을 특징으로 하는 게이트 절연막 형성방법.
  4. 반도체 장치의 제조방법에 있어서, 실리콘으로 된 반도체 기판을 제공하는 단계와, 상기 반도체 기판을 소정 압력의 오존가스에 노출시켜 상기 반도체 기판의 표면층에 화합물 구조를 갖는 산화막이 형성되도록 하는 단계를 구비한 것을 특징으로 하는 게이트 절연막 형성방법.
  5. 제4항에 있어서, 상기 오존가스가 0.1내지 수십 Torr의 압력을 유지하도록 된 것을 특징으로 하는 게이트 절연막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050483A 1995-12-15 1995-12-15 게이트 절연막 형성방법 KR100211538B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050483A KR100211538B1 (ko) 1995-12-15 1995-12-15 게이트 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050483A KR100211538B1 (ko) 1995-12-15 1995-12-15 게이트 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR970052800A true KR970052800A (ko) 1997-07-29
KR100211538B1 KR100211538B1 (ko) 1999-08-02

Family

ID=19440462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050483A KR100211538B1 (ko) 1995-12-15 1995-12-15 게이트 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100211538B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476396B1 (ko) * 1997-12-27 2005-07-07 주식회사 하이닉스반도체 반도체장치의실리콘산화막형성방법
KR100482372B1 (ko) * 2002-12-03 2005-04-14 삼성전자주식회사 반도체 소자의 게이트 산화막 형성방법

Also Published As

Publication number Publication date
KR100211538B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR890007364A (ko) 반도체 소자 제조 방법
KR960027004A (ko) 반도체 장치의 측면콘택 형성방법
KR970052800A (ko) 게이트 절연막 형성방법
KR970053905A (ko) 게이트 전극 및 그 형성방법
KR900017091A (ko) 반도체장치 및 그 제조방법
KR970003479A (ko) 반도체 장치의 매복접촉 형성방법
KR970077349A (ko) 반도체 소자에서의 금속배선의 구조 및 그 제조 방법
KR970018061A (ko) 산소의 확산을 방지하는 금속 전극 제조 방법
KR900002432A (ko) 반도체의 사이드벽 형성방법
KR960005784A (ko) 반도체 소자의 버리드 콘택홀 형성방법
KR970052319A (ko) 반도체 소자의 자기정렬 콘택 형성방법
KR960026544A (ko) 반도체 소자의 소자간 분리층 형성방법
KR890001170A (ko) 반도체 장치의 폴리사이드 구조 제조방법
KR940001415A (ko) 반도체 메모리장치의 제조방법
KR970054151A (ko) 반도체 소자의 캐패시터 제조방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR970072455A (ko) 박막트랜지스터 제조방법
KR970053985A (ko) 반도체 소자의 캐패시터 제조방법
KR970054197A (ko) 에스램(sram) 소자의 부하 저항 제조방법
KR970018103A (ko) 반도체소자의 콘택홀 형성방법
KR950034526A (ko) 고부하저항 제조방법
KR960002560A (ko) 반도체소자의 콘택 제조방법
KR970052298A (ko) 반도체소자의 비아콘택 형성방법
KR970018072A (ko) 미세 접촉창을 형성할 수 있는 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee