KR100211538B1 - 게이트 절연막 형성방법 - Google Patents

게이트 절연막 형성방법 Download PDF

Info

Publication number
KR100211538B1
KR100211538B1 KR1019950050483A KR19950050483A KR100211538B1 KR 100211538 B1 KR100211538 B1 KR 100211538B1 KR 1019950050483 A KR1019950050483 A KR 1019950050483A KR 19950050483 A KR19950050483 A KR 19950050483A KR 100211538 B1 KR100211538 B1 KR 100211538B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
gate insulating
insulating film
oxide film
ozone
Prior art date
Application number
KR1019950050483A
Other languages
English (en)
Other versions
KR970052800A (ko
Inventor
최재성
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950050483A priority Critical patent/KR100211538B1/ko
Publication of KR970052800A publication Critical patent/KR970052800A/ko
Application granted granted Critical
Publication of KR100211538B1 publication Critical patent/KR100211538B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

게이트 절연막 형성방법은 게이트 절연막의 전기적 특성을 향상시킬 수 있고 게이트 절연막의 두께를 한계 이상으로 얇게 할 수 있다. 이를 위하여, 상기 게이트 절연막 형성방법은 실리콘으로 된 반도체 기판을 오존(O3)가스에 노출시켜 완전 산화막이 상기 반도체 가판의 표면층에 형성되도록 한다. 상기 완전 산화된 산화막은 중금속 및 알칼리 금속과 반응하지 않음으로 전하 포획 영역의 발생을 방지한다.

Description

게이트 절연막 형성방법
제1도는 본 발명의 실시예에 따른 게이트 절연막 형성방법을 설명하기 위한 반도체 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 12 : 게이트 절연막
본 발명은 반도체 장치에 사용되는 트랜지스터의 게이트 절연막을 형성하는 방법에 관한 것으로, 특히 게이트 절연막의 전기적 특성을 향상시킬 수 있고 게이트 절연막의 두께를 일정한계 이하로 할 수 있는 게이트 절연막 형성방법에 관한 것이다.
상기 게이트 절연막은 반도체 기판과 게이트 전극을 중계하는 역할을 담당하기 위하여 상기 반도체 기판 및 상기 게이트 전극의 사이에 위치한다. 이를 위하여, 상기 게이트 절연막은 산화막(SiO2)에 의하여 형성된다.
그러나, 상기 게이트 산화막은 상기 반도체 기판과의 계면에 전하포획 영역(또는 요소)가 존재하도록 형성되어 열화된 전기적 특성을 갖을 뿐만 아니라, 두께를 한계 이상으로 얇게 할 수 없었다. 이는 상기 게이트 산화막 및 상기 반도체 기판의 계면에 불완전 화합물 구조(Sub-stoichimetic Constructure)의 SiO 및 SiO2및 SiOH 등이 존재하는 것에 기인한다. 이러한 문제점은 종래의 게이트 산화막 형성방법을 참조한다면 더욱 명료하게 드러나게 될 것이다.
종래의 게이트 산화막 형성방법은 실리콘으로 된 반도체 기판을 산소(O2) 가스에 노출시킨다. 상기 산소(O2)는 상기 반도체 기판의 표면에 위치한 실리콘 원자(Si)와 반응하여 상기 반도체 기판의 표면에 산화막(SiO2)이 형성되도록 한다.
다른 종래의 게이트 산화막 형성방법은 상기 실리콘으로 된 반도체 기판을 산소(O2)가 포함된 수소(H2) 가스에 노출시킨다. 이 경우, 상기 산소(O2)는 상기 반도체 기판의 표면에 위치한 실리콘(Si) 원자와 반응하여 산화막(SiO2)이 형성되도록 하고, 반면에 상기 수소(H2)는 증발된다.
그러나, 상기 산소(O2)는 친화력이 약하여 상기 게이트 산화막에 완료전 산화되지 않은 불완전 화합물 구조의 불완전 산화물(SiO, SiOH 또는 SiO2)이 일부 생성되도록 한다. 상기 불완전 산화물은 중금속 또는 알칼리 금속(Alkali Metal)들과 쉽게 결합하여 불순물 싱크(Sink)를 형성한다. 상기 불순물 싱크는 전하 포획 영역을 형성하여 상기 게이트 산화막의 전기적 특성(즉, 절연특성)을 열화시킴과 아울러 상기 게이트 산화막의 두께를 증가시키게 된다.
따라서, 본 발명의 목적은 게이트 절연막의 전기적 특성을 향상시킬 수 있고 게이트 절연막의 두께를 한계 이상으로 얇게 할 수 있는 게이트 절연막 형성방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 게이트 절연막 형성방법은 실리콘으로 된 반도체 기판을 오존(O3)가스에 노출시켜 완전 산화된 산화막이 상기 반도체 기판의 표면층에 형성되도록 한다.
이하, 본 발명의 실시예를 첨부한 제1도를 참조하여 상세히 설명하기로 한다.
제2도를 참조하면, 반도체 기판(10)의 상부에 게이트 절연막(12)이 형성된 반도체 장치가 설명되어 있다. 상기 반도체 기판은 실리콘(Si)으로 형성되어 있고, 그리고 상기 게이트 절연막(12)은 게이트 산화막(SiO2)으로 형성되어 있다.
상기 게이트 절연막(12)은 상기 반도체 기판(10)을 0.1 내지 760mTorr의 오존(O3)가스에 노출시킴에 의하여 형성될 수 있다. 이때, 상기 오존(O3)의 일부분은 상기 반도체 기판(10)의 표면에 위치한 실리콘 원자(Si)와 반응하여 완전하게 산화된 산화막(SiO2)이 상기 반도체 기판(10)의 표면층에 형성되도록 하고, 그리고 상기 오존(O3)의 나머지는 증발하게 된다. 이를 화학식으로 표현하면,
과 같이 된다.
이와는 달리, 상기 게이트 절연막(12)는 상기 반도체 기판(10)을 오존(O3)을 포함하는 상압(1atm)의 수소(H2)가스에 노출시키는 방법에 의해서도 형성될 수 있다. 이 경우, 상기 오존(O3)의 일부분은 상기 반도체 기판(10)의 표면에 위치한 실리콘 원자(Si)와 반응하여 완전하게 산화된 산화막(SiO2)이 상기 반도체 기판(10)의 표면층에 형성되도록 하고, 그리고 상기 오존(O3)의 나머지는 수소(H2)와 반응하여 수증기(H2O)의 형태로 증발하게 된다. 이를 화학식으로 표현하면,
과 같이 된다.
상기 오존(O3)는 산소(O2)에 비하여 친화력이 매우 높아 상기 산화막에 불완전 화합 구조를 갖는 불완전 산화물(예를들면, SiO나 SiO2또는 SiOH)이 생성되지 않도록 한다. 상기 불완전 산화물이 상기 산화막에 존재하지 않음으로 인하여, 상기 산화막은 중금속 및 알칼리 금속과 거의 반응하지 않게 되고, 전하 포획 영역의 발생을 방지할 수 있다. 이 결과, 상기 산화막은 두께가 증가되지 않으며, 아울러 향상된 전기적 특성(즉, 절연특성)을 갖게 된다. 상기 오존(O3)가스 및 상기 오존(O3)을 포함하는 상기 수소(H2)가스의 압력은 상압(1atm)보다 낮은 0.1 내지 760mTorr를 유지하여도 무방하다.
그리고 상기 산화막이 형성된 상기 반도체 기판(10)은 질소(N2)가스에 노출되도록 한다. 이때, 상기 질소(N2)는 상기 산화막을 견고하게 열처리함과 아울러 잔재된 산소(O2/2) 및 오존(O3)가 완전히 제거되도록 한다.
상술한 바와 같이, 본 발명의 게이트 절연막 형성방법은 실리콘으로 된 반도체 기판을 친화력이 뛰어난 오존(O3)가스에 노출시켜 상기 실리콘 기판의 표면층에 불완전 산화물이 포함되지 않은 산화막을 형성한다. 이로 인하여, 상기 게이트 절연막 형성방법은 상기 게이트 절연막이 중금속 및 알칼리 금속과 반응하지 않도록 하여 게이트 절연막의 두께의 증가를 방지함과 아울러 전하 포획을 방지할 수 있다. 결과적으로, 상기 게이트 절연막 형성방법은 게이트 절연막의 두께를 한계 이상으로 얇게 할 수 있고 게이트 절연막의 전기적 특성을 향상시킬 수 있는 이점을 제공한다.

Claims (5)

  1. 반도체 장치의 제조방법에 있어서, 실리콘으로 된 반도체 기판을 제공하는 단계와, 상기 반도체 기판을 오존을 포함하는 가스에 노출시켜 상기 반도체 기판의 표면층에 화합물 구조를 갖는 산화막이 형성되도록 하는 단계와, 상기 구조를 질소가스 분위기에서 열처리하는 단계를 구비한 것을 특징으로 하는 게이트 절연막 형성방법.
  2. 제1항에 있어서, 상기 오존을 포함하는 가스가 수소가스인 것을 특징으로 하는 게이트 절연막 형성방법.
  3. 제2항에 있어서, 상기 오존을 포함하는 상기 수소가스가 0.1 내지 760mTorr의 압력을 유지하도록된 것을 특징으로 하는 게이트 절연막 형성방법.
  4. 반도체 장치의 제조방법에 있어서, 실리콘으로 된 반도체 기판을 제공하는 단계와, 상기 반도체 기판을 오존가스에 노출시켜 상기 반도체 기판의 표면층에 화합물 구조를 갖는 산화막이 형성되도록 하는 단계와, 상기 구조를 질소가스 분위기에서 열처리하는 단계를 구비한 것을 특징으로 하는 게이트 절연막 형성방법.
  5. 제4항에 있어서, 상기 오존가스가 0.1 내지 수십 760mTorr의 압력을 유지하도록 된 것을 특징으로 하는 게이트 절연막 형성방법.
KR1019950050483A 1995-12-15 1995-12-15 게이트 절연막 형성방법 KR100211538B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050483A KR100211538B1 (ko) 1995-12-15 1995-12-15 게이트 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050483A KR100211538B1 (ko) 1995-12-15 1995-12-15 게이트 절연막 형성방법

Publications (2)

Publication Number Publication Date
KR970052800A KR970052800A (ko) 1997-07-29
KR100211538B1 true KR100211538B1 (ko) 1999-08-02

Family

ID=19440462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050483A KR100211538B1 (ko) 1995-12-15 1995-12-15 게이트 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100211538B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482372B1 (ko) * 2002-12-03 2005-04-14 삼성전자주식회사 반도체 소자의 게이트 산화막 형성방법
KR100476396B1 (ko) * 1997-12-27 2005-07-07 주식회사 하이닉스반도체 반도체장치의실리콘산화막형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476396B1 (ko) * 1997-12-27 2005-07-07 주식회사 하이닉스반도체 반도체장치의실리콘산화막형성방법
KR100482372B1 (ko) * 2002-12-03 2005-04-14 삼성전자주식회사 반도체 소자의 게이트 산화막 형성방법

Also Published As

Publication number Publication date
KR970052800A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100757645B1 (ko) 반도체 장치 및 상보형 반도체 장치
US6432779B1 (en) Selective removal of a metal oxide dielectric
US6300202B1 (en) Selective removal of a metal oxide dielectric
US8703005B2 (en) Methods for removing dielectric materials
EP0116317B1 (en) Method for producing a semiconductor device comprising an oxidation step
US4866003A (en) Plasma vapor deposition of an improved passivation film using electron cyclotron resonance
US5360768A (en) Method of forming oxide film
KR100211538B1 (ko) 게이트 절연막 형성방법
JP3384714B2 (ja) 半導体装置およびその製造方法
WO2021010382A1 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2007142024A (ja) 半導体装置の製造方法
EP1020922A2 (en) Insulated gate field effect transistor and method of manufacture thereof
CA1204222A (en) Semiconductor device
EP0849806A2 (en) Improvements in or relating to semiconductor devices having tungsten nitride sidewalls
JP2000188291A (ja) 半導体装置の製造方法
KR19990080169A (ko) 트랜치 구조를 이용한 반도체 소자의 절연막 형성방법
JPS6132576A (ja) 半導体装置
JP3348262B2 (ja) 半導体装置の製造方法
KR0171936B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR0130382B1 (ko) 반도체소자의 금속배선 형성방법
JPH05109652A (ja) 半導体装置の製造方法
JPH07147403A (ja) 半導体装置およびその製造方法
KR100199352B1 (ko) 캐패시터의 유전체막 형성방법
JPH0644573B2 (ja) 珪素半導体装置作製方法
KR100419879B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee