KR19990080169A - 트랜치 구조를 이용한 반도체 소자의 절연막 형성방법 - Google Patents

트랜치 구조를 이용한 반도체 소자의 절연막 형성방법 Download PDF

Info

Publication number
KR19990080169A
KR19990080169A KR1019980013232A KR19980013232A KR19990080169A KR 19990080169 A KR19990080169 A KR 19990080169A KR 1019980013232 A KR1019980013232 A KR 1019980013232A KR 19980013232 A KR19980013232 A KR 19980013232A KR 19990080169 A KR19990080169 A KR 19990080169A
Authority
KR
South Korea
Prior art keywords
trench
insulating film
semiconductor substrate
high density
oxide film
Prior art date
Application number
KR1019980013232A
Other languages
English (en)
Other versions
KR100271400B1 (ko
Inventor
김서원
Original Assignee
김규현
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체 주식회사 filed Critical 김규현
Priority to KR1019980013232A priority Critical patent/KR100271400B1/ko
Publication of KR19990080169A publication Critical patent/KR19990080169A/ko
Application granted granted Critical
Publication of KR100271400B1 publication Critical patent/KR100271400B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

소자분리를 위해 반도체 기판 전면에 형성된 질화막과 패트 산화막을 감광막 패턴에 따라 식각하여 반도체 기판의 표면을 노출시킨 다음, 노출된 반도체 기판의 표면을 식각공정으로 건식 식각하여 트랜치를 형성한 후, 상기 트랜치에 고밀도 프라즈마 공정으로 질소를 도핑한다.
연속해서, 반도체 기판 전면에 걸쳐 고밀도 프라즈마 화학 기상 증착법으로 산화막을 절연막으로 증착하여 트랜치를 메운 다음, 상기 증착된 절연막을 어닐링 공정으로 열처리하여 고밀도 절연막을 형성한다.
이로써, 반도체 제조 공정을 단순화하고, 또한 증착되는 산화막이 도핑되어 있는 질소층과 화학 반응하여 트랜치 표면에 산화 나이트 라이드층이 자연히 형성함에 따라 누설전류의 발생을 억제하여 래치-업 및 소자분리 특성을 향상시킬 수 있다.

Description

트랜치 구조를 이용한 반도체 소자의 절연막 형성방법
본 발명은 반도체 소자의 제조방법에 관한 것으로써, 더욱 상세하게는 산화 나이트 라이드(oxinitride)층에 의해 누설전류를 방지하는 소자분리 영역이 형성된 모스 전계효과 트랜지스터를 제조하기 위한 트랜치 구조를 이용한 반도체 소자의 절연막 형성방법에 관한 것이다.
일반적으로 반도체 소자의 고집적화 추세에 따라 반도체 소자의 제조공정에서 반도체 기판면에 형성된 각 소자를 전기적으로 분리해야한다. 바이폴러 트랜지스터 디바이스에서는 물론이지만, 반도체 소자 디바이스에서도 인접한 소자 사이에서 바람직하지 않은 관계가 생기지 않도록 필드 산화막을 두껍게 하거나, 채널형성 방지용 확산을 하는 것으로 아이솔레이션(isollation) 기술에 의한 소자분리 영역을 형성한다.
반도체 소자에서 소자분리 영역을 형성하는 아이솔레이션 기술에서는 LOCOS(local oxidation of silicon)구조와 얕은 트랜치 소자분리(shallow trench isolation : STI)구조가 있으나 STI구조가 소자를 전기적으로 확실히 분리하여 전기적으로 완전히 플로팅이 되기 때문에 더 많이 응용되고 있다.
이하, 도1a - 도1d를 참조하여 종래의 트랜치 구조를 이용한 반도체 소자의 절연막 형성방법을 설명하면 다음과 같다.
도1a에 도시되어 있는바와 같이, 반도체 기판(1)상부 전면에 걸쳐 열산화 공정으로 패드 산화막(2)을 형성한 다음, 반도체 기판(1) 상부 전면에 걸쳐 화학 기상 증착법(chemical vapor deposition : CVD)으로 질화막(3)을 증착하여 형성한다.
이 후, 연속해서 상기 질화막(3) 상부 전면에 감광막을 도포하여 리소그래피 공정에 의해 트랜치를 형성하기 위한 감광막 패턴을 형성한 후, 질화막(3)과 패드 산화막(2)을 식각공정에 의해 식각하여 반도체 기판(1)의 표면을 노출시킨다.
이 후, 표면이 노출된 반도체 기판(1)을 식각 공정에 의해 건식 식각하여 해자 트랜치(moat trench)구조(4)의 소자분리 영역을 형성한다.
다음, 도1b에 도시되어 있는바와 같이, 열산화 공정에 의해 트랜치(4) 내에 라이너 산화막(liner oxide)(5)을 형성한다. 이 때, 라이너 산화막(5)은 고온의 열산화 공정으로 장시간동안 수행하여 수백(Å)의 두께의 치밀한 산화막을 형성한다.
또한, 트랜치(4) 내에 라이너 산화막(5)을 형성함에 있어서, 트랜치(4) 끝부분으로 전류가 누설됨을 방지하기 위해 2회에 걸친 열산화 공정으로 트랜치(4)의 끝부분을 코너 라운딩(conner rounding)(9)으로 형성한다.
다음, 도1c에 도시되어 있는바와 같이, 반도체 기판(1)전면에 걸쳐 CVD공정으로 산화막(6)을 증착하여 트랜치(4)을 메우고, 상기 산화막(6)을 소자분리 영역의 절연막으로 형성한다.
다음, 도1d에 도시되어 있는바와 같이, 소자분리 영역의 절연막으로 증착된 산화막(6)을 어닐링 공정에 의해 열처리하여 고밀도 절연막(7)으로 형성한다.
이와 같이 종래의 방법으로 트랜치 구조를 이용한 반도체 소자의 절연막을 형성방법은 트랜치 끝부분으로 전류의 누설을 방지하기 위해 코너 라운딩으로 형성해야하는등 제조 공정이 복잡하고, 또한 코너 라운딩등 소자분리 영역 형성 조건이 부적합 할 경우, 여러 가지 형태로 소자분리 영역에서 누설 전류가 발생하여 래치-업 및 소자분리 특성이 저하되는 문제점이 있다.
따라서 본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로써, 그 목적은 반도체 소자의 제조 공정 단순화하고, 동시에 반도체 소자의 래치-업 및 소자분리 특성을 향상시킬 수 있는 트랜치 구조를 이용한 반도체 소자의 절연막 형성방법을 제공하기 위한 것이다.
도1a - 도1d는 종래의 트랜치 구조를 이용한 반도체 소자의 절연막 형성 공정 순서를 개략적으로 도시한 단면도이고,
도2a - 도2c는 본 발명의 실시예에 따른 트랜치 구조를 이용한 반도체 소자의 절연막 형성 공정순서를 개략적으로 도시한 단면도이다.
상기한 목적을 달성하기 위한 본 발명은,
소자분리를 위해 반도체 기판 전면에 형성된 질화막과 패드 산화막을 감광막 패턴에 따라 식각하여 반도체 기판의 표면을 노출시킨 다음, 노출된 반도체 기판 표면을 식각공정으로 트랜치를 형성한 다음, 절연막을 증착하여 소자분리 영역을 형성하는 반도체 소자에 있어서, 상기 트랜치에 고밀도 프라즈마 공정으로 질소를 도핑하는 단계와;
상기 절연막은 산화막을 고밀도 프라즈마 화학 기상 증착법을 이용 반도체 기판 전면에 증착하여 트랜치를 메운 다음, 어닐링 공정으로 열처리하여 고밀도 절연막으로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기한 목적을 구체적으로 달성하여 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조로 상세히 설명한다.
도2a - 도2c는 본 발명의 실시예에 따른 트랜치 구조를 이용한 반도체 소자의 절연막 형성방법 공정 순서를 개략적으로 도시한 단면도로서, 도2a에 도시되어 있는바와 같이 반도체 기판(11)의 상부 표면에 열산화 공정으로 패드 산화막(12)을 성장시켜 형성한 다음, 상기 반도체 기판(11) 상부 전면에 걸쳐 CVD공정으로 질화막(13)을 증착시켜 형성한다.
이어서, 감광막을 질화막(13) 상부 표면에 도포한 다음, 리소그래프 공정으로 감광막 패턴을 형성한 후, 식각하여 질화막(13)과 패드 산화막(12)을 제거한 다음 반도체 기판(11)의 표면을 노출시킨다.
다음, 노출된 반도체 기판(11)의 표면을 식각공정으로 건식 식각하여 트랜치(14)를 형성한다.
이 후, 도2b에 도시되어 있는바와 같이, 트랜치(14) 구조로 형성된 반도체 기판(11)을 선택적 고밀도 프라즈마 도핑공정으로 불순물 예를 들어 바람직하게는 질소(N) 이온을 트랜치(14) 외벽에 도핑시켜 질소 도핑층(15)을 형성한다.
상기 질소 도핑층(15)을 형성하기 위한 고밀도 프라즈마는 1E8 ions/cm3이상으로 프라즈마의 소스는 제한을 하지 않는다.
이어서, 고밀도 프라즈마 화학 기상 증착법(PECVD : plasma enhanced chemical vapor deposition)으로 반도체 기판(11) 전면에 걸쳐 산화막(16)을 증착하여 소자분리 영역을 형성한다.
상기 소자분리 영역은 고밀도 프라즈마 도핑공정으로 트랜치(14) 외벽에 질소 도핑층(15)을 형성한 동일 장비내에서 대기와의 접촉없이 연속해서 고밀도 PECVD 공정으로 반도체 기판(11) 전면에 산화막(15)을 증착하여 트랜치(14)을 메워 형성한다.
이 때, 상기 질소 도핑층(15)과 산화막(16)이 증착된 트랜치(14) 외벽 계면사이에는 도2c에 도시되어 있는바와 같이, 도핑된 질소(15)와 증착된 산화막(16)이 화학 반응하여 수십(Å) 이하의 두께로 산화 나이트 라이드(17)층을 자연적으로 형성한다.
이와 같이 형성된 산화 나이트 라이드(17)층은 열산화 공정과 상압 화학 기상 증착법(APCVD : atomspheric pressure chemical vapor deposition)에 의해 형성되는 산화막에 비해 밀도 및 절연특성이 매우 우수하여 소자분리 영역 형성에 따른 누설 전류의 발생을 억제한다.
다음, 상기에서 소자분리 영역의 절연막으로 증착된 산화막(16)을 어닐링 공정으로 열처리하여 고밀도 절연막(18)으로 형성한다.
이 때, 열처리는 기존의 퍼니스(furnace) 공정 또는 RTA공정을 이용하여 수행한다.
상기한 실시예는 가장 바람직한 실시예를 설명한 것으로써, 이에 한정되는 것은 아니며, 상기 실시예로부터 용이하게 설명할 수 있는 것도 본 발명에 포함된다.
이상에서와 같이 본 발명의 실시예서 고밀도 프라즈마 공정으로 트랜치에 도핑된 질소 도핑층과 절연막으로 증착되는 산화막이 화학 반응으로 트랜치 표면에 산화 나이트 라이드층이 자연히 형성되어 전류의 누설을 억제시킴에 따라, 래치-업 및 소자분리 특성을 향상시키고, 반도체 소자의 제조 공정을 단순화시킨다.

Claims (7)

  1. 소자분리를 위해 반도체 기판 전면에 형성된 질화막과 패드 산화막을 감광막 패턴에 따라 식각하여 반도체 기판의 표면을 노출시킨 다음, 노출된 반도체 기판 표면을 식각공정으로 트랜치를 형성한 다음, 절연막을 증착하여 소자분리 영역을 형성하는 반도체 소자에 있어서, 상기 트랜치에 고밀도 프라즈마 공정으로 질소를 도핑하는 단계와;
    연속하여 절연막은 산화막을 고밀도 프라즈마 화학 기상 증착법을 이용 반도체 기판 전면에 증착하여 트랜치를 메운 다음, 고밀도 절연막으로 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 트랜치 구조를 이용한 반도체 소자의 절연막 형성방법.
  2. 청구항 1에 있어서, 상기 고밀도 프라즈마는 1E8 ions/cm3이상인 것을 특징으로 하는 트랜치 구조를 이용한 반도체 소자의 절연막 형성방법.
  3. 청구항 1에 있어서, 상기 도핑과 산화막 형성 공정은 연속적으로 동일한 장비내에서 대기와의 접촉없이 고밀도 프라즈마 화학 기상 증착법에 의해 형성하는 것을 특징으로 하는 트랜치 구조를 이용한 반도체 소자의 절연막 형성방법.
  4. 청구항 1에 있어서, 상기 절연막을 고밀도 절연막으로 형성하기 위한 열처리 공정을 더 포함하는 것을 특징으로 하는 트랜치 구조를 이용한 반도체 소자의 절연막 형성방법.
  5. 청구항 1에 있어서, 트랜치 외벽에 도핑된 질소와 증착된 산화막이 화학 반응하여 상기 트랜치 외벽 계면사이에 산화 나이트 라이드층이 형성되는 것을 특징으로 하는 트랜치 구조를 이용한 반도체 소자의 절연막 형성방법.
  6. 청구항 5에 있어서, 상기 산화 나이트 라이드층은 90(Å) 이하의 두께로 형성되는 것을 특징으로 트랜치 구조를 이용한 반도체 소자의 절연막 형성방법.
  7. 청구항 4에 있어서, 상기 열처리는 퍼니스(furnace) 공정 또는 RTA공정을 이용하여 수행하는 것을 특징으로 하는 트랜치 구조를 이용한 반도체 소자의 절연막 형성방법.
KR1019980013232A 1998-04-14 1998-04-14 트랜치구조를이용한반도체소자의절연막형성방법 KR100271400B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980013232A KR100271400B1 (ko) 1998-04-14 1998-04-14 트랜치구조를이용한반도체소자의절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980013232A KR100271400B1 (ko) 1998-04-14 1998-04-14 트랜치구조를이용한반도체소자의절연막형성방법

Publications (2)

Publication Number Publication Date
KR19990080169A true KR19990080169A (ko) 1999-11-05
KR100271400B1 KR100271400B1 (ko) 2000-12-01

Family

ID=19536205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013232A KR100271400B1 (ko) 1998-04-14 1998-04-14 트랜치구조를이용한반도체소자의절연막형성방법

Country Status (1)

Country Link
KR (1) KR100271400B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325620B1 (ko) * 1999-12-31 2002-02-25 황인길 반도체 소자 분리방법
KR20030056213A (ko) * 2001-12-27 2003-07-04 동부전자 주식회사 반도체 섭스트레이트의 소자 분리 방법
KR100639194B1 (ko) * 2000-05-31 2006-10-31 주식회사 하이닉스반도체 반도체 장치의 소자 분리막 형성방법
KR100787762B1 (ko) * 2006-12-07 2007-12-24 동부일렉트로닉스 주식회사 디봇 개선을 위한 반도체 소자 제조 방법
KR100917106B1 (ko) * 2002-12-14 2009-09-15 매그나칩 반도체 유한회사 반도체 소자의 소자 분리막 형성 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325620B1 (ko) * 1999-12-31 2002-02-25 황인길 반도체 소자 분리방법
KR100639194B1 (ko) * 2000-05-31 2006-10-31 주식회사 하이닉스반도체 반도체 장치의 소자 분리막 형성방법
KR20030056213A (ko) * 2001-12-27 2003-07-04 동부전자 주식회사 반도체 섭스트레이트의 소자 분리 방법
KR100917106B1 (ko) * 2002-12-14 2009-09-15 매그나칩 반도체 유한회사 반도체 소자의 소자 분리막 형성 방법
KR100787762B1 (ko) * 2006-12-07 2007-12-24 동부일렉트로닉스 주식회사 디봇 개선을 위한 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR100271400B1 (ko) 2000-12-01

Similar Documents

Publication Publication Date Title
KR100384761B1 (ko) Ｎ２ｏ 질화 산화물 트렌치 측벽과 절연구조를 형성하는 방법
US5326722A (en) Polysilicon contact
KR100289474B1 (ko) Dmos 트랜지스터를 제조하기 위한 방법
KR100672753B1 (ko) 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법
JPH08203994A (ja) 半導体装置およびその製造方法
US7307311B2 (en) MOSFET device
US6602792B2 (en) Method for reducing stress of sidewall oxide layer of shallow trench isolation
KR20020071063A (ko) 덴트 없는 트렌치 격리 구조 및 그 형성 방법
US6943084B2 (en) Semiconductor device on silicon-on-insulator and method for manufacturing the semiconductor device
KR20010014111A (ko) 측부가 유전적으로 절연된 반도체 디바이스를 형성하는방법 및 이 방법에 의해 제조된 모스 반도체 디바이스
US6180467B1 (en) Method of fabricating shallow trench isolation
KR100271400B1 (ko) 트랜치구조를이용한반도체소자의절연막형성방법
US6211021B1 (en) Method for forming a borderless contact
KR100271399B1 (ko) 반도체 소자 분리를 위한 얕은 트랜치 제조 방법
JP4145359B2 (ja) 半導体装置の製造方法
US11869802B2 (en) Method of forming semiconductor isolation structure and semiconductor isolation structure
US6245638B1 (en) Trench and gate dielectric formation for semiconductor devices
US6624041B2 (en) Method for forming trench type isolation film using annealing
US20020197821A1 (en) Method of forming shallow trench isolation
US5956599A (en) Method for forming isolation layer in semiconductor device
KR100571486B1 (ko) 반도체 소자의 제조 방법
KR100238219B1 (ko) 반도체장치의 게이트 패턴
US20020132445A1 (en) Method for manufacturing trench isolation type semiconductor device
KR19980038880A (ko) 반도체 디바이스의 소자 분리막 형성 방법
KR100814257B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee