KR970054197A - 에스램(sram) 소자의 부하 저항 제조방법 - Google Patents

Abstract

본 발명은 SRAM 소자의 부하 저항 제조방법에 관한 것으로, 보다 상세하게는 SRAM 소자의 부하 저항에 있어서, 접촉 단면적을 축소시켜 고저항을 갖을 수 있는 에스램 소자의 부하 저항 제조방법에 관한 것으로, 본 발명에 의하면, 도핑된 폴리실콘 패턴과 부하 저항용 폴리실리콘간의 콘택 부위를 질화막 스페이서를 이용하여 좁게 형성하고, 부하 저항을 폴리실리콘을 형성하므로써,접촉 단면적을 감소시키어 고저항의 풀업소자를 형성하여 SRAM 소자의 고집적화에 기여할 수 있다.

Description

에스램(SRAM) 소자의 부하 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도 (a) 내지 (c)는 본 발명의 일 실시예에 따른 에스램 소자의 부하 저항 제조방법을 설명하기 위한 각 제조공정에 있어서의 요부 단면도.

Claims (6)

1. 반도체 기판 상부에 제1 절연용 산화막을 형성하는 단계; 상기 제1 절연용 산화막 상부에 도핑된 폴리실리콘 패턴을 형성하는 단계; 상기 결과물 상부에 제2 절연용 산화막을 형성하는 단계; 상기 제2 절연용 산화막 상부에 콘택 형성용 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 형태로 하부의 제2 절연용 산화막을 식각하는 단계; 상기 구조물 상부에 스페이서용 절연막을 형성하는 단계; 상기 스페이서용 절연막을 비등방성 식각하여 상기 제2 절연용 산화막 양측벽에 스페이서를 형성하는 단계; 및 상기 결과물 상부에 부하 저항용 도핑되지 않는 폴리실리콘을 증착한 다음, 소정 부분 식각하여 부하저항을 형성하는 단계를 포한하는 것을 특징으로하는 에스램 소자의 부하 저항 제조방법.
2. 제1항에 있어서, 상기 제2 절연용 산화막은 TEOS막인 것을 특징으로 하는 에스램 소자의 부하 저항 제조방법.
3. 제1항 또는 제2항에 있어서, 상기 제2 절연용 산화막의 두계는 1,000 내지 3,000Å인 것을 특징으로 하는 에스램 소자의 부하 저항 제조방법.
4. 제1항에 있어서, 상기 스페이서용 산화막은 질화막인 것을 특징으로 하는 에스램 소자의 부하 저항제조방법.
5. 제1항 또는 제4항에 있어서, 상기 스페이서용 산화막의 두께는 500 내지 1,000Å인 것을 특징으로 하는 에스램 소자의 부하 저항 제조방법.
6. 제1항에 있어서, 상기 부하 저항용 폴리실리콘막의 두께는 500 내지 1,000Å인 것을 특징으로 하는 에스램 소자의 부하 저항 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.