KR970052319A - 반도체 소자의 자기정렬 콘택 형성방법 - Google Patents

반도체 소자의 자기정렬 콘택 형성방법 Download PDF

Info

Publication number
KR970052319A
KR970052319A KR1019950053168A KR19950053168A KR970052319A KR 970052319 A KR970052319 A KR 970052319A KR 1019950053168 A KR1019950053168 A KR 1019950053168A KR 19950053168 A KR19950053168 A KR 19950053168A KR 970052319 A KR970052319 A KR 970052319A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
forming
oxide film
gate electrode
film
Prior art date
Application number
KR1019950053168A
Other languages
English (en)
Other versions
KR100365750B1 (ko
Inventor
이영철
이기엽
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950053168A priority Critical patent/KR100365750B1/ko
Publication of KR970052319A publication Critical patent/KR970052319A/ko
Application granted granted Critical
Publication of KR100365750B1 publication Critical patent/KR100365750B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 기판(31) 상에 게이트 산화막(32)을 형성하는 단계; 상기 게이트 산화막(32) 상에 소정크기의 게이트 전극(33)을 형성하는 단계; 저농도 이온을 상기 반도체 기판(31)에 주입하는 단계; 상기 게이트 전극(33)의 측벽에 질화막 스페이서(35)를 형성하는 단계; 고농도 이온을 상기 반도체 기판(31)에 주입하는 단계; 전체구조 상부에 산화막(36)을 도포하는 단계; 및 상기 산화막(36)상에 감광막(37)을 도포하여 패턴한후 반도체 기판(31)의 활성영역(40)을 노출시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 자기정렬 콘택 형성방법.

Description

반도체 소자의 자기정렬 콘택 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 자기정렬 콘택 형성방법을 설명하는 단면도.

Claims (2)

  1. 반도체 기판 상에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 상에 소정크기의 게이트 전극을 형성하는 단계; 저농도 이온을 상기 반도체 기판에 주입하는 단계; 상기 게이트 전극의 측벽에 질화막 스페이서를 형성하는 단계; 고농도 이온을 상기 반도체 기판에 주입하는 단계; 전체구조 상부에 산화막을 도포하는 단계; 및 상기 산화막상에 감광막을 도포하여 패턴한후 반도체 기판의 활성영역을 노출시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 자기정렬 콘택 형성방법.
  2. 제1항에 있어서, 상기 질화막 스페이서 형성시 상기 게이트 전극 상부에 소정두게의 질화막이 잔류하도록 하는 것을 특징으로 하는 반도체 소자의 자기정렬 콘택 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950053168A 1995-12-21 1995-12-21 반도체소자의자기정렬콘택형성방법 KR100365750B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950053168A KR100365750B1 (ko) 1995-12-21 1995-12-21 반도체소자의자기정렬콘택형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053168A KR100365750B1 (ko) 1995-12-21 1995-12-21 반도체소자의자기정렬콘택형성방법

Publications (2)

Publication Number Publication Date
KR970052319A true KR970052319A (ko) 1997-07-29
KR100365750B1 KR100365750B1 (ko) 2003-03-06

Family

ID=37491060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053168A KR100365750B1 (ko) 1995-12-21 1995-12-21 반도체소자의자기정렬콘택형성방법

Country Status (1)

Country Link
KR (1) KR100365750B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163535A (ja) * 1992-11-26 1994-06-10 Rohm Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR100365750B1 (ko) 2003-03-06

Similar Documents

Publication Publication Date Title
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR960005896A (ko) 박막트랜지스터 제조방법
KR970018187A (ko) 반도체 장치 제조방법
KR950021390A (ko) 반도체 소자의 소자분리막 형성 방법
KR970052319A (ko) 반도체 소자의 자기정렬 콘택 형성방법
KR970054431A (ko) 모스 트랜지스터 및 그 제조방법
KR940016887A (ko) 반도체 소자의 미세 게이트전극 형성방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR970054379A (ko) 엘디디(ldd) 모스(mos) 소자의 제조 방법
KR970052835A (ko) 코발트 실리사이드막을 이용한 트랜지스터 형성방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR980005881A (ko) 반도체 소자의 제조방법
KR970054190A (ko) 스태틱 램(sram) 제조 방법
KR910003786A (ko) 게이트전극 형성방법
KR970003479A (ko) 반도체 장치의 매복접촉 형성방법
KR960043294A (ko) 박막트랜지스터 제조방법
KR950026009A (ko) 스태틱램(sram)셀 제조 방법
KR970013385A (ko) 완전 자기정렬형 박막트랜지스터 및 그 제조방법
KR960019603A (ko) 박막 트랜지스터의 제조방법
KR950024331A (ko) 반도체 소자 제조방법
KR960026973A (ko) 박막트랜지스터 제조방법
KR970054258A (ko) 박막트랜지스터 제조방법
KR960036142A (ko) 박막트랜지스터 구조 및 제조방법
KR970024226A (ko) 반도체 메모리소자의 스토리지 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee