KR970017688A - 치환 판독전용 반도체 기억장치 - Google Patents

치환 판독전용 반도체 기억장치 Download PDF

Info

Publication number
KR970017688A
KR970017688A KR1019960043413A KR19960043413A KR970017688A KR 970017688 A KR970017688 A KR 970017688A KR 1019960043413 A KR1019960043413 A KR 1019960043413A KR 19960043413 A KR19960043413 A KR 19960043413A KR 970017688 A KR970017688 A KR 970017688A
Authority
KR
South Korea
Prior art keywords
memory cell
memory
circuit
information stored
cell group
Prior art date
Application number
KR1019960043413A
Other languages
English (en)
Other versions
KR100208045B1 (ko
Inventor
도모유끼 카와이
고지 이노우에
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR970017688A publication Critical patent/KR970017688A/ko
Application granted granted Critical
Publication of KR100208045B1 publication Critical patent/KR100208045B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/822—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for read only memories

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

본 발명의 판독전용 반도체 기억장치는, 각각 복수의 메모리셀을 갖는 복수의 메모리셀군, 상기 복수의 메모리셀군에서 임의의 메모리셀군을 선택하기 위한 제1셀렉터, 및 상기 선택된 메모리셀군에서 임의의 메모리셀을 선택하기 위한 제2셀렉터를 포함한다. 상기 판독전용 반도체 기억장치는, 메모리셀군에 소정 메모리셀부분의 어드레스 정보를 기억하기 위한 어드레스 기억회로 상기 소정 메모리신부분의 메모리셀 정보를 기억하기 위한 데이타 기억회로 및 상기 어드레스 정보에 따라, 상기 메모리셀군으로구터 선택된 메모리셀에 기억된 정보와 상기 데이타 기억회로에 기억된 메모리셀 정보간의 절환을 행하여, 상기 메모리셀군으로부터 선택된 메모리셀에 기억된 정보 또는 상기 데이타 기억회로에 기억된 메모리셀 정보를 출력하기 위한 스위칭회로를 더 포함한다.

Description

치환 판독전용 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 반도체 ROM을 설명하기 위한 블럭도,
제3도는 본 발명에 의한 실시예의 어드레스 기억회로의 구성을 설명하기 위한 도면,
제5도는 본 발명에 의한 실시예의 치환 데이타 기억회로의 구성을 설명하기 위한 도면.

Claims (4)

  1. 각각 복수의 메모리셀을 갖는 복수의 메모리셀군, 상기 복수의 메모리셀군에서 임의의 메모리셀군을 선택하기 위한 제1셀렉터, 및 상기 선택된 메모리셀군에서 임의의 메모리셀을 선택하기 위한 제2셀렉터를 포함하는 판독전용 반도체 기억장치로서, 메모리셀군에 소정 메모리셀부분의 어드레스 정보를 기억하기 위한 어드레스 기억회로; 상기 소정 메모리셀부분의 메모리셀 정보를 기억하기 위한 데이타 기억회로 및 상기 어드레스 정보에 따라, 상기 메모리셀군으로부터 선택된 메모리셀에 기억된 정보와 상기 데이타 기억회로에 기억된 메모리셀 정보간의 절환을 행하여, 상기 메모리셀군으로부터 선택된 메모리셀에 기억된 정보 또는 상기 데이타 기억회로에 기억된 메모리셀 정보를 출력하기 위한 스위칭회로를 포함하는 판독전용 반도체 기억장치.
  2. 각각 복수의 메모리셀을 갖는 복수의 메모리셀군, 상기 복수의 메모리셀군에서 임의의 메모리셀군을 선택하기 위한 제1셀렉터, 및 상기 선택된 메모리셀군에서 임의의 메모리셀을 선택하기 위한 제2셀렉터를 포함하는 판독전용 반도체 기억장치로서, 제1메모리셀군의 어드레스 정보를 기억하기 위한 제1어드레스 기억회로; 상기 제1메모리셀군의 제1메모리셀 정보를 기억하기 위한 제1데이타 기억회로; 제2메모리셀군의 소정 메모리셀부분에 어드레스정보를 기억하기 위한 제2어드레스 기억회로; 상기 소정 메모리셀부분의 제2메모리셀 정보를 기억하기 위한 제2데이타 기억회로 및 상기 제1어드레스 기억회로 및 제2어드레스 기억회로중 하나에 기억된 어드레스 정보에 따라, 상기 메모러셀군으로부터 선택된 메모리셀에 기억된 정보와 상기 제1데이타 기억회로 또는 상기 제2데이타 기억회로에 기억된 메모리셀 정보간의 절환을 행하여, 상기 메모리셀군으로부터 선택된 메모리셀에 기억된 정보 또는 상기 제1데이타 기억회로 또는 상기 제2데이타 기억회로에 기억된 메모리셀 정보를 출력하기 위한 스위칭회로를 포함하는 판독전용 반도체 기억장치.
  3. 제1항에 있어서, 상기 메모리셀군은 뱅크이고, 상기 소정 메모리셀부분은 1/2R뱅크를 포함하는 판독전용 반도체 기억장치.
  4. 제2항에 있어서, 상기 메모리셀군은 뱅크이고, 상기 소정 메모리셀부분은 1/2R뱅크를 포함하는 판독전용 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960043413A 1995-09-29 1996-09-25 치환 판독전용 반도체 기억장치 KR100208045B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25404295A JP3230795B2 (ja) 1995-09-29 1995-09-29 読み出し専用半導体記憶装置
JP95-254042 1995-09-29

Publications (2)

Publication Number Publication Date
KR970017688A true KR970017688A (ko) 1997-04-30
KR100208045B1 KR100208045B1 (ko) 1999-07-15

Family

ID=17259434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043413A KR100208045B1 (ko) 1995-09-29 1996-09-25 치환 판독전용 반도체 기억장치

Country Status (6)

Country Link
US (1) US5764575A (ko)
EP (1) EP0766176B1 (ko)
JP (1) JP3230795B2 (ko)
KR (1) KR100208045B1 (ko)
DE (1) DE69629430T2 (ko)
TW (1) TW344072B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172378B1 (ko) * 1995-12-30 1999-03-30 김광호 불휘발성 반도체 메모리소자
JP3452497B2 (ja) * 1997-12-02 2003-09-29 シャープ株式会社 半導体記憶装置
US6227637B1 (en) * 1998-05-14 2001-05-08 Lsi Logic Corporation Circuit and method for encoding and retrieving a bit of information
US6173357B1 (en) * 1998-06-30 2001-01-09 Shinemore Technology Corp. External apparatus for combining partially defected synchronous dynamic random access memories
JP3853981B2 (ja) 1998-07-02 2006-12-06 株式会社東芝 半導体記憶装置の製造方法
KR100761395B1 (ko) * 2006-06-29 2007-09-27 주식회사 하이닉스반도체 반도체 메모리 장치
US7672150B2 (en) * 2007-09-27 2010-03-02 Infineon Technologies Ag Apparatus, embedded memory, address decoder, method of reading out data and method of configuring a memory
KR102108838B1 (ko) * 2013-06-18 2020-05-11 삼성전자주식회사 임베디드 메모리 장치 및 그것을 포함한 메모리 컨트롤러

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184796A (ja) * 1988-01-19 1989-07-24 Nec Corp 半導体メモリ装置
EP0333207B1 (en) * 1988-03-18 1997-06-11 Kabushiki Kaisha Toshiba Mask rom with spare memory cells
EP0686980B1 (en) * 1989-01-31 1998-12-16 Fujitsu Limited Semiconductor memory device having means for replacing defective memory cells
US5075890A (en) * 1989-05-02 1991-12-24 Kabushiki Kaisha Toshiba Electrically erasable programmable read-only memory with nand cell
JP2509730B2 (ja) * 1989-08-11 1996-06-26 株式会社東芝 半導体メモリ装置及びその製造方法
JP2632089B2 (ja) * 1990-06-07 1997-07-16 三菱電機株式会社 半導体回路装置
EP0465808B1 (en) * 1990-06-19 1998-07-29 Texas Instruments Incorporated Variable size set associative DRAM redundancy scheme
JPH04103099A (ja) * 1990-08-23 1992-04-06 Toshiba Corp 半導体記憶装置
JP2624569B2 (ja) * 1990-10-22 1997-06-25 シャープ株式会社 読出し専用メモリ
US5132933A (en) * 1990-12-21 1992-07-21 Schreck John F Bias circuitry for nonvolatile memory array
JPH05109292A (ja) * 1991-10-14 1993-04-30 Toshiba Corp 不揮発性半導体記憶装置
JP2981346B2 (ja) * 1992-08-31 1999-11-22 シャープ株式会社 読み出し専用半導体記憶装置
JPH06275095A (ja) * 1993-03-18 1994-09-30 Fujitsu Ltd 半導体記憶装置及び冗長アドレス書込方法

Also Published As

Publication number Publication date
DE69629430D1 (de) 2003-09-18
KR100208045B1 (ko) 1999-07-15
EP0766176A2 (en) 1997-04-02
JPH0997498A (ja) 1997-04-08
EP0766176A3 (en) 1999-07-14
US5764575A (en) 1998-06-09
EP0766176B1 (en) 2003-08-13
TW344072B (en) 1998-11-01
JP3230795B2 (ja) 2001-11-19
DE69629430T2 (de) 2004-06-09

Similar Documents

Publication Publication Date Title
KR960008833A (ko) 반도체 기억 장치
US6134135A (en) Mask arrangement for scalable CAM/RAM structures
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR930020475A (ko) 반도체 메모리 장치의 로우 리던던시 장치
KR910013798A (ko) Atm 교환기에서 셀의 순번을 올바르게 재기억하기 위한 방법 및 그 출력 유니트
KR920010654A (ko) 결함구제회로를 갖는 반도체 메모리
KR930017189A (ko) 반도체롬
KR920020515A (ko) 반도체 판독전용메모리
KR850004688A (ko) 연상(蓮想) 메모리 장치
KR840008073A (ko) 반도체 기억장치
KR960002796A (ko) 반도체 소자의 컬럼 리던던시 장치
KR940026948A (ko) 결함구제회로
KR930005015A (ko) 반도체 기억장치
KR970017688A (ko) 치환 판독전용 반도체 기억장치
KR920022307A (ko) 판독 전용 반도체 메모리 장치
KR870700140A (ko) 테스트 패턴 제너레이터(발생장치)
KR980004966A (ko) 반도체 기억 장치
KR930010734A (ko) 데이타 기억장치 시스템
KR960702229A (ko) 자유링크를 선택하는 방법 및 장치(a method for selecting a free link and an arrangement herefor)
KR920001555A (ko) Dram 용장 메모리 및 이의 교체 방법
KR970051327A (ko) 데이타 기억 영역의 속성 데이타를 기억하는 속성 데이타 영역과 데이타 기억 영역을 갖는 비휘발성메모리
KR970017609A (ko) 반도체기억장치
KR910003680A (ko) 반도체 메모리장치
KR970063268A (ko) 반도체 메모리 장치
KR970009053A (ko) Atm 스위치의 어드레스 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee