KR970012753A - 단일 종단형 감지 증폭기를 갖는 반도체 메모리 - Google Patents
단일 종단형 감지 증폭기를 갖는 반도체 메모리 Download PDFInfo
- Publication number
- KR970012753A KR970012753A KR1019960033321A KR19960033321A KR970012753A KR 970012753 A KR970012753 A KR 970012753A KR 1019960033321 A KR1019960033321 A KR 1019960033321A KR 19960033321 A KR19960033321 A KR 19960033321A KR 970012753 A KR970012753 A KR 970012753A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- bit line
- signal
- gate electrode
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/067—Single-ended amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
반도체 메모리는 다수의 메모리 셀에 접속된 비트라인 및 이 비트라인에 접속된 단일 종단형 감지 증폭기를 가진다. 단일 종단형 감지 증폭기는 입력 노드가 비트라인에 접속된 인버터(inverter), 사전충전 신호에 응답해 비트라인을 사전충전시키는 사전충전회로, 인버터로부터의 출력 신호에 응답해 제어 신호를 생성하는 제어 신호 발생기, 및 제어 신호에 응답해 비트라인을 방전시키는 방전 회로를 가진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시에 따른 단일 종단형 감지 증폭기를 채택한 반도체 메모리를 도시하는 개략적 회로도,
제2도는 제1도에 도시된 메모리 셀과 비트라인 사이의 상호접속의 한 예를 도시하는 회로도,
제4도는 제1 및 제2실시예에 따른 전압 파형도,
제5도는 본 발명의 제2실시예에 따른 단일 종단형 감지 증폭기를 채택한 반도체 메모리를 도시하는 개략적 회로도.
Claims (15)
- 비트라인을 갖는 반도체 메모리용 감지 증폭기에 있어서, 상기 비트라인 및 출력 노드에 결합된 입력 노드를 가지며, 상기 입력 노드의 포텐셜에 응답하여 출력 신호를 상기 출력 노드에 전압 검출기; 상기 비트라인에 결합되어, 사전충전 신호에 응답하여 상기 비트라인을 사전충전하는 사전충전 회로; 및 상기 비트라인 및 상기 전압 검출기의 상기 출력 노드에 결합되어, 상기 출력 신호 및 상기 사전충전 신호에 응답하여 상기 비트라인을 방전시키는 방전 회로를 포함하는 것을 특징으로 하는 감지 증폭기.
- 제1항에 있어서, 상기 전압 검출기는 문턱 전압을 가지며, 상기 입력 노드 상의 포텐셜이 상기 문턱 전압보다 높을 때, 제1논리 레벨을 취하는 상기 출력 신호를 상기 출력 노드에 출력하고, 상기 입력 노드상의 포텐셜이 상기 문턱 전압보다 낮을 때 상기 제1논리 레벨과는 다른 제2논리 레벨을 취하는 상기 출력 신호를 상기 출력 노드에 출력하는 것을 특징으로 하는 감지 증폭기.
- 제1항에 있어서, 상기 전압 검출기는 인버터를 가지는 것을 특징으로 하는 감지 증폭기.
- 제1항에 있어서, 상기 제1전원을 더 포함하고; 상기 사전충전 회로는 상기 사전충전 회로는 상기 사전충전 신호를 공급받는 게이트 전극을 갖는 제1트랜지스터를 포함하며; 상기 제1트랜지스터는 상기 비트라인과 상기 제1전원 사이에 결합되는 것을 특징으로 하는 감지 증폭기.
- 제4항에 있어서, 제2전원을 더 포함하고; 상기 방전 회로는 AND게이트, 및 게이트 전극을 갖는 제2트랜지스터를 포함하며; 상기 제2트랜지스터는 상기 비트라인과 상기 제2전원 사이에 결합되고; 상기 AND게이트는 상기 사전충전 신호를 공급받는 제1입력 노드, 상기 출력 신호를 공급받는 제2입력 노드, 및 상기 제2트랜지스터의 상기 게이트 전극에 접속된 출력 노드를 포함하는 것을 특징으로 하는 감지 증폭기.
- 제4항에 있어서, 제2전원을 더 포함하고, 상기 방전 회로는 상기 비트라인과 상기 제2전원 사이에 접속된 제2트랜지스터; 상기 제1트랜지스터의 상기 게이트 전극과 상기 제2트랜지스터의 게이트 전극 사이에 접속된 제3트랜지스어; 상기 제2전원과 상기 제2트랜지스터의 상기 게이트 전극 사이에 접속된 제4트랜지스터; 및 상기 전압 검출기의 상기 출력 노드에 접속된 입력 노드 및 상기 제4트랜지스터의 게이트 전극에 접속된 출력 노드를 갖는 인버터를 포함하는 것을 특징으로 하는 감지 증폭기.
- 제1 및 제2전원을 갖는 반도체 메모리에 있어서, 비트라인; 상기 비트라인에 전기적으로 접속된 메모리셀; 상기 비트라인과 출력 노드에 전기적으로 접속된 입력 노드를 가지며, 출력 신호를 상기 출력 노드에 출력 하는 제1인버터; 상기 제1전원과 상기 비트라인 사이에 전기적으로 접속되며, 사전충전 신호를 공급받는 게이트 전극을 갖는 제1트랜지스터; 상기 사전충전 신호 및 상기 출력 신호에 기초하여, 제어 신호를 생성하는 제어신호 발생기; 및 상기 제2전원과 상기 비트라인 사이에 전기적으로 접속되며, 상기 제어 신호를 공급받는 게이트 전극을 갖는 제2트랜지스터를 포함하는 것을 특징으로 하는 감지 증폭기.
- 제7항에 있어서, 상기 제어 신호 발생기는 상기 사전충전 신호를 공급받는 제1입력 노드, 상기 출력 신호를 공급받는 제2입력 노드, 및 상기 제어 신호를 공급하는 출력 노드를 가지는 AND 게이트를 포함하는 것을 특징으로 하는 반도체 메모리.
- 제7항에 있어서, 상기 제어신호 발생기는 상기 출력 신호를 공급받는 입력 노드, 및 출력 노드를 가지는 제2인버터; 상기 제1트랜지스터의 상기 게이트 전극과, 상기 출력 신호를 공급받는 게이트 전극을 가지는 상기 제2트랜지스터의 상기 게이트 전극과의 사이에 전기적으로 접속된 상기 제3트랜지스터; 및 상기 제2전원과, 상기 제2인버터의 상기 출력 노드에 전기적으로 접속된 게이트 전극을 갖는 상기 제2트랜지스터의 상기 게이트 전극과의 사이에 전기적으로 접속된 제4트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리.
- 제7항에 있어서, 상기 메모리 셀은 SRAM 셀인 것을 특징으로 하는 반도체 메모리.
- 비트라인을 갖는 반도체 메모리용 단일 종단형 감지 증폭기에 있어서, 상기 비트라인의 포텐셜에 기초하여 출력 신호를 공급하기 위해 상기 비트라인에 결합된 수단; 사전충전 신호에 기초하여 상기 비트라인을 사전 충전시키기 위해 상기 비트라인에 결합된 수단; 및 상기 출력 신호 및 상기 사전 충전 신호에 기초하여 상기 비트라인을 방전시키기 위해 상기 비트라인에 결합된 수단을 포함하는 것을 특징으로 하는 단일 종단형 감지증폭기.
- 제11항에 있어서, 상기 공급 수단은 상기 비트라인에 결합된 입력 노드, 및 상기 출력 신호를 공급하는 출력 노드를 갖는 인버터를 포함하는 것을 특징으로 하는 단일 종단형 감지 증폭기.
- 제12항에 있어서, 상기 사전충전 수단은 상기 비트라인에 결합되어, 상기 사전충전신호에 의해 제어되는 제1트랜지스터를 포함하는 것을 특징으로 하는 단일 종단형 감지 증폭기.
- 제13항에 있어서, 상기 방전 수단은 상기 출력 신호 및 상기 사전충전 신호를 공급받고 상기 출력 신호 및 상기 사전충전 신호에 기초하여 제어 신호를 생성하는 제어 신호 발생기; 및 상기 비트라인에 결합되어, 상기 제어 신호에 의해 제어되는 제2트랜지스터를 포함하는 것을 특징으로 하는 단일 종단형 감지 증폭기.
- 제14항에 있어서, 상기 제1트랜지스터는 P-채널 MOS트랜지스터이고, 상기 제2트랜지스터는 N-채널 MOS트랜지스터인 것을 특징으로 하는 단일 종단형 감지 증폭기.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7205830A JPH0955088A (ja) | 1995-08-11 | 1995-08-11 | 半導体メモリ |
JP95-205830 | 1995-08-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970012753A true KR970012753A (ko) | 1997-03-29 |
KR100231121B1 KR100231121B1 (ko) | 1999-11-15 |
Family
ID=16513422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960033321A KR100231121B1 (ko) | 1995-08-11 | 1996-08-10 | 단일 종단형 감지 증폭기를 갖는 반도체 메모리 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5835432A (ko) |
JP (1) | JPH0955088A (ko) |
KR (1) | KR100231121B1 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3123968B2 (ja) * | 1998-02-04 | 2001-01-15 | 九州日本電気株式会社 | 半導体記憶装置 |
US6730775B1 (en) | 1999-03-23 | 2004-05-04 | University Of Southern California | Methods for limiting scar and adhesion formation |
JP3840845B2 (ja) * | 1999-08-02 | 2006-11-01 | セイコーエプソン株式会社 | 半導体集積装置 |
US6282137B1 (en) * | 1999-09-14 | 2001-08-28 | Agere Systems Guardian Corp. | SRAM method and apparatus |
US6584026B2 (en) * | 2000-06-28 | 2003-06-24 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit capable of adjusting input offset voltage |
US6654301B2 (en) * | 2001-09-27 | 2003-11-25 | Sun Microsystems, Inc. | Multiple discharge capable bit line |
TWI281159B (en) * | 2003-03-21 | 2007-05-11 | Mediatek Inc | Sense out circuit for single-bitline semiconductor memory device |
CN100345217C (zh) * | 2003-04-07 | 2007-10-24 | 联发科技股份有限公司 | 单一位线半导体存储元件的感测电路 |
KR100548560B1 (ko) * | 2003-06-20 | 2006-02-02 | 주식회사 하이닉스반도체 | 메모리 장치용 비트라인 프리차지 신호 발생기 |
US7480183B2 (en) * | 2006-07-05 | 2009-01-20 | Panasonic Corporation | Semiconductor memory device, and read method and read circuit for the same |
US7433254B2 (en) * | 2006-07-26 | 2008-10-07 | Agere Systems Inc. | Accelerated single-ended sensing for a memory circuit |
US8837192B2 (en) | 2012-10-19 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company Limited | N-bit rom cell |
US9224437B2 (en) * | 2013-10-31 | 2015-12-29 | Globalfoundries Inc. | Gated-feedback sense amplifier for single-ended local bit-line memories |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62232796A (ja) * | 1986-04-01 | 1987-10-13 | Toshiba Corp | 半導体記憶装置 |
JPH022713A (ja) * | 1988-06-16 | 1990-01-08 | Kawasaki Steel Corp | 半導体集積回路 |
JPH02247892A (ja) * | 1989-03-20 | 1990-10-03 | Fujitsu Ltd | ダイナミックランダムアクセスメモリ |
JP3082210B2 (ja) * | 1990-06-15 | 2000-08-28 | セイコーエプソン株式会社 | プリチャージ回路 |
JPH04195994A (ja) * | 1990-11-28 | 1992-07-15 | Seiko Epson Corp | 半導体記憶装置 |
JPH056675A (ja) * | 1991-06-27 | 1993-01-14 | Nec Corp | スタテイツク型半導体メモリ装置 |
JPH0554652A (ja) * | 1991-08-29 | 1993-03-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1995
- 1995-08-11 JP JP7205830A patent/JPH0955088A/ja active Pending
-
1996
- 1996-08-02 US US08/691,394 patent/US5835432A/en not_active Expired - Fee Related
- 1996-08-10 KR KR1019960033321A patent/KR100231121B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH0955088A (ja) | 1997-02-25 |
KR100231121B1 (ko) | 1999-11-15 |
US5835432A (en) | 1998-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5856748A (en) | Sensing amplifier with current mirror | |
KR960009394B1 (ko) | 동적 임의 접근 메모리용 전원 회로 | |
KR910005599B1 (ko) | 고밀도 반도체 메모리장치의 전원 공급전압 변환회로 | |
KR20030015002A (ko) | 페리(peri)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법 | |
KR970012753A (ko) | 단일 종단형 감지 증폭기를 갖는 반도체 메모리 | |
US7038962B2 (en) | Semiconductor integrated circuit | |
KR970012728A (ko) | 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이 | |
KR100338271B1 (ko) | 감지회로 | |
KR960019304A (ko) | 반도체 메모리 장치의 센스앰프 회로 | |
KR100281910B1 (ko) | 반도체기억장치 | |
KR890015265A (ko) | 불휘발성 메모리 회로장치 | |
KR960042726A (ko) | 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치 | |
KR100616496B1 (ko) | 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치 | |
US6002624A (en) | Semiconductor memory device with input/output masking function without destruction of data bit | |
KR970051107A (ko) | 내부전원전압 공급장치 | |
KR19990059252A (ko) | 반도체 메모리 장치의 감지 증폭기 | |
KR940004516B1 (ko) | 반도체 메모리의 고속 센싱장치 | |
KR100429868B1 (ko) | 반도체 메모리장치의 어레이 전원 전압 발생회로 및 센스증폭기 구동방법 | |
KR19990029714A (ko) | 셀프 타임 동작용 윈도우 판별기를 갖는 2차측 감지증폭기 | |
KR960002330B1 (ko) | 프리차지 전압 발생회로 | |
KR980005008A (ko) | 감지 증폭기 구동 회로 | |
JPH06203577A (ja) | 半導体メモリ装置 | |
KR100259340B1 (ko) | 고속 균등화 회로 | |
KR100230374B1 (ko) | 감지증폭기 | |
KR970060242A (ko) | 플래쉬 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040823 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |