KR960036092A - 불휘발성 메모리 제조방법 - Google Patents

불휘발성 메모리 제조방법 Download PDF

Info

Publication number
KR960036092A
KR960036092A KR1019950006110A KR19950006110A KR960036092A KR 960036092 A KR960036092 A KR 960036092A KR 1019950006110 A KR1019950006110 A KR 1019950006110A KR 19950006110 A KR19950006110 A KR 19950006110A KR 960036092 A KR960036092 A KR 960036092A
Authority
KR
South Korea
Prior art keywords
gate
forming
semiconductor substrate
insulating film
inter
Prior art date
Application number
KR1019950006110A
Other languages
English (en)
Other versions
KR0161402B1 (ko
Inventor
최정혁
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950006110A priority Critical patent/KR0161402B1/ko
Priority to US08/613,941 priority patent/US5789294A/en
Priority to JP06606196A priority patent/JP4027446B2/ja
Publication of KR960036092A publication Critical patent/KR960036092A/ko
Application granted granted Critical
Publication of KR0161402B1 publication Critical patent/KR0161402B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Abstract

미세패턴형성과 필드산화막의 손실최소화 및 공정을 단순화 하는 불휘발성 메모리 제조방법에 관해 개시한다. 본 발명의 메모리 제조방법은 CA와 PA가 구분된 반도체기판상에 필드영역과 활성영역을 정의하는 단계, 상기 기판 상에 터널링 산화막. 하부게이트 및 게이트간 절연막을 순차적으로 형성하는 단계, 상기 PA에서 상기 게이트간 절연막과 하부게이트 및 터널링 산화막을 제거한 다음 기판상에 게이트 산화막을 형성하는 단계, 상기 반도체기판 전면에 상부게이트 및 상부절연막을 순차적으로 형성하는 단계, 상기 상부 절연막 및 상부게이트를 함께 식각하거나(제1 실시예)개별적으로 식각(제2실시예)하여 PA에서 단층 게이트를 형성하고 CA에서는 게이트 마스크패턴을 형성하는 단계, 상기 게이트 마스트패턴을 이용하여 CA의 상기 게이트간 절연막 및 하부 게이트를 식각하여 스택 게이트패턴을 형성하는 단계 및 상기 반도체기판상에 층간절연막을 형성한 다음 금속배선을 형성하는 단계를 포함한다.
본 발명에 의하면, 종말점 검출문제를 해결할 수 있고, 공정단순화와 필드산화막의 손실을 최소화하여 분리특성감소나 기판의 손상 가능성을 제거할 수 있다.

Description

불휘발성 메모리 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명의 제1실시예에 의한 불휘발성 메모리 제조방법을 나타낸도면들이다.

Claims (6)

  1. 반도체기판상의 CA와 PA에 필드산화막과 활성영역을 형성하는 단계;상기 화성영역상에 터널링 산화막을 형성하는 단계;상기 반도체기판사에 하부게이트를 형성하는 단계;상기 CA에 있는 하부게이트의 일부분을 한정하여 제거하는 단계;상기 반도체기판 전면에 게이트간 절연막을형성하는 단계;상기 PA에서 상기 게이트간 절연막,하부게이트 및 터널링 산화막을 순차적으로 제거하는 단계;상기 PA에 게이트 산화막을 형성하는 단계;상기 반도체기판 전면에 상부게이트 및 상부절연막을 순차적으로 형성하는 단계; 상기 CA 및 PA에서 상기 상부 절연막 및 상부게이트를 순차적으로 식각하여 각각 게이트 마스크와 단층 게이트패턴을 형성하는 단계;상기 게이트 마스크를 이용하여 상기 CA에 있는 게이트간 절연막 및 하부게이트를 순차적으로 식각하여 스택 게이트패턴을 형성하는 단계;상기 반도체기판에 소오스 및 드레인을 형성하는 단계; 상기 반도체기판에 전면에 층간절연막을 형성하는 단계;및 상기 층간절연막상에 금속배선을 형성하는 단계를 포함하는 불휘발성 메모리 제조방법.
  2. 제1항에 있어서, 상기 하부게이트는 플로팅 게이트로서 도핑된 폴리실리콘을 사용해서 형성하고 상기 상부게이트는 컨터롤 게이트로서 폴리사이드로 형성하는 것을 특징으로 하는 불휘발성 메모리 제조방법.
  3. 제1항에 있어서, 상기 층간절연막으로는 HTO나BPSG를 사용하여 형성하는 것을 특징으로 하는 불휘발성 메모리 제조방법
  4. 반도체기판상의 CA와PA에 필드산화막과 활성영역을 형성하는 단계;상기 활성영역상에 터널링산화막을 형성하는 단계;상기 반도체기판상에서 하부게이트를형성하는 단계;상기 CA에 있는 하부게이트의 일부분을 한정하여 제거하는 단계;상기 반도체기판 전면에 게이트간 절연막을 형성하는 단계;상기 PA에서 상기 게이트간 절연막, 하부게이트 및 터널링 산화막을 순차적으로 제거하는 단계;상기 PA에 게이트 산화막 형성하는 단계 ; 상기 반도체기판 전면에 상부게이트 및 상부절연막을 순차적으로 형성하는 단계; 상기 CA및 PA에서 상부절연막을 패터닝하여 마스크를 형성하는 단계;상기 패터닝된 상부절연막을 마스크로 하여 상기 상부 게이트를 식각하는 공정결과 CA에는 게이트 마스크패턴이 형성되고 PA에는 단층게이트패턴이 형성되는 단계;상기 게이트 마스크패턴을 이용하여 CA의 게이트간 절연 막 및 하부게이트를 순차적으로 식각하여 스택 게이트패턴을 형성하는 단계; 상기 반도체기판에 소오스및 드레인을 형성하는 단계; 상기 반도체기판 전면에 층간절연막을 형성하는 단계; 및 상기 층간절연막상에 금속배선을 형성하는 단계를 포함하는 불휘발성 메모리 제조방법
  5. 제4항에 있어서, 상기 층간절연막으로는 HTO나 BPSG를 사용하여 형성하는 것을 특징으로 하는 불휘발성 메모리 제조방법.
  6. 제4항에 있어서, 상기 하부게이트는 플로팅 게이트로서 도핑된 폴리실리콘을 사용해서 형성하고 상기 상부게이트는 컨터롤 게이트로서 폴리사이드로 형성하는 것을 특징으로 하는 불휘발성 메모리 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006110A 1995-03-22 1995-03-22 불휘발성 메모리 제조방법 KR0161402B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950006110A KR0161402B1 (ko) 1995-03-22 1995-03-22 불휘발성 메모리 제조방법
US08/613,941 US5789294A (en) 1995-03-22 1996-03-13 Manufacturing method of nonvolatile memory
JP06606196A JP4027446B2 (ja) 1995-03-22 1996-03-22 不揮発性メモリ製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950006110A KR0161402B1 (ko) 1995-03-22 1995-03-22 불휘발성 메모리 제조방법

Publications (2)

Publication Number Publication Date
KR960036092A true KR960036092A (ko) 1996-10-28
KR0161402B1 KR0161402B1 (ko) 1998-12-01

Family

ID=19410366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006110A KR0161402B1 (ko) 1995-03-22 1995-03-22 불휘발성 메모리 제조방법

Country Status (3)

Country Link
US (1) US5789294A (ko)
JP (1) JP4027446B2 (ko)
KR (1) KR0161402B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470990B1 (ko) * 1997-10-07 2005-07-04 삼성전자주식회사 메모리셀영역과주변로직영역트랜지스터의게이트적층형태가상이한반도체장치의제조방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3483229B2 (ja) * 1995-09-21 2004-01-06 ローム株式会社 半導体装置の製造方法
DE69625169D1 (de) * 1996-01-22 2003-01-16 St Microelectronics Srl Herstellung von natürlichen Transistoren in einem Verfahren für nichtflüchtige Speicher
JP3666973B2 (ja) * 1996-03-07 2005-06-29 ローム株式会社 半導体素子および半導体素子の製造方法
JP3107199B2 (ja) * 1996-08-29 2000-11-06 日本電気株式会社 不揮発性半導体記憶装置の製造方法
DE69734278D1 (de) * 1997-07-03 2006-02-09 St Microelectronics Srl Herstellungsverfahren eines nichtflüchtigen Halbleiterspeicherbauelementes mit abgeschirmtem Einpolysiliziumgate-Speicherabschnitt
JPH11265987A (ja) 1998-01-16 1999-09-28 Oki Electric Ind Co Ltd 不揮発性メモリ及びその製造方法
US5863820A (en) * 1998-02-02 1999-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of sac and salicide processes on a chip having embedded memory
US6015730A (en) * 1998-03-05 2000-01-18 Taiwan Semiconductor Manufacturing Company Integration of SAC and salicide processes by combining hard mask and poly definition
US6248629B1 (en) * 1998-03-18 2001-06-19 Advanced Micro Devices, Inc. Process for fabricating a flash memory device
TW409428B (en) * 1998-03-20 2000-10-21 Seiko Epson Corp Non-volatile semiconductor memory apparatus and the manufacture method thereof
KR100295149B1 (ko) * 1998-03-26 2001-07-12 윤종용 셀프-얼라인소오스공정을이용하는비휘발성메모리장치의제조방법
TW375813B (en) * 1998-04-14 1999-12-01 United Microelectronics Corp Process for fabricating one time programmable ROM
US6074915A (en) * 1998-08-17 2000-06-13 Taiwan Semiconductor Manufacturing Company Method of making embedded flash memory with salicide and sac structure
EP0993036A1 (en) 1998-10-09 2000-04-12 STMicroelectronics S.r.l. Method of manufacturing an integrated semiconductor device comprising a floating gate field-effect transistor and a logic-field effect transistor, and corresponding device
US6110782A (en) * 1998-11-19 2000-08-29 Taiwan Semiconductor Manufacturing Company Method to combine high voltage device and salicide process
US6194301B1 (en) 1999-07-12 2001-02-27 International Business Machines Corporation Method of fabricating an integrated circuit of logic and memory using damascene gate structure
US6346467B1 (en) * 1999-09-02 2002-02-12 Advanced Micro Devices, Inc. Method of making tungsten gate MOS transistor and memory cell by encapsulating
US6235587B1 (en) 1999-10-13 2001-05-22 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with reduced arc loss in peripheral circuitry region
US6277716B1 (en) 1999-10-25 2001-08-21 Chartered Semiconductor Manufacturing Ltd. Method of reduce gate oxide damage by using a multi-step etch process with a predictable premature endpoint system
KR100389039B1 (ko) * 2001-03-05 2003-06-25 삼성전자주식회사 비휘발성 메모리소자 및 그 제조방법
JP4721710B2 (ja) * 2003-03-19 2011-07-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US20080076242A1 (en) * 2006-09-22 2008-03-27 Samsung Electronics Co., Ltd. Method of fabricating nonvolatile memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223451A (en) * 1989-10-06 1993-06-29 Kabushiki Kaisha Toshiba Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip and method of making it
EP0595250B1 (en) * 1992-10-27 1999-01-07 Nec Corporation Method of fabricating non-volatile semiconductor memory device
JP3363502B2 (ja) * 1993-02-01 2003-01-08 三菱電機株式会社 半導体記憶装置の製造方法
US5550072A (en) * 1994-08-30 1996-08-27 National Semiconductor Corporation Method of fabrication of integrated circuit chip containing EEPROM and capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100470990B1 (ko) * 1997-10-07 2005-07-04 삼성전자주식회사 메모리셀영역과주변로직영역트랜지스터의게이트적층형태가상이한반도체장치의제조방법

Also Published As

Publication number Publication date
JPH08264738A (ja) 1996-10-11
JP4027446B2 (ja) 2007-12-26
KR0161402B1 (ko) 1998-12-01
US5789294A (en) 1998-08-04

Similar Documents

Publication Publication Date Title
KR960036092A (ko) 불휘발성 메모리 제조방법
KR940007654B1 (ko) 불휘발성 반도체 메모리장치의 제조방법
KR960015739A (ko) 반도체소자의 미세콘택 형성방법
JP3442596B2 (ja) 半導体装置の製造方法
KR960009194A (ko) 반도체장치 커패시터 제조방법
KR960036089A (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR940016687A (ko) 반도체 접속장치 및 그 제조방법
KR960036086A (ko) 플래쉬 이이피롬 셀의 제조방법
KR960012530A (ko) 플래쉬 이이피롬 셀 형성방법
US6297099B1 (en) Method to free control tunneling oxide thickness on poly tip of flash
US7084453B2 (en) Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric
KR970052336A (ko) 반도체소자의 콘택홀 형성방법
US6228723B1 (en) Method for forming split gate non-volatile memory cells without forming a conductive layer on a boundary region between a memory cell array and peripheral logic
KR970077688A (ko) 불휘발성 메모리소자의 게이트 형성방법
KR930014995A (ko) 비휘발성 메모리의 제조방법
KR20020059473A (ko) 부유게이트를 가지는 플래시 메모리 셀의 제조방법
KR970054214A (ko) 플래쉬 메모리 셀의 제조 방법
KR960043245A (ko) 반도체 메모리 소자 및 그 제조방법
KR960039406A (ko) 플래쉬 이이피롬 셀의 제조방법
KR970013338A (ko) 불휘발성 메모리 장치 및 그 제조 방법
KR970072441A (ko) 불휘발성 기억 장치의 메모리 셀 제조방법
KR970024196A (ko) 불휘발성 메모리장치의 제조 방법
KR970017965A (ko) 반도체 소자 제조방법
KR970054239A (ko) 비휘발성 메모리장치 및 그 제조방법
KR970030826A (ko) 플래쉬 메모리 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100729

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee