KR960025779A - 집적 회로 - Google Patents

집적 회로 Download PDF

Info

Publication number
KR960025779A
KR960025779A KR1019950072151A KR19950072151A KR960025779A KR 960025779 A KR960025779 A KR 960025779A KR 1019950072151 A KR1019950072151 A KR 1019950072151A KR 19950072151 A KR19950072151 A KR 19950072151A KR 960025779 A KR960025779 A KR 960025779A
Authority
KR
South Korea
Prior art keywords
row decoder
voltage
decoder
gate
input transistor
Prior art date
Application number
KR1019950072151A
Other languages
English (en)
Other versions
KR100413140B1 (ko
Inventor
죠셉 맥파트랜드 로버트
Original Assignee
데이빗 엘. 스미스
에이 티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이빗 엘. 스미스, 에이 티 앤드 티 코포레이션 filed Critical 데이빗 엘. 스미스
Publication of KR960025779A publication Critical patent/KR960025779A/ko
Application granted granted Critical
Publication of KR100413140B1 publication Critical patent/KR100413140B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

집적회로는 각각의 행 라인의 전압을 각각 끌어올리는 다수의 행 디코더-드라이버 회로를 포함한다, 각각의 다수의 행 디코더-구동기 회로는 다수의 번지 비트를 수신할 수 있는 번지 디코더를 포함한다, 디코드되면, 다수의 번지 비트는 출력을 제공하기 위해 다수의 행 디코더-드라이버중 한 드라이버를 식별한다, 각각의 다수의 행 디코더-드라이버는 게이트를 가진 입력 트랜지스터를 구비한다. 입력 트랜지스터는 전원장치 노드와 번지 디코더간에 결합된 도전 경로를 갖는다, 신호 발생 회로는 식별된 행 디코더-드라이버 회로와 관련된 각각의 행 라인의 전압을 끌어올리기 위한 전압을 수신한다, 신호 발생 회로는 각각의 상기 다수의 행 디코더-드라이버 회로의 입력 트랜지스터의 게이트에 결합되는 출력을 제공한다. 신호 발생 회로는 각각의 행 라인의 전압이 끌어올려지는 신호를 수신할시에 도전의 에지 근처에 각각의 입력 트랜지스터의 게이트 전압을 유지한다.게다가, 신호 발생 회로는 게이트 전압을 접지전위로 유지시킨다.

Description

집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 설명적인 실시예에 따른 직접 회로의 행 디코더-드라이버 회로(row decder-driver circuit)의 일부의 블럭도, 제2도는 제1도에 도시된 행 디코더-드라이버 회로의 개략도, 제3도는 제1도 및 제2도에 사용된 RCOM 신호를 발생시키는 회로의 개략도.

Claims (4)

  1. 각각의 행 라인의 전압을 각각 끌어올리며, 번지 디코더에 의해 디코드될시에 출력을 제공하기 위해 다수의 행 디코더-드라이버 회로중 한 행 디코더-드라이버 회로를 식별하는 다수의 번지 비트(예를들어, ADDRESS3, ADDRESS2, ADDRESS1)를 수신할 수 있는 번지 디코더를 각각 구비하며, 게이를 구비하고 전원 장치 노드(예를들어, VDD)와 번지 디코더 간에 결합된 도전 경로를 구비하는 입력 트랜지스터(예를들어, M1)를 각각 구비한 다수의 행 디코더-드라이버 회로(예를들어, RD1 내지 RD8) 및;식별된 행 디코더-드라이버 회로와 관련된 각각의 행라인의 전압을 끌어올리기 위해 신호(예를들어,ROWUP)를 수신하며, 각각의 다수의 행 디코더-드라이버 회로의 입력 트랜지스터(예를들어, M1)의 게이트에 결합되고 상기 입력 트랜지스터의 도전 에지 근처에 각각의 입력 트랜지스터의 게이트를 유지시키는 출력(예를들어, RCOM)을 제공하는 신호 발생 회로(예를들어, 20)를 포함하는 것을 특징으로 하는 집적 회로.
  2. 제1항에 있어서, 상기 도전 에지는 전원 장치 노드(예를들어, VDD)에서의 전압 이하의 일반적인 전압임계인 것을 특징으로 하는 집적 회로.
  3. 제1항에 있어서, 상기 다수의 번지 비트는 3개의 비트(예를들어, ADDRESS3, ADDRESS2, ADDRESS1)로 구성되는 것을 특징으로 하는 집적 회로.
  4. 제1항에 있어서, 적어도 하나의 번지 디코딩 트랜지스터는 3개의 트랜지스터(예를들어, M1, M2 및 M3)인 것을 특징으로 하는 집적 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950072151A 1994-12-23 1995-12-23 집적회로 KR100413140B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US363,046 1994-12-23
US08/363,046 US5534797A (en) 1994-12-23 1994-12-23 Compact and fast row driver/decoder for semiconductor memory

Publications (2)

Publication Number Publication Date
KR960025779A true KR960025779A (ko) 1996-07-20
KR100413140B1 KR100413140B1 (ko) 2004-07-23

Family

ID=23428552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950072151A KR100413140B1 (ko) 1994-12-23 1995-12-23 집적회로

Country Status (4)

Country Link
US (1) US5534797A (ko)
KR (1) KR100413140B1 (ko)
GB (1) GB2296585B (ko)
HK (1) HK106197A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0798742B1 (en) * 1996-03-29 2003-11-12 STMicroelectronics S.r.l. Driver device for selection lines for a multiplexer, to be used in a wide range of supply voltages, particularly for non-volatile memories
US5933386A (en) * 1997-12-23 1999-08-03 Mitsubishi Semiconductor America, Inc. Driving memory bitlines using boosted voltage
KR100297725B1 (ko) * 1999-04-23 2001-10-29 윤종용 반도체 메모리 장치의 로우 디코더 드라이버

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618784A (en) * 1985-01-28 1986-10-21 International Business Machines Corporation High-performance, high-density CMOS decoder/driver circuit
JPS6366789A (ja) * 1986-09-09 1988-03-25 Mitsubishi Electric Corp Ｃｍｏｓ行デコ−ダ回路
JPS63228494A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd ダイナミツク型デコ−ダ回路
US4843261A (en) * 1988-02-29 1989-06-27 International Business Machines Corporation Complementary output, high-density CMOS decoder/driver circuit for semiconductor memories
JPH0821849B2 (ja) * 1988-10-25 1996-03-04 富士通株式会社 半導体記憶装置
JP3066595B2 (ja) * 1989-06-20 2000-07-17 日本テキサス・インスツルメンツ株式会社 駆動回路

Also Published As

Publication number Publication date
GB9525591D0 (en) 1996-02-14
GB2296585A (en) 1996-07-03
HK106197A (en) 1997-08-22
KR100413140B1 (ko) 2004-07-23
GB2296585B (en) 1997-03-19
US5534797A (en) 1996-07-09

Similar Documents

Publication Publication Date Title
KR970051145A (ko) 전위 발생회로
KR970049453A (ko) N-모스를 이용한 스테이틱 및 다이나믹 전 가산기
KR900011012A (ko) 반도체 메모리 집적회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR920003656A (ko) 집적회로
KR950010063A (ko) 바이폴라 및 전계 효과 트랜지스터에 의해 구현되고 안정된 감지 증폭기를 갖는 반도체 집적 회로 소자
KR960025779A (ko) 집적 회로
KR850006902A (ko) 전압레벨 검출회로
KR970066578A (ko) 고전압 검출기 회로
KR970012756A (ko) Nmos 트랜지스터들로 구성된 분할 디코더 회로를 포함하는 반도체 메모리 소자
KR970076845A (ko) 반도체 기억 장치의 입력 회로
KR910016005A (ko) 반도체 집적회로
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
KR890004495A (ko) 리셋트신호 발생회로
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR910010860A (ko) 출력회로
KR920003659A (ko) 저 잡음형 출력 버퍼 회로
KR910016008A (ko) 메모리 소자의 저소비 전력 리던던시(Redundancy) 회로
KR930011274A (ko) 입력회로
KR970051332A (ko) 이.이.피.롬(eeprom) 장치
KR960003099A (ko) 전류소모를 감소시키는 입력버퍼
JPH0315854B2 (ko)
KR970029749A (ko) 반도체 메모리 장치의 전원전압 레벨검출회로
KR970024600A (ko) 레벨시프트회로
KR930014570A (ko) 출력버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121122

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 12

EXPY Expiration of term