KR960003099A - 전류소모를 감소시키는 입력버퍼 - Google Patents

Abstract

본 발명은 전원전압(Vcc)에 드레인이 연결되어 전압강하를 일으키는 제1NMOS트랜지스트(N1)와; 상기 제1NMOS트랜지스트(N1)의 소오스에 소오스가 연결되고, 게이트에 입력버퍼의 입력전압이 인가되는 제1PMOS트랜지스트(P1)와; 상기 제1PMOS트랜지스트(P1)의 드레인에 드레인이 연결되고, 소오스는 접지전원(Vss)에 연결되며, 게이트에 입력버퍼의 입력전압이 인가되는 제2NMOS트랜지스트(N2)와; 전원전압(Vcc)에 소오스가 연결되고, 게이트 칩인에이블 신호(CS)가 인가되는 제2PMOS트랜지스트(P2)와; 상기 제2PMOS트랜지스트(P2)의 드레인 및 상기 제1NMOS트랜지스트(N1)의 게이트에 드레인이 연결되고, 소오스는 접지전원(Vss)에 연결되며, 게이트 칩인에이블 신호(CS)가 인가되는 제3NMOS트랜지스트(N4)와; 상기 NMOS트랜지스트(N2)의 드레인에 연결되는 인버터(31)를 포함하여 이루어지는 것을 특징으로 하는 입력버퍼에 관한 것으로, 메모리소자의 입력버퍼에서 발생되는 전류소모를 감소시킴으로써 전전력 메모리소자를 실현할 수 있는 효과가 있다.

Description

전류소모를 감소시키는 입력버퍼

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 종래의 입력버퍼 회로도.

제3도는 본 발명에 따른 입력버퍼 회로도.

Claims (4)

1. 전류소모를 감속시키기 위한 입력버퍼에 있어서, 전원전압(Vcc)에 드레인이 연결되어 전압강하를 일으키는 제1NMOS트랜지스트(N1)와; 상기 제1NMOS트랜지스트(N1)의 소오스에 소오스가 연결되고, 게이트에 입력버퍼의 입력전압이 인가되는 제1PMOS트랜지스트(P1)와; 상기 제1PMOS트랜지스트(P1)의 드레인에 드레인이 연결되고, 소오스는 접지전원(Vss)에 연결되며, 게이트에 입력버퍼의 입력전압이 인가되는 제2NMOS트랜지스트(N2)와; 전원전압(Vcc)에 소오스가 연결되고, 게이트 칩인에이블 신호(CS)가 인가되는 제2PMOS트랜지스트(P2)와; 상기 제2PMOS트랜지스트(P2)의 드레인 및 상기 제1NMOS트랜지스트(N1)의 게이트에 드레인이 연결되고, 소오스는 접지전원(Vss)에 연결되며, 게이트 칩인에이블 신호(CS)가 인가되는 제3NMOS트랜지스트(N4)와; 상기 제2NMOS트랜지스트(N2)의 드레인에 연결되는 인버터(31)를 포함하여 이루어지는 것을 특징으로 하는 입력버퍼.
2. 제1항에 있어서, 상기 NMOS트랜지스트(N1)의 문턱전압은 약 0.8내지1.2V인 것을 특징으로 하는 입력버퍼.
3. 제1항에 있어서, 상기 입력버퍼는 상기 인버팅 수단(31)의 출력이 게이트와 연결되며, 소오스는 전원전압(Vcc)에 연결되며, 드레인은 상기 인버팅 수단(31)의 입력단에 연결되어 입력버퍼의 출력을 피드백(래치)하는 제3PMOS트랜지스트(P3)를 더 포함하여 이루어지는 것을 특징으로 하는 입력버퍼.
4. 제1항 또는 제4항에 있어서, 상기 칩인에이블 신호(CS)가 게이트에 인가되고, 드레인이 상기 NMOS트랜지스트(N2)의 드레인에 연결되며, 소오스가 접지전원(Vss)에 연결되는 제4NMOS트랜지스트(N3)를 더 포함하여 이루어지는 것을 특징으로 하는 입력버퍼.

   ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.