KR960006021A - 미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법 - Google Patents

미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법 Download PDF

Info

Publication number
KR960006021A
KR960006021A KR1019940016510A KR19940016510A KR960006021A KR 960006021 A KR960006021 A KR 960006021A KR 1019940016510 A KR1019940016510 A KR 1019940016510A KR 19940016510 A KR19940016510 A KR 19940016510A KR 960006021 A KR960006021 A KR 960006021A
Authority
KR
South Korea
Prior art keywords
film
charge storage
storage electrode
forming
polysilicon film
Prior art date
Application number
KR1019940016510A
Other languages
English (en)
Other versions
KR0135246B1 (ko
Inventor
안창남
허익범
김홍일
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940016510A priority Critical patent/KR0135246B1/ko
Priority to DE19524846A priority patent/DE19524846B4/de
Priority to US08/499,705 priority patent/US5583069A/en
Priority to CN95109438A priority patent/CN1048822C/zh
Publication of KR960006021A publication Critical patent/KR960006021A/ko
Application granted granted Critical
Publication of KR0135246B1 publication Critical patent/KR0135246B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법에 있어서, 제1폴리실리콘막(4)을 기판(1)의 활성영역(3)에 콘택시키고 상기 제1폴리실리콘막(4) 상부에 산화막(5)과 감광막을 차례로 형성하는 단계; 위상반전 마스크를 사용하여 상기 감광막을 노광시켜 환형의 감광막패턴(6)을 형성하는 단계; 환형으로 형성된 상기 감광막패턴(6)을 식각 마스크로 하여 하부의 상기 산화막(5)과 제1폴리실리콘막(4)을 식각하는 단계; 상기 식각으로부터 잔류되어 있는 상기 산화막(5)과 제1폴리실리콘막(4)의 측벽에 스페이서 제2폴리실리콘막(8)을 형성하고 산화막(5)을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 전하저장전극 형성방법에 관한 것이다.

Description

미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도는 본 발명의 일실시예에 따른 이중실린더 전하저장전극을 형성하기 위한 위상반전 포토마스크 평면도.
제2도는 제1도의 포토마스크 A-A'선을 투과하는 빛의 강도 분포도.
제3도는 제1도의 포토마스크 B-B'선을 투과하는 빛의 강도 분포도.

Claims (2)

  1. 미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법에 있어서, 제1폴리실리콘막(4)을 기판(1)의 활성영역(3)에 콘택시키고 상기 제1폴리실리콘막(4) 상부에 산화막(5)과 감광막을 차례로 형성하는 단계; 위상반전 마스크를 사용하여 상기 감광막을 노광시켜 환형의 감광막패턴(6)을 형성하는 단계; 환형으로 형성된 상기 감광막패턴(6)을 식각 마스크로 하여 하부의 상기 산화막(5)과 제1폴리실리콘막(4)을 식각하는 단계; 상기 식각으로부터 잔류되어 있는 상기 산화막(5)과 제1폴리실리콘막(4)의 측벽에 스페이서 제2폴리실리콘막(8)을 형성하고 산화막(5)을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 전하저장전극 형성방법.
  2. 제1항에 있어서, 상기 위상반전 마스크는 일방향으로 돌출부(E)를 형성하여 상기 돌출부(E)가 상기 제1전하저장전극(4)이 기판(1)과 콘택을 이루는 영역에 위치하도록 하는 것을 특징으로 하는 전하저장전극 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940016510A 1994-07-08 1994-07-08 미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법 KR0135246B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940016510A KR0135246B1 (ko) 1994-07-08 1994-07-08 미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법
DE19524846A DE19524846B4 (de) 1994-07-08 1995-07-07 Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske
US08/499,705 US5583069A (en) 1994-07-08 1995-07-07 Method for making a fine annular charge storage electrode in a semiconductor device using a phase-shift mask
CN95109438A CN1048822C (zh) 1994-07-08 1995-07-08 在半导体器件中制造细环形电荷存储电极的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016510A KR0135246B1 (ko) 1994-07-08 1994-07-08 미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법

Publications (2)

Publication Number Publication Date
KR960006021A true KR960006021A (ko) 1996-02-23
KR0135246B1 KR0135246B1 (ko) 1998-04-22

Family

ID=19387646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016510A KR0135246B1 (ko) 1994-07-08 1994-07-08 미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR0135246B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796264B1 (ko) * 2006-06-13 2008-01-21 박래웅 케이블 이상여부 감지장치
US8083122B2 (en) 2003-06-05 2011-12-27 Lg Electronics Inc. Drum for washer and dryer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8083122B2 (en) 2003-06-05 2011-12-27 Lg Electronics Inc. Drum for washer and dryer
US8365437B2 (en) 2003-06-05 2013-02-05 Lg Electronics Inc. Drum for washer and dryer
KR100796264B1 (ko) * 2006-06-13 2008-01-21 박래웅 케이블 이상여부 감지장치

Also Published As

Publication number Publication date
KR0135246B1 (ko) 1998-04-22

Similar Documents

Publication Publication Date Title
KR960005864A (ko) 미세패턴 형성방법
KR970048985A (ko) 더미 패턴을 가지는 하프톤형 위상 반전 마스크 및 그 제조 방법
KR970018187A (ko) 반도체 장치 제조방법
KR960006021A (ko) 미세환형패턴을 이용한 이중실린더 전하저장전극 형성방법
KR960019486A (ko) 반도체소자의 콘택 마스크 제조방법
KR970008372A (ko) 반도체장치의 미세 패턴 형성방법
KR970048952A (ko) 위상반전 마스크 및 그 제조방법
KR970048966A (ko) 위상 반전 마스크(psm) 형성 방법
KR970052360A (ko) 림형 위상반전마스크를 이용한 반도체 장치의 스몰콘택홀 형성방법
KR970051895A (ko) 포토마스크 및 이를 이용한 커패시터 형성방법
KR970076077A (ko) 더미패턴을 사용하는 반도체소자의 제조방법
KR960002479A (ko) 반도체 소자의 감광 패턴 형성방법
KR980003865A (ko) 반도체 장치의 포토 마스크 및 그를 사용한 전하저장 전극 형성방법
KR970022520A (ko) 위상반전 마스크의 제조방법
KR950015577A (ko) 반도체소자의 제조방법
KR970028801A (ko) 포토마스크 및 그의 제조 방법
KR970048939A (ko) 반도체 소자 제조를 위한 마스크 및 그 제조방법
KR960043239A (ko) 롬의 게이트전극 제조방법
KR960026894A (ko) 롬의 게이트전극 제조방법
KR970022514A (ko) Psm의 구조
KR960019536A (ko) 리소그래피 공정에 의한 감광막 패턴 형성방법
KR970022517A (ko) 포토마스크 및 그 제조방법
KR970030901A (ko) 박막트랜지스터 제조방법
KR970017954A (ko) 반도체 장치의 패턴형성방법
KR970049008A (ko) 반도체소자의 미세패턴 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee