KR950034427A - 반도체소자 및 그 제조방법 - Google Patents

반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR950034427A
KR950034427A KR1019940010271A KR19940010271A KR950034427A KR 950034427 A KR950034427 A KR 950034427A KR 1019940010271 A KR1019940010271 A KR 1019940010271A KR 19940010271 A KR19940010271 A KR 19940010271A KR 950034427 A KR950034427 A KR 950034427A
Authority
KR
South Korea
Prior art keywords
storage electrode
contact hole
storage
semiconductor device
polycrystalline silicon
Prior art date
Application number
KR1019940010271A
Other languages
English (en)
Other versions
KR970007967B1 (en
Inventor
김대영
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR94010271A priority Critical patent/KR970007967B1/ko
Priority to JP7112933A priority patent/JP2949056B2/ja
Priority to DE19517344A priority patent/DE19517344B4/de
Priority to CN95104931A priority patent/CN1040164C/zh
Publication of KR950034427A publication Critical patent/KR950034427A/ko
Priority to US08/743,140 priority patent/US5668412A/en
Priority to US08/822,549 priority patent/US5744389A/en
Application granted granted Critical
Publication of KR970007967B1 publication Critical patent/KR970007967B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 반도체소자가 고집적화됨에 따라 반도체기판 상부에 형성되는 저장전극 사이의 간격이 좁아지게되어 저장전극을 형성하기 위한 마스크공정에서 저장전극 마스크를 형성하기 위한 노광시 인집된 저장전극 마스크가 빛의 세기에 의한 빛의 산란으로 예정된 부위보다 많이 노광되어 현상공정을 실시하면 저장전극 마스크의 면적이 적어지게되다. 그로인하여, 저장전극의 표면적은 예정보다 감소된다. 따라서, 본 발명은 상기 저장전극 마스크를 형성할 때 열방향으로 상기 저장전극 콘택홀의 상부 또는 하부에 일정부분 걸쳐서 엇갈려 중첩되게 저장전극 마스크를 형성하거나, 행방향으로 상기 저장전극 콘택홀의 좌측부 또는 우측부에 일정부분 걸쳐서 엇갈려 중첩되게 저장전극 마스크를 형성함으로써, 상기 노광공정시 빛의 세기를 조절하여 상기 저장전극 마스크의 손실을 막아 저장전극의 표면적을 손실없이 확보 할 수 있어 반도체소자의 신뢰성 및 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도 내지 제7도는 본 발명의 제1실시예로서 반도체소자의 제조공정을 도시한 평면도.

Claims (7)

  1. 반도체소자에 있어서, 반도체기판 상부에 행방향과 열방향으로 소정간격 이격되어 반복적으로 정렬된 콘택홀과, 상기 각각의 콘택홀의 일정부분과 중첩되도록 저장전극이 형성되되, 상기 홀수열에 있는 저장전극 위치와 짝수열에 있는 저장전극의 위치가 상기 콘택홀을 중심으로 열방향으로 서로 반대측에 엇갈리게 형성된 것을 특징으로 하는 반도체소자.
  2. 제1항에 있어서, 상기 저장전극 콘택홀과 중첩되는 면적이 콘택홀의 절반 정도인 것을 특징으로하는 반도체소자.
  3. 반도체소자에 있어서, 반도체기판 상부에 행방향과 열방향으로 소정간격 이격되어 반복적으로 정렬된 콘택홀과, 상기 각각의 콘택홀의 일정부분과 중첩되도록 저장전극이 형성되되, 상기 홀수행에 있는 저장전극 위치와 짝수열에 있는 저장전극의 위치가 상기 콘택홀을 중심으로 행방향으로 서로 반대측에 엇갈리게 형성된 것을 특징으로 하는 반도체소자.
  4. 제3항에 있어서, 상기 저장전극 콘택홀과 중첩되는 면적이 콘택홀의 절반 정도인 것을 특징으로하는 반도체소자.
  5. 반도체소자의 제조방법에 있어서, 반도체기판 상부에 하부절연층을 형성하고 그 상부에 저장전극용 콘택마스크를 형성하고 상기 콘택마스크를 이용하여 행과 열방향으로 일정간격 이격되어 반복적으로 배열된 콘택홀을 형성하는 공정과, 저장전극용 제1다결정실리콘막을 일정두께 증착함으로써 상기 콘택홀을 통하여 상기 반도체기판에 접속시키는 공정과, 상기 저장전극용 제1다결정실리콘막의 상부에 희생막을 도포하는 공정과, 상기 희생막 상부에 상기 콘택홀의 일정부분과 중첩되도록 저장전극 마스크를 형성하되, 상기 콘택홀 홀수열의 상부에 위치하는 저장전극 마스크와 짝수열의 하부에 위치하는 저장전극 마스크를 상기 콘택홀을 중심으로 열방향으로 서로 반대측에 저장전극 마스크를 형성하는 공정과, 상기 저장전극 마스크를 이용하여 상기 희생막과 저장전극용 제1다결정실리콘막을 순차적으로 식각하여 희생막패턴과 저장전극용 제1다결정실리콘막패턴을 형성하되, 상기 콘택홀에 요홈이 생성되도록 상기 콘택홀의 내부에 있는 저장전극용 제1다결정실리콘막을 일정두께 식각하는 공정과, 상기 전체구조상부에 저장전극용 제2다결정실리콘막을 일정두께 증착하고 이방성식각하여 상기 희생막패턴과 저장전극용 제1다결정실리콘막패턴의 측벽에 저장전극용 제2다결정실리콘막 스페이서를 형성하는 공정과, 상기 희생막패턴을 제거하는 공정으로 실린더형 저장전극을 형성하되, 콘택홀의 일정부분도 유효저장전극면적으로 사용되도록하며 저장전극의 표면적 손실이 없는 것을 특징으로하는 반도체소자의 제조방법.
  6. 제5항에 있어서, 상기 저장전극 콘택홀에 형성되는 요홈의 면적은 콘택홀의 절반정도로 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  7. 제5항에 있어서, 상기 저장전극 콘택홀에 중첩하는 저장전극 마스크는 상기 콘택홀의 홀수행과 짝수행이 콘택홀을 중심으로 행방향으로 서로 반대측에 서로 엇갈리게 형성하는 것을 특징으로하는 반도체소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR94010271A 1994-05-11 1994-05-11 Fabrication method and semiconductor device KR970007967B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR94010271A KR970007967B1 (en) 1994-05-11 1994-05-11 Fabrication method and semiconductor device
JP7112933A JP2949056B2 (ja) 1994-05-11 1995-05-11 半導体素子及びその製造方法
DE19517344A DE19517344B4 (de) 1994-05-11 1995-05-11 Halbleitervorrichtung und Verfahren zur Herstellung derselben
CN95104931A CN1040164C (zh) 1994-05-11 1995-05-11 半导体器件及其制作方法
US08/743,140 US5668412A (en) 1994-05-11 1996-11-04 Capacitor of a semiconductor device
US08/822,549 US5744389A (en) 1994-05-11 1997-03-19 Method for fabricating a semiconductor device having a capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR94010271A KR970007967B1 (en) 1994-05-11 1994-05-11 Fabrication method and semiconductor device

Publications (2)

Publication Number Publication Date
KR950034427A true KR950034427A (ko) 1995-12-28
KR970007967B1 KR970007967B1 (en) 1997-05-19

Family

ID=19382853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR94010271A KR970007967B1 (en) 1994-05-11 1994-05-11 Fabrication method and semiconductor device

Country Status (5)

Country Link
US (2) US5668412A (ko)
JP (1) JP2949056B2 (ko)
KR (1) KR970007967B1 (ko)
CN (1) CN1040164C (ko)
DE (1) DE19517344B4 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056588B2 (ja) * 1996-11-06 2008-03-05 富士通株式会社 半導体装置及びその製造方法
KR100252211B1 (ko) * 1997-02-17 2000-04-15 윤종용 반도체장치의 커패시터 제조방법
US5969381A (en) * 1997-02-26 1999-10-19 Nec Corporation Semiconductor device with unbreakable testing elements for evaluating components and process of fabrication thereof
JP3856544B2 (ja) * 1997-10-29 2006-12-13 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH11176833A (ja) * 1997-12-10 1999-07-02 Mitsubishi Electric Corp 半導体装置及びその製造方法
TW399325B (en) * 1998-01-14 2000-07-21 United Microelectronics Corp The manufacturing method of DRAM capacitor
KR100272673B1 (ko) * 1998-06-02 2000-11-15 윤종용 반도체 메모리 장치의 제조 방법
JP2000077622A (ja) * 1998-08-31 2000-03-14 Texas Instr Inc <Ti> 半導体記憶装置及びその製造方法
KR100537204B1 (ko) * 2003-06-30 2005-12-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100668833B1 (ko) * 2004-12-17 2007-01-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR100822581B1 (ko) 2006-09-08 2008-04-16 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
JP2008227344A (ja) * 2007-03-15 2008-09-25 Nec Electronics Corp 半導体装置及びその製造方法
KR100915067B1 (ko) * 2007-10-31 2009-09-02 주식회사 하이닉스반도체 리소그래피용 마스크 및 이를 이용한 반도체 소자의 형성방법
JP2009194196A (ja) * 2008-02-15 2009-08-27 Nec Electronics Corp 半導体装置の製造方法および半導体装置
JP2012216860A (ja) * 2012-06-19 2012-11-08 Renesas Electronics Corp 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720908A (en) * 1984-07-11 1988-01-26 Texas Instruments Incorporated Process for making contacts and interconnects for holes having vertical sidewalls
US4656732A (en) * 1984-09-26 1987-04-14 Texas Instruments Incorporated Integrated circuit fabrication process
EP0196915B1 (en) * 1985-03-29 1991-08-14 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
US5164337A (en) * 1989-11-01 1992-11-17 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
JP2689682B2 (ja) * 1990-04-16 1997-12-10 日本電気株式会社 半導体メモリセルの製造方法
SG66275A1 (en) * 1990-05-31 1999-07-20 Canon Kk Semiconductor device containing electrostatic capacitive element and method for manufacturing same
US5189506A (en) * 1990-06-29 1993-02-23 International Business Machines Corporation Triple self-aligned metallurgy for semiconductor devices
EP0480580A3 (en) * 1990-09-10 1992-09-02 Canon Kabushiki Kaisha Electrode structure of semiconductor device and method for manufacturing the same
US5100838A (en) * 1990-10-04 1992-03-31 Micron Technology, Inc. Method for forming self-aligned conducting pillars in an (IC) fabrication process
JP3123073B2 (ja) * 1990-11-08 2001-01-09 日本電気株式会社 半導体記憶装置の製造方法
JP2921773B2 (ja) * 1991-04-05 1999-07-19 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
KR940006682B1 (ko) * 1991-10-17 1994-07-25 삼성전자 주식회사 반도체 메모리장치의 제조방법
JP2757733B2 (ja) * 1992-03-25 1998-05-25 松下電器産業株式会社 半導体装置の製造方法
US5313089A (en) * 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
JPH0677430A (ja) * 1992-08-28 1994-03-18 Hitachi Ltd 半導体装置及びその製造方法
KR940010197A (ko) * 1992-10-13 1994-05-24 김광호 반도체 장치의 제조방법
KR960006693B1 (ko) * 1992-11-24 1996-05-22 현대전자산업주식회사 고집적 반도체 접속장치 및 그 제조방법
US5471094A (en) * 1994-02-24 1995-11-28 Integrated Device Technology, Inc. Self-aligned via structure
US5525552A (en) * 1995-06-08 1996-06-11 Taiwan Semiconductor Manufacturing Company Method for fabricating a MOSFET device with a buried contact

Also Published As

Publication number Publication date
US5668412A (en) 1997-09-16
JPH0864783A (ja) 1996-03-08
JP2949056B2 (ja) 1999-09-13
KR970007967B1 (en) 1997-05-19
DE19517344B4 (de) 2005-03-03
CN1122053A (zh) 1996-05-08
DE19517344A1 (de) 1995-12-14
US5744389A (en) 1998-04-28
CN1040164C (zh) 1998-10-07

Similar Documents

Publication Publication Date Title
KR950034427A (ko) 반도체소자 및 그 제조방법
US6664028B2 (en) Method of forming opening in wafer layer
JP2003229575A5 (ko)
KR910005464A (ko) 반도체장치의 제조방법
KR970063731A (ko) 고전압 트랜지스터 및 그의 제조 방법
US20080261395A1 (en) Semiconductor Device, Method for Manufacturing Semiconductor Devices and Mask Systems Used in the Manufacturing of Semiconductor Devices
US6025250A (en) Methods including wafer grooves for reducing semiconductor wafer warping and related structure
US20010014515A1 (en) Wafer grooves for reducing semiconductor wafer warping
DE19524846A1 (de) Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske
KR950012702A (ko) 박막트랜지스터 제조방법
KR101708606B1 (ko) 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법
KR100268796B1 (ko) 반도체소자 제조방법
KR19980020041A (ko) 액정표시장치 및 그 제조방법
KR100218730B1 (ko) 반도체 소자 제조방법
KR980012661A (ko) 반도체 소자의 제조방법
KR960703270A (ko) 폴리 엔드 캡 라운딩 효과를 제거하는 방법(method of eliminating poly end cap rounding effect)
KR960009188A (ko) 반도체소자의 전하보존전극 제조방법
KR960036064A (ko) 반도체 소자의 전하저장전극 제조방법
KR930014986A (ko) Dram셀 및 그 제조방법
KR970017827A (ko) 실리콘 스트립 매쉬형 스페이서의 구조 및 그의 제조방법
JPH05283393A (ja) 回折格子パタ―ン溝列形成法
JP2012174761A (ja) 半導体装置の製造方法及び半導体装置
KR960032747A (ko) 반도체 소자의 캐패시터 형성방법
KR950002036A (ko) 표면적이 증대된 전하저장전극 제조방법
KR950034630A (ko) 반도체소자의 저장전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee