JPH0864783A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法Info
- Publication number
- JPH0864783A JPH0864783A JP7112933A JP11293395A JPH0864783A JP H0864783 A JPH0864783 A JP H0864783A JP 7112933 A JP7112933 A JP 7112933A JP 11293395 A JP11293395 A JP 11293395A JP H0864783 A JPH0864783 A JP H0864783A
- Authority
- JP
- Japan
- Prior art keywords
- storage electrode
- conductive layer
- semiconductor device
- insulating layer
- layer pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 125000006850 spacer group Chemical group 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 14
- 238000010030 laminating Methods 0.000 claims description 2
- 238000004070 electrodeposition Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】ＤＲＡＭキャパシターの貯蔵電極有効表面積を
増大させるための半導体素子及びその製造方法の提供。 【構成】半導体基板１１上部にＭＯＳＦＥＴが形成さ
れ、ＭＯＳＦＥＴに接続したキャパシターが備えられる
半導体素子において、ＭＯＳＦＥＴ上に下部絶縁層１２
が形成され、下部絶縁層１２の一定部分が除去され、Ｍ
ＯＳＦＥＴの電極が露出したコンタクトホール１３が形
成され、コンタクトホールの一部分と、オーバラップし
ながら下部のＭＯＳＦＥＴの電極と電気的に接続する貯
蔵電極用導電層パターン１４′が形成され、導電層パタ
ーンの側壁に沿い導電層スペーサー１７が備えられ、導
電層パターン１４′と導電層スペーサー１７よりなる貯
蔵電極を含む半導体素子。
増大させるための半導体素子及びその製造方法の提供。 【構成】半導体基板１１上部にＭＯＳＦＥＴが形成さ
れ、ＭＯＳＦＥＴに接続したキャパシターが備えられる
半導体素子において、ＭＯＳＦＥＴ上に下部絶縁層１２
が形成され、下部絶縁層１２の一定部分が除去され、Ｍ
ＯＳＦＥＴの電極が露出したコンタクトホール１３が形
成され、コンタクトホールの一部分と、オーバラップし
ながら下部のＭＯＳＦＥＴの電極と電気的に接続する貯
蔵電極用導電層パターン１４′が形成され、導電層パタ
ーンの側壁に沿い導電層スペーサー１７が備えられ、導
電層パターン１４′と導電層スペーサー１７よりなる貯
蔵電極を含む半導体素子。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子及びその製造
方法に関し、特に高集積度を有するディーラム（ＤＲＡ
Ｍ）で一定容量のキャパシターを得るためキャパシター
の貯蔵電極の表面積を増大させ、貯蔵電極コンタクトホ
ールを貯蔵電極の一側面にオーバラップされるように
し、キャパシターの有効電極を増大させる半導体素子及
びその製造方法に関する。
方法に関し、特に高集積度を有するディーラム（ＤＲＡ
Ｍ）で一定容量のキャパシターを得るためキャパシター
の貯蔵電極の表面積を増大させ、貯蔵電極コンタクトホ
ールを貯蔵電極の一側面にオーバラップされるように
し、キャパシターの有効電極を増大させる半導体素子及
びその製造方法に関する。
【０００２】
【従来の技術】半導体素子が高集積化されるに従いセル
の面積は減少する。しかし、セルの面積が減少してもデ
ィーラム素子動作に必要なキャパシター容量は確保され
なければならない。よって、従来はキャパシターの容量
を増大させるため、スタック型、シリンダ型又はトレン
チ型等の種々な構造のキャパシターが採用されていた。
従来のスタック構造を有するキャパシターを、添付した
図面を参照して説明する。
の面積は減少する。しかし、セルの面積が減少してもデ
ィーラム素子動作に必要なキャパシター容量は確保され
なければならない。よって、従来はキャパシターの容量
を増大させるため、スタック型、シリンダ型又はトレン
チ型等の種々な構造のキャパシターが採用されていた。
従来のスタック構造を有するキャパシターを、添付した
図面を参照して説明する。
【０００３】図１は、従来技術により貯蔵電極マスク
（６）と貯蔵電極コンタクトマスク（１０）を配設した
レイアウト図で、長方形の構造を有する貯蔵電極を規則
的に横・縦に配設し、貯蔵電極コンタクトホールは前記
貯蔵電極の中央に配設したものである。
（６）と貯蔵電極コンタクトマスク（１０）を配設した
レイアウト図で、長方形の構造を有する貯蔵電極を規則
的に横・縦に配設し、貯蔵電極コンタクトホールは前記
貯蔵電極の中央に配設したものである。
【０００４】図２は、従来の技術でキャパシターの貯蔵
電極を形成したものであり、図１のＩ−Ｉ線に沿って示
した断面図である。
電極を形成したものであり、図１のＩ−Ｉ線に沿って示
した断面図である。
【０００５】半導体基板（１）の上部にＭＯＳＦＥＴ
（図示せず）を形成し、その上部に下部絶縁層（２）を
形成し、貯蔵電極コンタクトマスク（図１の１０）を用
いたエッチング工程で前記下部絶縁層（２）の一定部分
をエッチングし、前記半導体基板（１）が露出されたコ
ンタクトホール（３）を形成した後、貯蔵電極用導電層
と絶縁層（図示せず）を蒸着し、前記貯蔵電極マスク
（図１の６）を用いたエッチング工程で前記導電層の一
定部分をエッチングして導電層パターン（８）と絶縁層
パターン（図示せず）を形成し、前記導電層パターン
（８）の側壁に導電層スペーサー（９）を形成し、前記
導電層パターン（８）の上部にある絶縁層パターン（図
示せず）を除去した断面図である。ここで、導電層パタ
ーン（８）と導電層スペーサー（９）が電気的に接続さ
れ貯蔵電極に用いられる。
（図示せず）を形成し、その上部に下部絶縁層（２）を
形成し、貯蔵電極コンタクトマスク（図１の１０）を用
いたエッチング工程で前記下部絶縁層（２）の一定部分
をエッチングし、前記半導体基板（１）が露出されたコ
ンタクトホール（３）を形成した後、貯蔵電極用導電層
と絶縁層（図示せず）を蒸着し、前記貯蔵電極マスク
（図１の６）を用いたエッチング工程で前記導電層の一
定部分をエッチングして導電層パターン（８）と絶縁層
パターン（図示せず）を形成し、前記導電層パターン
（８）の側壁に導電層スペーサー（９）を形成し、前記
導電層パターン（８）の上部にある絶縁層パターン（図
示せず）を除去した断面図である。ここで、導電層パタ
ーン（８）と導電層スペーサー（９）が電気的に接続さ
れ貯蔵電極に用いられる。
【０００６】
【発明が解決しようとする課題】しかし、前記した従来
技術で形成された貯蔵電極は素子が高集積化されること
によりキャパシターの容量が限界に至るようになった。
従って、本発明の目的は貯蔵電極コンタクトホールでも
キャパシターの有効表面積を得ることができるようにす
る半導体素子及びその製造方法を提供することにある。
技術で形成された貯蔵電極は素子が高集積化されること
によりキャパシターの容量が限界に至るようになった。
従って、本発明の目的は貯蔵電極コンタクトホールでも
キャパシターの有効表面積を得ることができるようにす
る半導体素子及びその製造方法を提供することにある。
【０００７】本発明の他の目的とする所は、貯蔵電極の
配設を異なるようにし貯蔵電極をパターンニングする工
程で、貯蔵電極の角部が正確にパターン化されるように
した半導体素子及びその製造方法を提供することにあ
る。
配設を異なるようにし貯蔵電極をパターンニングする工
程で、貯蔵電極の角部が正確にパターン化されるように
した半導体素子及びその製造方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】前記した目的を達成する
ため、本発明は半導体基板上部にＭＯＳＦＥＴが形成さ
れ、前記ＭＯＳＦＥＴに接続されたキャパシターが備え
られる半導体素子において、前記ＭＯＳＦＥＴ上に下部
絶縁層が形成され、前記下部絶縁層の一定部分が除去さ
れ前記ＭＯＳＦＥＴの電極が露出したコンタクトホール
が形成され、前記コンタクトホールの一部分とオーバラ
ップしながら下部のＭＯＳＦＥＴの電極と電気的に接続
される貯蔵電極用導電層パターンが形成され、前記導電
層パターンの側壁に沿い導電層スペーサーが備えられ、
前記導電層パターンと導電層スペーサーとよりなる貯蔵
電極を含むことを特徴とする半導体素子を提供するにあ
る。
ため、本発明は半導体基板上部にＭＯＳＦＥＴが形成さ
れ、前記ＭＯＳＦＥＴに接続されたキャパシターが備え
られる半導体素子において、前記ＭＯＳＦＥＴ上に下部
絶縁層が形成され、前記下部絶縁層の一定部分が除去さ
れ前記ＭＯＳＦＥＴの電極が露出したコンタクトホール
が形成され、前記コンタクトホールの一部分とオーバラ
ップしながら下部のＭＯＳＦＥＴの電極と電気的に接続
される貯蔵電極用導電層パターンが形成され、前記導電
層パターンの側壁に沿い導電層スペーサーが備えられ、
前記導電層パターンと導電層スペーサーとよりなる貯蔵
電極を含むことを特徴とする半導体素子を提供するにあ
る。
【０００９】本発明の更に他の目的とする所は、半導体
基板にＭＯＳＦＥＴを形成し、その上部に下部絶縁層を
形成する段階と、貯蔵電極コンタクトマスクを用いたエ
ッチング工程で前記下部絶縁層の一定部分をエッチング
しコンタクトホールを形成する工程と、貯蔵電極用導電
層と絶縁層を積層する工程と、前記コンタクトホールの
一定部分と重なるよう配設された貯蔵電極マスクを用い
たエッチング工程で前記絶縁層と導電層をエッチングし
絶縁層パターンと導電層パターンとを形成する工程と、
前記絶縁層パターンと導電層パターンとの側壁に導電層
スペーサーを形成する工程と、前記絶縁層パターンを除
去し前記導電層パターンと導電層スペーサーとよりなる
貯蔵電極を形成する工程を含むことを特徴とする半導体
素子の製造方法を提供するにある。
基板にＭＯＳＦＥＴを形成し、その上部に下部絶縁層を
形成する段階と、貯蔵電極コンタクトマスクを用いたエ
ッチング工程で前記下部絶縁層の一定部分をエッチング
しコンタクトホールを形成する工程と、貯蔵電極用導電
層と絶縁層を積層する工程と、前記コンタクトホールの
一定部分と重なるよう配設された貯蔵電極マスクを用い
たエッチング工程で前記絶縁層と導電層をエッチングし
絶縁層パターンと導電層パターンとを形成する工程と、
前記絶縁層パターンと導電層パターンとの側壁に導電層
スペーサーを形成する工程と、前記絶縁層パターンを除
去し前記導電層パターンと導電層スペーサーとよりなる
貯蔵電極を形成する工程を含むことを特徴とする半導体
素子の製造方法を提供するにある。
【００１０】
【作用】前記した本発明の半導体素子によると、貯蔵電
極の有効表面積をコンタクトホール領域まで活用するこ
とができるためキャパシターの容量を増大させることが
できる。さらに、本発明の半導体素子の製造方法による
と、コンタクトホール域まで貯蔵電極の有効表面積を増
大させたキャパシターを製造する際、リソグラフィー工
程時の最初の設計の際、予定された表面積より減少する
問題点を解決するため、貯蔵電極等の位置を行方向又は
列方向に交互になるよう形成することにより貯蔵電極表
面積を増大させることができる。
極の有効表面積をコンタクトホール領域まで活用するこ
とができるためキャパシターの容量を増大させることが
できる。さらに、本発明の半導体素子の製造方法による
と、コンタクトホール域まで貯蔵電極の有効表面積を増
大させたキャパシターを製造する際、リソグラフィー工
程時の最初の設計の際、予定された表面積より減少する
問題点を解決するため、貯蔵電極等の位置を行方向又は
列方向に交互になるよう形成することにより貯蔵電極表
面積を増大させることができる。
【００１１】
【実施例】以下、添付した図面を参照して本発明を詳細
に説明する。図３は、本発明により貯蔵電極マスク（２
６）と貯蔵電極コンタクトホール（２０）を配設したレ
イアウト図で、長方形の構造を有する貯蔵電極を規則的
に横・縦に配設し、貯蔵電極コンタクトホールは前記貯
蔵電極マスク２６の下側の一定部分とオーバラップされ
るようにしたものである。
に説明する。図３は、本発明により貯蔵電極マスク（２
６）と貯蔵電極コンタクトホール（２０）を配設したレ
イアウト図で、長方形の構造を有する貯蔵電極を規則的
に横・縦に配設し、貯蔵電極コンタクトホールは前記貯
蔵電極マスク２６の下側の一定部分とオーバラップされ
るようにしたものである。
【００１２】図４は、本発明の技術でキャパシターの貯
蔵電極を形成したものであり、図３のII−II線に沿って
示した断面図である。即ち、半導体基板（１１）の上部
にＭＯＳＦＥＴ（図示せず）を形成し、その上部に下部
絶縁層（１２）を形成し、貯蔵電極コンタクトマスク
（図３の２０）を用いたエッチング工程で前記下部絶縁
層（１２）の一定部分をエッチングし、前記半導体基板
（１１）が露出されたコンタクトホール（１３）を形成
した後、貯蔵電極用導電層と絶縁層（図示せず）を蒸着
し、前記貯蔵電極マスク（図３の２６）を用いたエッチ
ング工程で前記導電層の一定部分をエッチングして導電
層パターン（１４’）と絶縁層パターン（図示せず）を
形成し、前記導電層パターン（１４’）の側壁に導電層
スペーサー（１７）を形成し、前記導電層パターン（１
４’）の上部にある絶縁層パターン（図示せず）を除去
する。ここで、前記導電層パターン（１４’）と導電層
スペーサー（１７）が貯蔵電極に用いられるが、従来の
貯蔵電極よりもコンタクトホール（１３）で貯蔵電極の
表面積が増大することが分かる。
蔵電極を形成したものであり、図３のII−II線に沿って
示した断面図である。即ち、半導体基板（１１）の上部
にＭＯＳＦＥＴ（図示せず）を形成し、その上部に下部
絶縁層（１２）を形成し、貯蔵電極コンタクトマスク
（図３の２０）を用いたエッチング工程で前記下部絶縁
層（１２）の一定部分をエッチングし、前記半導体基板
（１１）が露出されたコンタクトホール（１３）を形成
した後、貯蔵電極用導電層と絶縁層（図示せず）を蒸着
し、前記貯蔵電極マスク（図３の２６）を用いたエッチ
ング工程で前記導電層の一定部分をエッチングして導電
層パターン（１４’）と絶縁層パターン（図示せず）を
形成し、前記導電層パターン（１４’）の側壁に導電層
スペーサー（１７）を形成し、前記導電層パターン（１
４’）の上部にある絶縁層パターン（図示せず）を除去
する。ここで、前記導電層パターン（１４’）と導電層
スペーサー（１７）が貯蔵電極に用いられるが、従来の
貯蔵電極よりもコンタクトホール（１３）で貯蔵電極の
表面積が増大することが分かる。
【００１３】図５乃至図８は、本発明により図４に示し
た貯蔵電極構造を製造する段階を示した断面図である。
た貯蔵電極構造を製造する段階を示した断面図である。
【００１４】図５は、半導体基板（１１）の上部にＭＯ
ＳＦＥＴ（図示せず）を形成し、その上部に下部絶縁層
（１２）を形成し、貯蔵電極コンタクトマスク（図３の
２０）を用いたエッチング工程で前記下部絶縁層（１
２）をエッチングして前記半導体基板（１１）が露出さ
れたコンタクトホール（１３）を形成した断面図であ
る。
ＳＦＥＴ（図示せず）を形成し、その上部に下部絶縁層
（１２）を形成し、貯蔵電極コンタクトマスク（図３の
２０）を用いたエッチング工程で前記下部絶縁層（１
２）をエッチングして前記半導体基板（１１）が露出さ
れたコンタクトホール（１３）を形成した断面図であ
る。
【００１５】図６は、貯蔵電極用導電層（１４）例えば
ポリシリコン層を、前記コンタクトホール（１３）を介
し前記半導体基板（１１）に接続されるよう一定厚さに
蒸着した後、その上部に絶縁層（１５）を蒸着し、その
上部に感光膜を塗布し、貯蔵電極マスク（図３の２６）
を用いた露光及び現像工程で感光膜パターン（１６）を
形成した断面図である。
ポリシリコン層を、前記コンタクトホール（１３）を介
し前記半導体基板（１１）に接続されるよう一定厚さに
蒸着した後、その上部に絶縁層（１５）を蒸着し、その
上部に感光膜を塗布し、貯蔵電極マスク（図３の２６）
を用いた露光及び現像工程で感光膜パターン（１６）を
形成した断面図である。
【００１６】前記絶縁層（１５）は、ＢＰＳＧ（Boro P
hospor Silicate Glass)、ＴＥＯＳ（Tetra Ethyl Oxid
e Silicate) 、Ｏ3 −ＰＳＧ（O3−Phospor Silicate G
lass) 、又はＰＳＧ（Phospor Silicate Giass) を用い
ることができる。
hospor Silicate Glass)、ＴＥＯＳ（Tetra Ethyl Oxid
e Silicate) 、Ｏ3 −ＰＳＧ（O3−Phospor Silicate G
lass) 、又はＰＳＧ（Phospor Silicate Giass) を用い
ることができる。
【００１７】図７は図６に示す前記感光膜パターン（１
６）をマスクに用い前記絶縁層（１５）と導電層（１
４）をエッチングするが、下部絶縁層（１２）が露出さ
れるまでエッチングして絶縁層パターン（１５’）と導
電層パターン（１４’）を形成し、前記感光膜パターン
（１６）を除去した断面図である。
６）をマスクに用い前記絶縁層（１５）と導電層（１
４）をエッチングするが、下部絶縁層（１２）が露出さ
れるまでエッチングして絶縁層パターン（１５’）と導
電層パターン（１４’）を形成し、前記感光膜パターン
（１６）を除去した断面図である。
【００１８】図８は、図７に示す前記導電層パターン
（１４’）と絶縁層パターン（１５’）の側壁に導電層
スペーサー（１７）を形成し、前記絶縁層パターン（１
５’）を除去した断面図である。ここで、前記導電層パ
ターン（１４’）と導電層スペーサー（１７）とが貯蔵
電極に用いられることにより、貯蔵電極の表面積は貯蔵
電極コンタクトホール（１３）に備えられる凹部面によ
り増大する。
（１４’）と絶縁層パターン（１５’）の側壁に導電層
スペーサー（１７）を形成し、前記絶縁層パターン（１
５’）を除去した断面図である。ここで、前記導電層パ
ターン（１４’）と導電層スペーサー（１７）とが貯蔵
電極に用いられることにより、貯蔵電極の表面積は貯蔵
電極コンタクトホール（１３）に備えられる凹部面によ
り増大する。
【００１９】以後の工程により貯蔵電極の表面に誘電体
膜を形成し、その上部面にプレート電極を形成するもの
とする。
膜を形成し、その上部面にプレート電極を形成するもの
とする。
【００２０】図９は、図３に示した貯蔵電極マスク（２
６）を用い貯蔵電極マスク用感光膜パターン（１６’）
を形成した平面図で、感光膜パターン（１６’）の角が
丸められたものを示したものである。ここで、感光膜パ
ターンを形成するための露光の際、光が透過される横縦
が交差する地域（図３の３０）で光の強さが増大し貯蔵
電極の角部まで露光されることにより現像工程を実施す
ると、図９のように感光膜パターン（１６’）が形成さ
れる。
６）を用い貯蔵電極マスク用感光膜パターン（１６’）
を形成した平面図で、感光膜パターン（１６’）の角が
丸められたものを示したものである。ここで、感光膜パ
ターンを形成するための露光の際、光が透過される横縦
が交差する地域（図３の３０）で光の強さが増大し貯蔵
電極の角部まで露光されることにより現像工程を実施す
ると、図９のように感光膜パターン（１６’）が形成さ
れる。
【００２１】前記のように貯蔵電極マスク用感光膜パタ
ーンの角部が丸められることを防止するため、本発明の
他の実施例は図１０及び図１１に示したように貯蔵電極
マスクの配列を図３とは異なるようにしたものである。
ーンの角部が丸められることを防止するため、本発明の
他の実施例は図１０及び図１１に示したように貯蔵電極
マスクの配列を図３とは異なるようにしたものである。
【００２２】図１０は、行・列方向に整列したコンタク
トホールマスク（２０）に貯蔵電極の一部分が重なるよ
う貯蔵電極マスク（４１）を配設するが、例えば第１行
で貯蔵電極マスク（４１）がコンタクトホールマスク
（２０）の上側に重なるよう配置し、第２行では貯蔵電
極マスク（４１）がコンタクトホールマスク（２０）の
下側に重なるよう配置し、第３行では前記第１行のよう
に貯蔵電極マスク（４１）がコンタクトホールマスク
（２０）の上側に重なるよう配置し、奇数行と偶数行で
貯蔵電極の位置が交互になるように形成するものであ
る。
トホールマスク（２０）に貯蔵電極の一部分が重なるよ
う貯蔵電極マスク（４１）を配設するが、例えば第１行
で貯蔵電極マスク（４１）がコンタクトホールマスク
（２０）の上側に重なるよう配置し、第２行では貯蔵電
極マスク（４１）がコンタクトホールマスク（２０）の
下側に重なるよう配置し、第３行では前記第１行のよう
に貯蔵電極マスク（４１）がコンタクトホールマスク
（２０）の上側に重なるよう配置し、奇数行と偶数行で
貯蔵電極の位置が交互になるように形成するものであ
る。
【００２３】図１１は、行・列方向に整列したコンタク
トホールマスク（２０）に貯蔵電極の一部分が重なるよ
う貯蔵電極マスク（３１）を配列するが、例えば第１行
で貯蔵電極マスク（３１）がコンタクトホールマスク
（２０）の左側に重なるよう配置し第２行では貯蔵電極
マスク（３１）がコンタクトホールマスク（２０）の右
側に重なるよう配置し、第３行では前記第１行のように
貯蔵電極マスク（３１）がコンタクトホールマスク（２
０）の左側に重なるよう配置し、奇数行と偶数行で貯蔵
電極の位置が交互になるよう形成するものである。
トホールマスク（２０）に貯蔵電極の一部分が重なるよ
う貯蔵電極マスク（３１）を配列するが、例えば第１行
で貯蔵電極マスク（３１）がコンタクトホールマスク
（２０）の左側に重なるよう配置し第２行では貯蔵電極
マスク（３１）がコンタクトホールマスク（２０）の右
側に重なるよう配置し、第３行では前記第１行のように
貯蔵電極マスク（３１）がコンタクトホールマスク（２
０）の左側に重なるよう配置し、奇数行と偶数行で貯蔵
電極の位置が交互になるよう形成するものである。
【００２４】
【発明の効果】前記した本発明によると、貯蔵電極コン
タクトホールの内部にも電荷を蓄積することができるよ
うにする貯蔵電極を半導体素子に形成することにより貯
蔵電極の表面積が減少する問題点を解決した。また、本
発明では、貯蔵電極が形成される位置を変更することに
より、貯蔵電極マスクを用い貯蔵電極マスク用感光膜パ
ターンを形成するための露光工程で光の強さを均一にす
ることができるようにしたため、感光膜パターンの角部
が丸められる問題を解決することができた。
タクトホールの内部にも電荷を蓄積することができるよ
うにする貯蔵電極を半導体素子に形成することにより貯
蔵電極の表面積が減少する問題点を解決した。また、本
発明では、貯蔵電極が形成される位置を変更することに
より、貯蔵電極マスクを用い貯蔵電極マスク用感光膜パ
ターンを形成するための露光工程で光の強さを均一にす
ることができるようにしたため、感光膜パターンの角部
が丸められる問題を解決することができた。
【００２５】前記した本発明によると、貯蔵電極の有効
表面積をコンタクトホール領域まで活用するよう増大さ
せたため、キャパシターの容量を増大させることができ
る。さらに、本発明の他の実施例によるとコンタクトホ
ール域まで貯蔵電極の有効表面積を増大させたキャパシ
ターを製造する際、リソグラフィー工程時の最初の設計
の際、予定された表面積より減少する問題点を貯蔵電極
等の位置を行方向又は列方向に交互になるよう形成する
ことにより貯蔵電極表面積を増大することができる。
表面積をコンタクトホール領域まで活用するよう増大さ
せたため、キャパシターの容量を増大させることができ
る。さらに、本発明の他の実施例によるとコンタクトホ
ール域まで貯蔵電極の有効表面積を増大させたキャパシ
ターを製造する際、リソグラフィー工程時の最初の設計
の際、予定された表面積より減少する問題点を貯蔵電極
等の位置を行方向又は列方向に交互になるよう形成する
ことにより貯蔵電極表面積を増大することができる。
【図１】図１は、従来技術により製造したＤＲＡＭのキ
ャパシターのレイアウト図である。
ャパシターのレイアウト図である。
【図２】図２は、従来技術により製造したＤＲＡＭのキ
ャパシターのＩ−Ｉ線の断面図である。
ャパシターのＩ−Ｉ線の断面図である。
【図３】図３は、本発明により製造したＤＲＡＭのキャ
パシターのレイアウト図である。
パシターのレイアウト図である。
【図４】図４は、本発明により製造したＤＲＡＭのキャ
パシターのレイアウト図のII−II線の断面図である。
パシターのレイアウト図のII−II線の断面図である。
【図５】図５は、本発明によりＤＲＡＭのキャパシター
を製造する一段階を示す断面図である。
を製造する一段階を示す断面図である。
【図６】図６は、本発明によりＤＲＡＭのキャパシター
を製造する一段階を示す断面図である。
を製造する一段階を示す断面図である。
【図７】図７は、本発明によりＤＲＡＭのキャパシター
を製造する一段階を示す断面図である。
を製造する一段階を示す断面図である。
【図８】図８は、本発明によりＤＲＡＭのキャパシター
を製造する一段階を示す断面図である。
を製造する一段階を示す断面図である。
【図９】図９は、本発明により貯蔵電極マスク用感光膜
パターンを形成する際、貯蔵電極の角部が丸められるの
を示した平面図である。
パターンを形成する際、貯蔵電極の角部が丸められるの
を示した平面図である。
【図１０】図１０は、本発明の他の実施例により貯蔵電
極コンタクトマスクと貯蔵電極マスクを配設したものを
示したレイアウト図である。
極コンタクトマスクと貯蔵電極マスクを配設したものを
示したレイアウト図である。
【図１１】図１１は、本発明の他の実施例により貯蔵電
極コンタクトマスクと貯蔵電極マスクを配設したものを
示したレイアウト図である。
極コンタクトマスクと貯蔵電極マスクを配設したものを
示したレイアウト図である。
１ 半導体基板 ２ 下部絶縁層 ３ コンタクトホール ６ 貯蔵電極マスク ８ 導電層パターン ９ 導電層スペーサー 10 貯蔵電極コンタクトマスク 11 半導体基板 12 下部絶縁層 13 コンタクトホール 14 絶縁層 14' 絶縁層パターン 15 絶縁層 15' 絶縁層パターン 16，16' 感光膜パターン 17 導電層スペーサー 20 コンタクトホールマスク 26，31，41 貯蔵電極マスク 30 地域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822
Claims (10)
- 【請求項１】 半導体基板上部にＭＯＳＦＥＴが形成さ
れ、前記ＭＯＳＦＥＴに接続したキャパシターが備えら
れる半導体素子において、 前記ＭＯＳＦＥＴ上に下部絶縁層が形成され、 前記下部絶縁層の一定部分が除去され、前記ＭＯＳＦＥ
Ｔの電極が露出したコンタクトホールが形成され、 前記コンタクトホールの一部分と、オーバラップしなが
ら下部のＭＯＳＦＥＴの電極と電気的に接続する貯蔵電
極用導電層パターンが形成され、 前記導電層パターンの側壁に沿い導電層スペーサーが備
えられ、前記導電層パターンと導電層スペーサーよりな
る貯蔵電極を含むことを特徴とする半導体素子。 - 【請求項２】 前記コンタクトホールは、基板上部に行
方向と列方向に一定間隔離間して反復的に半導体基板の
上部に配列されたことを特徴とする請求項１記載の半導
体素子。 - 【請求項３】 前記貯蔵電極は前記コンタクトホールの
奇数列にある貯蔵電極位置と、偶数列にある貯蔵電極の
一側面位置が前記コンタクトホールを中心に列方向に交
互になるように形成されたことを特徴とする請求項１記
載の半導体素子。 - 【請求項４】 前記貯蔵電極の一側面が、前記コンタク
トホールの半分程度オーバラップされるよう形成するこ
とを特徴とする請求項１記載の半導体素子。 - 【請求項５】 前記貯蔵電極は奇数行にある貯蔵電極位
置と、偶数行にある貯蔵電極の位置が前記コンタクトホ
ールを中心に行方向に交互になるように形成されたこと
を特徴とする請求項１記載の半導体素子。 - 【請求項６】 半導体素子の製造方法において、 半導体基板にＭＯＳＦＥＴを形成し、その上部に下部絶
縁層を形成する段階と、 貯蔵電極コンタクトマスクを用いたエッチング工程で、
前記下部絶縁層の一定部分をエッチングしコンタクトホ
ールを形成する工程と、 貯蔵電極用導電層と絶縁層を積層する工程と、 前記コンタクトホールの一定部分と重なるよう配列され
た貯蔵電極マスクを用いたエッチング工程で、前記絶縁
層と導電層とをエッチングして絶縁層パターンと導電層
パターンとを形成する工程と、 前記絶縁層パターンと導電層パターンとの側壁に導電層
スペーサーを形成する工程と、 前記絶縁層パターンを除去し、前記導電層パターンと導
電層スペーサーとよりなる貯蔵電極を形成する工程を含
むことを特徴とする半導体素子製造方法。 - 【請求項７】 前記貯蔵電極用導電層パターンは、前記
コンタクトホールの半分程度がオーバラップされるよう
形成することを特徴とする請求項６記載の半導体素子の
製造方法。 - 【請求項８】 前記貯蔵電極コンタクトホールに重なる
貯蔵電極用導電層パターンは、コンタクトホールを有す
る奇数行と偶数行がコンタクトホールを中心に行方向に
互いに反対側で交互になるように形成することを特徴と
する請求項６記載の半導体素子の製造方法。 - 【請求項９】 前記貯蔵電極コンタクトホールに重なる
貯蔵電極用導電層パターンは、奇数列と偶数列にあるコ
ンタクトホールと前記コンタクトホールを中心に列方向
に互いに反対側で交互になるように形成することを特徴
とする請求項６記載の半導体素子の製造方法。 - 【請求項１０】 前記貯蔵電極コンタクトホールは、行
と列方向に一定間隔離間して反復的に配列されたことを
特徴とする請求項６記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94-10271 | 1994-05-11 | ||
| KR94010271A KR970007967B1 (en) | 1994-05-11 | 1994-05-11 | Fabrication method and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864783A true JPH0864783A (ja) | 1996-03-08 |
| JP2949056B2 JP2949056B2 (ja) | 1999-09-13 |
Family
ID=19382853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7112933A Expired - Fee Related JP2949056B2 (ja) | 1994-05-11 | 1995-05-11 | 半導体素子及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5668412A (ja) |
| JP (1) | JP2949056B2 (ja) |
| KR (1) | KR970007967B1 (ja) |
| CN (1) | CN1040164C (ja) |
| DE (1) | DE19517344B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012216860A (ja) * | 2012-06-19 | 2012-11-08 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4056588B2 (ja) * | 1996-11-06 | 2008-03-05 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR100252211B1 (ko) * | 1997-02-17 | 2000-04-15 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US5969381A (en) * | 1997-02-26 | 1999-10-19 | Nec Corporation | Semiconductor device with unbreakable testing elements for evaluating components and process of fabrication thereof |
| JP3856544B2 (ja) * | 1997-10-29 | 2006-12-13 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| JPH11176833A (ja) * | 1997-12-10 | 1999-07-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| TW399325B (en) * | 1998-01-14 | 2000-07-21 | United Microelectronics Corp | The manufacturing method of DRAM capacitor |
| KR100272673B1 (ko) * | 1998-06-02 | 2000-11-15 | 윤종용 | 반도체 메모리 장치의 제조 방법 |
| JP2000077622A (ja) * | 1998-08-31 | 2000-03-14 | Texas Instr Inc <Ti> | 半導体記憶装置及びその製造方法 |
| KR100537204B1 (ko) * | 2003-06-30 | 2005-12-16 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100668833B1 (ko) * | 2004-12-17 | 2007-01-16 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| KR100822581B1 (ko) | 2006-09-08 | 2008-04-16 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| JP2008227344A (ja) * | 2007-03-15 | 2008-09-25 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| KR100915067B1 (ko) * | 2007-10-31 | 2009-09-02 | 주식회사 하이닉스반도체 | 리소그래피용 마스크 및 이를 이용한 반도체 소자의 형성방법 |
| JP2009194196A (ja) * | 2008-02-15 | 2009-08-27 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03296263A (ja) * | 1990-04-16 | 1991-12-26 | Nec Corp | 半導体メモリセルの製造方法 |
| JPH0677430A (ja) * | 1992-08-28 | 1994-03-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4720908A (en) * | 1984-07-11 | 1988-01-26 | Texas Instruments Incorporated | Process for making contacts and interconnects for holes having vertical sidewalls |
| US4656732A (en) * | 1984-09-26 | 1987-04-14 | Texas Instruments Incorporated | Integrated circuit fabrication process |
| DE3680806D1 (de) * | 1985-03-29 | 1991-09-19 | Matsushita Electric Ind Co Ltd | Duennschicht-transistorenanordnung und methode zu deren herstellung. |
| US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
| DE69126925T2 (de) * | 1990-05-31 | 1997-11-20 | Canon Kk | Verfahren zur Herstellung einer Halbleiterspeicheranordnung mit Kondensator |
| US5189506A (en) * | 1990-06-29 | 1993-02-23 | International Business Machines Corporation | Triple self-aligned metallurgy for semiconductor devices |
| EP0480580A3 (en) * | 1990-09-10 | 1992-09-02 | Canon Kabushiki Kaisha | Electrode structure of semiconductor device and method for manufacturing the same |
| US5100838A (en) * | 1990-10-04 | 1992-03-31 | Micron Technology, Inc. | Method for forming self-aligned conducting pillars in an (IC) fabrication process |
| JP3123073B2 (ja) * | 1990-11-08 | 2001-01-09 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| JP2921773B2 (ja) * | 1991-04-05 | 1999-07-19 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
| JP2533414B2 (ja) * | 1991-04-09 | 1996-09-11 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
| KR940006682B1 (ko) * | 1991-10-17 | 1994-07-25 | 삼성전자 주식회사 | 반도체 메모리장치의 제조방법 |
| JP2757733B2 (ja) * | 1992-03-25 | 1998-05-25 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US5313089A (en) * | 1992-05-26 | 1994-05-17 | Motorola, Inc. | Capacitor and a memory cell formed therefrom |
| KR940010197A (ko) * | 1992-10-13 | 1994-05-24 | 김광호 | 반도체 장치의 제조방법 |
| KR960006693B1 (ko) * | 1992-11-24 | 1996-05-22 | 현대전자산업주식회사 | 고집적 반도체 접속장치 및 그 제조방법 |
| US5471094A (en) * | 1994-02-24 | 1995-11-28 | Integrated Device Technology, Inc. | Self-aligned via structure |
| US5525552A (en) * | 1995-06-08 | 1996-06-11 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a MOSFET device with a buried contact |
-
1994
- 1994-05-11 KR KR94010271A patent/KR970007967B1/ko not_active IP Right Cessation
-
1995
- 1995-05-11 CN CN95104931A patent/CN1040164C/zh not_active Expired - Fee Related
- 1995-05-11 DE DE19517344A patent/DE19517344B4/de not_active Expired - Fee Related
- 1995-05-11 JP JP7112933A patent/JP2949056B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-04 US US08/743,140 patent/US5668412A/en not_active Expired - Lifetime
-
1997
- 1997-03-19 US US08/822,549 patent/US5744389A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03296263A (ja) * | 1990-04-16 | 1991-12-26 | Nec Corp | 半導体メモリセルの製造方法 |
| JPH0677430A (ja) * | 1992-08-28 | 1994-03-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012216860A (ja) * | 2012-06-19 | 2012-11-08 | Renesas Electronics Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5744389A (en) | 1998-04-28 |
| US5668412A (en) | 1997-09-16 |
| JP2949056B2 (ja) | 1999-09-13 |
| CN1040164C (zh) | 1998-10-07 |
| CN1122053A (zh) | 1996-05-08 |
| KR970007967B1 (en) | 1997-05-19 |
| KR950034427A (ko) | 1995-12-28 |
| DE19517344A1 (de) | 1995-12-14 |
| DE19517344B4 (de) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561310A (en) | Storage electrode of DRAM cell | |
| JPH0864783A (ja) | 半導体素子及びその製造方法 | |
| JP2771964B2 (ja) | 半導体素子のキャパシター製造方法 | |
| US6743693B2 (en) | Method of manufacturing semiconductor memory | |
| KR20030089079A (ko) | 반도체 소자의 커패시터의 스토리지 전극 제조 방법 및이에 의한 스토리지 전극 | |
| KR100391988B1 (ko) | 디램 셀 및 그 제조방법 | |
| JPH0821699B2 (ja) | ダイナミック・ランダム・アクセス・メモリーセル及びその製造方法 | |
| JP2003023108A (ja) | 増加されたアラインメントマージンを有する自己整列コンタクトパッドを具備した集積回路デバイス及びその製造方法 | |
| KR20210050319A (ko) | 패턴 형성을 위한 포토마스크 세트의 제조 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| JPH0831577B2 (ja) | 高集積半導体素子の製造方法 | |
| EP0788164A1 (en) | Memory cell configuration for increased capacitor area | |
| KR100271786B1 (ko) | 반도체 장치의 캐패시터 전극 제조 방법 | |
| KR960013642B1 (ko) | 캐패시터 저장전극 제조방법 | |
| KR20110071355A (ko) | 반도체 소자 및 그의 형성 방법 | |
| JP3152195B2 (ja) | 導電体の作製方法および電極パターン | |
| KR0154151B1 (ko) | 반도체 소자의 전하보존전극 제조방법 | |
| KR0155790B1 (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR960010732B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| KR0137976B1 (ko) | 반도체소자의 저장전극 및 그 제조방법 | |
| KR100236067B1 (ko) | 반도체 메모리 소자 제조방법 | |
| KR0166490B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2655371B2 (ja) | 半導体装置のマスクパターン形成方法 | |
| KR0175005B1 (ko) | 자기정렬을 이용한 캐패시터의 제조방법 | |
| KR960008731B1 (ko) | 디램(dram)셀의 전하저장전극 제조방법 | |
| KR19980058477A (ko) | 하프 톤 메쉬 래티클 및 이를 이용한 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |